Fronthaul Compression FPGA IP
Ръководство за потребителя
Fronthaul Compression FPGA IP
Fronthaul Compression Intel® FPGA IP Ръководство за потребителя
Актуализиран за Intel® Quartus® Prime
Дизайн пакет: 21.4 IP
Версия: 1.0.1
Относно Fronthaul Compression Intel® FPGA IP
Fronthaul Compression IP се състои от компресия и декомпресия за U-равнина IQ данни. Машината за компресиране изчислява µ-закон или блокова компресия с плаваща запетая въз основа на заглавката за компресиране на потребителски данни (udCompHdr). Този IP използва интерфейс за поточно предаване на Avalon за IQ данни, канални сигнали и за метаданни и сигнали на страничната лента, както и картографиран в памет интерфейс на Avalon за регистри за контрол и състояние (CSR).
IP преобразува компресираните IQs и параметъра за компресиране на потребителски данни (udCompParam) според формата на рамката за полезен товар на раздела, определен в спецификацията на O-RAN O-RAN Fronthaul Control, User and Synchronization Plane Версия 3.0 април 2020 г. (O-RAN-WG4.CUS .0-v03.00). Ширината на данните за поглъщане на поточен поток и интерфейс на източника на Avalon е 128 бита за интерфейса на приложението и 64 бита за транспортния интерфейс, за да поддържа максимално съотношение на компресия от 2:1.
Свързана информация
О-РАН webсайт
1.1. Fronthaul Compression Intel® FPGA IP функции
- -закон и блокова компресия и декомпресия с плаваща запетая
- IQ ширина от 8 бита до 16 бита
- Статична и динамична конфигурация на U-равнина IQ формат и компресиран хедър
- Пакет с множество секции (ако съвместимостта с O-RAN е включена)
1.2. Fronthaul Compression Intel® FPGA IP Device Support Family
Intel предлага следните нива на поддръжка на устройства за Intel FPGA IP:
- Предварителна поддръжка – IP адресът е достъпен за симулация и компилация за това семейство устройства. FPGA програмиране file Поддръжката (.pof) не е налична за софтуера Quartus Prime Pro Stratix 10 Edition Beta и поради това затварянето на IP тайминга не може да бъде гарантирано. Времевите модели включват първоначални инженерни оценки на закъсненията въз основа на ранна информация след оформлението. Времевите модели подлежат на промяна, тъй като тестването на силиций подобрява корелацията между действителния силиций и синхронизиращите модели. Можете да използвате това IP ядро за системна архитектура и проучвания за използване на ресурсите, симулация, щифтове, оценки на латентността на системата, основни оценки на времето (бюджетиране на тръбопровода) и I/O стратегия за трансфер (ширина на пътя на данните, дълбочина на пакета, компромиси на I/O стандартите ).
- Предварителна поддръжка – Intel проверява IP ядрото с предварителни модели за синхронизация за това семейство устройства. IP ядрото отговаря на всички функционални изисквания, но все още може да бъде подложено на анализ на времето за фамилията устройства. Можете да го използвате в производствените проекти с повишено внимание.
- Окончателна поддръжка – Intel проверява IP с окончателни модели за синхронизация за това семейство устройства. IP отговаря на всички функционални и времеви изисквания за фамилията устройства. Можете да го използвате в производствени проекти.
Таблица 1. Поддръжка на фамилия IP устройства за компресиране на Fronthaul
| Семейство устройства | поддръжка |
| Intel® Agilex™ (E-tile) | Предварителен |
| Intel Agilex (F-плочка) | Предварително |
| Intel Arria® 10 | Окончателно |
| Intel Stratix® 10 (само за H- и E-tile устройства) | Окончателно |
| Други семейства устройства | Няма поддръжка |
Таблица 2. Степени на скоростта, поддържани от устройството
| Семейство устройства | FPGA Fabric Speed Grade |
| Intel Agilex | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. Информация за изданието за Fronthaul Compression Intel FPGA IP
Версиите на Intel FPGA IP съответстват на версиите на софтуера Intel Quartus® Prime Design Suite до v19.1. Започвайки от версия на софтуера Intel Quartus Prime Design Suite 19.2, Intel FPGA IP има нова схема за версии.
Номерът на IP версията на Intel FPGA (XYZ) може да се променя с всяка версия на софтуера Intel Quartus Prime. Промяна в:
- X показва основна ревизия на IP. Ако актуализирате софтуера Intel Quartus Prime, трябва да генерирате повторно IP.
- Y показва, че IP включва нови функции. Регенерирайте вашия IP, за да включите тези нови функции.
- Z показва, че IP включва незначителни промени. Регенерирайте своя IP адрес, за да включите тези промени.
Таблица 3. Информация за издаване на IP за компресиране на Fronthaul
| Артикул | Описание |
| Версия | 1.0.1 |
| Дата на издаване | февруари 2022 г |
| Код за поръчка | IP-FH-КОМП |
1.4. Производителност на компресията на Fronthaul и използване на ресурсите
Ресурсите на IP, насочен към устройство Intel Agilex, устройство Intel Arria 10 и устройство Intel Stratix 10
Таблица 4. Производителност на компресията на Fronthaul и използване на ресурси
Всички записи са за IP посока на компресиране и декомпресиране на данни
| устройство | IP | ALMs | Логически регистри | M20K | |
| Първичен | Вторичен | ||||
| Intel Agilex | Блок с плаваща запетая | 14,969 | 25,689 | 6,093 | 0 |
| µ-закон | 22,704 | 39,078 | 7,896 | 0 | |
| Блокова плаваща запетая и µ-закон | 23,739 | 41,447 | 8,722 | 0 | |
| Блок с плаваща запетая, µ-закон и разширена IQ ширина | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | Блок с плаваща запетая | 12,403 | 16,156 | 5,228 | 0 |
| µ-закон | 18,606 | 23,617 | 5,886 | 0 | |
| Блокова плаваща запетая и µ-закон | 19,538 | 24,650 | 6,140 | 0 | |
| Блок с плаваща запетая, µ-закон и разширена IQ ширина | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | Блок с плаваща запетая | 16,852 | 30,548 | 7,265 | 0 |
| µ-закон | 24,528 | 44,325 | 8,080 | 0 | |
| Блокова плаваща запетая и µ-закон | 25,690 | 47,357 | 8,858 | 0 | |
| Блок с плаваща запетая, µ-закон и разширена IQ ширина | 25,897 | 47,289 | 8,559 | 0 | |
Първи стъпки с Fronthaul Compression Intel FPGA IP
Описва инсталиране, параметризиране, симулиране и инициализиране на Fronthaul Compression IP.
2.1. Получаване, инсталиране и лицензиране на Fronthaul Compression IP
Fronthaul Compression IP е разширен Intel FPGA IP, който не е включен в версията на Intel Quartus Prime.
- Създайте My Intel акаунт, ако нямате такъв.
- Влезте за достъп до Центъра за лицензиране на самообслужване (SSLC).
- Закупете Fronthaul Compression IP.
- На страницата SSLC щракнете върху Изпълнение за IP. SSLC предоставя диалогов прозорец за инсталиране, който да ръководи вашата инсталация на IP.
- Инсталирайте на същото място като папката Intel Quartus Prime.
Таблица 5. Места на инсталиране на компресор отпред
| Местоположение | Софтуер | Платформа |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro Edition | Windows * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro Edition | Linux * |
Фигура 1. Структура на инсталационната директория на Fronthaul Compression IP Инсталационната директория на Intel Quartus Prime
Fronthaul Compression Intel FPGA IP вече се появява в IP каталога.
Свързана информация
- Intel FPGA webсайт
- Център за лицензиране на самообслужване (SSLC)
2.2. Параметризиране на IP на компресията на Fronthaul
Бързо конфигурирайте вашия персонализиран IP вариант в редактора на IP параметри.
- Създайте проект на Intel Quartus Prime Pro Edition, в който да интегрирате вашето IP ядро.
а. В Intel Quartus Prime Pro Edition щракнете File Съветник за нов проект за създаване на нов проект на Intel Quartus Prime, или File Open Project, за да отворите съществуващ проект Quartus Prime. Съветникът ви подканва да посочите устройство.
b. Посочете фамилията устройства, която отговаря на изискванията за степен на скорост за IP.
° С. Щракнете върху Готово. - В IP каталога изберете Fronthaul Compression Intel FPGA IP. Появява се прозорецът New IP Variation.
- Посочете име от най-високо ниво за вашия нов потребителски IP вариант. Редакторът на параметри записва настройките за вариация на IP в a file на име .ip.
- Натиснете OK. Появява се редакторът на параметрите.
Фигура 2. Редактор на IP параметри за компресиране на Fronthaul - Посочете параметрите за вашия IP вариант. Обърнете се към Параметри за информация относно конкретни IP параметри.
- Щракнете върху Design Example и задайте параметрите за вашия дизайн, напрampле.
Фигура 3. Дизайн Прample Редактор на параметри - Щракнете върху Генериране на HDL. Появява се диалоговият прозорец Генериране.
- Посочете изход file опции за генериране и след това щракнете върху Генериране. Вариантът на IP fileгенерират според вашите спецификации.
- Щракнете върху Готово. Редакторът на параметри добавя .ip от най-високо ниво file към текущия проект автоматично. Ако бъдете подканени да добавите ръчно .ip file към проекта щракнете върху Добавяне/премахване на проект Files в Project, за да добавите file.
- След генериране и инстанциране на вашия вариант на IP, направете подходящи присвоявания на щифтове за свързване на портове и задайте всички подходящи RTL параметри за всеки екземпляр.
2.2.1. IP параметри на компресията на Fronthaul
Таблица 6. IP параметри на предната компресия
| Име | Валидни стойности |
Описание |
| Посока на данните | TX и RX, само TX, само RX | Изберете TX за компресия; RX за декомпресия. |
| Метод на компресия | BFP, mu-Law или BFP и mu-Law | Изберете блок с плаваща запетая, µ-закон или и двете. |
| Ширина на метаданни | 0 (деактивиране на портове за метаданни), 32, 64, 96, 128 (битове) | Посочете битовата ширина на шината за метаданни (некомпресирани данни). |
| Активиране на разширена IQ ширина | Вкл. Или изключено | Включете за поддържан IqWidth от 8 бита до 16 бита. Изключете за поддържани IqWidth от 9, 12, 14 и 16 бита. |
| Съвместим с O-RAN | Вкл. Или изключено | Включете, за да следвате ORAN IP съпоставяне за порт за метаданни и да заявите валиден сигнал за метаданни за всеки хедър на раздел. IP поддържа само 128-битови метаданни. IP поддържа единична секция и множество секции на пакет. Метаданните са валидни във всеки раздел с валидно твърдение за метаданни. Изключете, така че IP да използва метаданни като проходни канални сигнали без изискване за картографиране (напр. U-равнина numPrb се приема за 0). IP поддържа ширини на метаданни от 0 (деактивиране на портове за метаданни), 32, 64, 96, 128 бита. IP поддържа единична секция на пакет. Метаданните са валидни само веднъж при твърдението за валидност на метаданните за всеки пакет. |
2.3. Генерирано IP File Структура
Софтуерът Intel Quartus Prime Pro Edition генерира следния IP ядро изход file структура.
Таблица 7. Генерирано IP Files
| File Име |
Описание |
| <вашият_ip>.ip | Системата Platform Designer или вариант на IP от най-високо ниво file.вашият_ip> е името, което давате на своя IP вариант. |
| <вашият_ip>.cmp | Декларацията на VHDL компонент (.cmp) file е текст file който съдържа локални общи дефиниции и дефиниции на портове, които можете да използвате във VHDL дизайна files. |
| <вашият_ip>.html | Доклад, който съдържа информация за връзката, карта на паметта, показваща адреса на всеки подчинен по отношение на всеки главен, към който е свързан, и присвояване на параметри. |
| <вашият_ip>_generation.rpt | Дневник за генериране на IP или Platform Designer file. Резюме на съобщенията по време на генериране на IP. |
| <вашият_ip>.qgsimc | Изброява параметрите на симулацията за поддържане на постепенно регенериране. |
| <вашият_ip>.qgsynthc | Изброява параметрите на синтеза за поддържане на постепенно регенериране. |
| <вашият_ip>.qip | Съдържа цялата необходима информация за IP компонента за интегриране и компилиране на IP компонента в софтуера Intel Quartus Prime. |
| <вашият_ip>.sopcinfo | Описва връзките и параметризирането на IP компонентите във вашата система Platform Designer. Можете да анализирате съдържанието му, за да получите изискванията, когато разработвате софтуерни драйвери за IP компоненти. Инструменти надолу по веригата като инструменталната верига Nios® II използват това file. .sopcinfo file и системата.h file генерирани за веригата инструменти Nios II, включват информация за адресна карта за всеки подчинен по отношение на всеки главен, който има достъп до подчинения. Различните главни може да имат различна адресна карта за достъп до определен подчинен компонент. |
| <вашият_ip>.csv | Съдържа информация за състоянието на надграждане на IP компонента. |
| <вашият_ip>.bsf | Блоков символ File (.bsf) представяне на варианта на IP за използване в блокова диаграма на Intel Quartus Prime Files (.bdf). |
| <вашият_ip>.spd | Задължително въвеждане file за ip-make-simscript за генериране на симулационни скриптове за поддържани симулатори. .spd file съдържа списък на fileгенерирани за симулация, заедно с информация за спомени, които можете да инициализирате. |
| <вашият_ip>.ppf | Pin Planner File (.ppf) съхранява назначенията на портове и възли за IP компоненти, създадени за използване с Pin Planner. |
| <вашият_ip>_bb.v | Можете да използвате черната кутия на Verilog (_bb.v) file като празна декларация на модул за използване като черна кутия. |
| <вашият_ip>_inst.v или _inst.vhd | HDL напрample шаблон за инстанциране. Можете да копирате и поставите съдържанието на това file във вашия HDL file за инстанциране на IP варианта. |
| <вашият_ip>.v иливашият_ip>.vhd | HDL fileкоито инстанцират всеки подмодул или дъщерно IP ядро за синтез или симулация. |
| наставник/ | Съдържа скрипт ModelSim* msim_setup.tcl за настройка и стартиране на симулация. |
| synopsys/vcs/ synopsys/vcsmx/ | Съдържа шел скрипт vcs_setup.sh за настройка и стартиране на VCS* симулация. Съдържа шел скрипт vcsmx_setup.sh и synopsys_ sim.setup file за настройка и стартиране на VCS MX* симулация. |
| каданс/ | Съдържа шел скрипт ncsim_setup.sh и други настройки files за настройка и стартиране на NCSIM* симулация. |
| aldec/ | Съдържа шел скрипт rivierapro_setup.sh за настройка и стартиране на Aldec* симулация. |
| xcelium/ | Съдържа shell скрипт xcelium_setup.sh и други настройки files за настройка и стартиране на Xcelium* симулация. |
| подмодули/ | Съдържа HDL files за IP основните подмодули. |
| <дъщерни IP ядра>/ | За всяка генерирана дъщерна IP основна директория Platform Designer генерира поддиректории synth/ и sim/. |
Fronthaul Compression IP Функционално описание
Фигура 4. Fronthaul Compression IP включва компресия и декомпресия. Блокова диаграма на IP компресия на Fronthaul
Компресия и декомпресия
Базиран на предварителна обработка блок за изместване на битове генерира оптималните измествания на битове за ресурсен блок от 12 ресурсни елемента (RE). Блокът намалява шума от квантуването, особено за ниско-amplitude sampлес. Следователно, той намалява величината на вектора на грешката (EVM), която компресията въвежда. Алгоритъмът за компресиране е почти независим от стойността на мощността. Приемайки комплексния вход samples е x = x1 + jxQ, максималната абсолютна стойност на реалните и въображаемите компоненти за ресурсния блок е:
Имайки максималната абсолютна стойност за ресурсния блок, следното уравнение определя лявото изместване, присвоено на този ресурсен блок:
Където bitWidth е ширината на входния бит.
IP поддържа съотношения на компресия от 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law компресия и декомпресия
Алгоритъмът използва Mu-law companding техника, която компресията на речта се използва широко. Тази техника пропуска входния некомпресиран сигнал x през компресор с функция f(x) преди закръгляване и съкращаване на битове. Техниката изпраща компресирани данни, y, през интерфейса. Получените данни преминават през разширяваща функция (която е обратна на компресора, F-1(y). Техниката възпроизвежда некомпресираните данни с минимална грешка при квантуване.
Уравнение 1. Функции на компресора и декомпресора
Алгоритъмът за компресиране Mu-law IQ следва спецификацията O-RAN.
Свързана информация
О-РАН webсайт
3.1. IP сигнали за компресиране на Fronthaul
Свържете и контролирайте IP.
Часовник и нулиране на интерфейсни сигнали=
Таблица 8. Сигнали на часовника и интерфейса за нулиране
| Име на сигнала | Битова ширина | Посока |
Описание |
| tx_clk | 1 | Вход | Часовник на предавателя. Тактовата честота е 390.625 MHz за 25 Gbps и 156.25 MHz за 10 Gbps. Всички сигнали на интерфейса на предавателя са синхронни с този часовник. |
| rx_clk | 1 | Вход | Часовник на приемника. Тактовата честота е 390.625 MHz за 25 Gbps и 156.25 MHz за 10 Gbps. Всички сигнали на интерфейса на приемника са синхронни с този часовник. |
| csr_clk | 1 | Вход | Часовник за CSR интерфейс. Тактовата честота е 100 MHz. |
| tx_rst_n | 1 | Вход | Активно ниско нулиране за интерфейс на предавател, синхронен с tx_clk. |
| rx_rst_n | 1 | Вход | Активно ниско нулиране за интерфейс на приемник, синхронен с rx_clk. |
| csr_rst_n | 1 | Вход | Активно ниско нулиране за CSR интерфейс, синхронен с csr_clk. |
Предаване на сигнали на транспортен интерфейс
Таблица 9. Предаване на сигнали на транспортен интерфейс
Всички типове сигнали са цели числа без знак.
|
Име на сигнала |
Битова ширина | Посока |
Описание |
| tx_avst_source_valid | 1 | Изход | Когато е заявено, показва, че валидните данни са налични на avst_source_data. |
| tx_avst_source_data | 64 | Изход | PRB полета, включително udCompParam, iSample и qSampле. PRB полетата на следващия раздел се свързват с PRB полето на предишния раздел. |
| tx_avst_source_startofpacket | 1 | Изход | Показва първия байт на рамката. |
| tx_avst_source_endofpacket | 1 | Изход | Показва последния байт на рамката. |
| tx_avst_source_ready | 1 | Вход | Когато се потвърди, показва, че транспортният слой е готов да приеме данни. readyLatency = 0 за този интерфейс. |
| tx_avst_source_empty | 3 | Изход | Указва броя на празните байтове на avst_source_data, когато се заявява avst_source_endofpacket. |
| tx_udcomphdr_o | 8 | Изход | Заглавно поле за компресиране на потребителски данни. Синхронно с tx_avst_source_valid. Определя метода на компресиране и IQ битовата ширина за потребителските данни в раздел с данни. • [7:4] : udIqWidth • 16 за udIqWidth=0, в противен случай е равно на udIqWidth e,g,: — 0000b означава, че I и Q са широки по 16 бита; — 0001b означава, че I и Q са широки по 1 бит; — 1111b означава, че I и Q са широки по 15 бита • [3:0] : udCompMeth — 0000b – без компресия — 0001b – блок с плаваща запетая — 0011b – µ-закон — други — запазени за бъдещи методи. |
| tx_metadata_o | METADATA_WIDTH | Изход | Тръбните сигнали преминават и не се компресират. Синхронно с tx_avst_source_valid. Конфигурируема битова ширина METADATA_WIDTH. Когато включите Съвместим с O-RAN, вижте Таблица 13 на страница 17. Когато изключите Съвместим с O-RAN, този сигнал е валиден само когато tx_avst_source_startofpacket е 1. tx_metadata_o няма валиден сигнал и използва tx_avst_source_valid, за да посочи валиден цикъл. Не е налично, когато изберете 0 Деактивирайте портовете за метаданни за Ширина на метаданни. |
Получавайте сигнали на транспортен интерфейс
Таблица 10. Сигнали на транспортен интерфейс за получаване
Няма обратно налягане в този интерфейс. Avalon стрийминг празен сигнал не е необходим в този интерфейс, защото винаги е нула.
| Име на сигнала | Битова ширина | Посока |
Описание |
| rx_avst_sink_valid | 1 | Вход | Когато е заявено, показва, че валидните данни са налични на avst_sink_data. Няма сигнал avst_sink_ready на този интерфейс. |
| rx_avst_sink_data | 64 | Вход | PRB полета, включително udCompParam, iSample и qSampле. PRB полетата на следващия раздел се свързват с PRB полето на предишния раздел. |
| rx_avst_sink_startofpacket | 1 | Вход | Показва първия байт на рамката. |
| rx_avst_sink_endofpacket | 1 | Вход | Показва последния байт на рамката. |
| rx_avst_sink_error | 1 | Вход | Когато се твърди в същия цикъл като avst_sink_endofpacket, показва, че текущият пакет е пакет за грешка |
| rx_udcomphdr_i | 8 | Вход | Заглавно поле за компресиране на потребителски данни. Синхронно с rx_metadata_valid_i. Определя метода на компресиране и IQ битовата ширина за потребителските данни в раздел с данни. • [7:4] : udIqWidth • 16 за udIqWidth=0, в противен случай е равно на udIqWidth. напр — 0000b означава, че I и Q са широки по 16 бита; — 0001b означава, че I и Q са широки по 1 бит; — 1111b означава, че I и Q са широки по 15 бита • [3:0] : udCompMeth — 0000b – без компресия — 0001b – блок с плаваща запетая — 0011b – µ-закон — други — запазени за бъдещи методи. |
| rx_metadata_i | METADATA_WIDTH | Вход | Некомпресираният тръбопровод преминава през сигнали. Сигналите rx_metadata_i са валидни, когато е заявено rx_metadata_valid_i, синхронно с rx_avst_sink_valid. Конфигурируема битова ширина METADATA_WIDTH. Когато включите Съвместим с O-RAN, вижте Таблица 15 на страница 18. Когато изключите Съвместим с O-RAN, този сигнал rx_metadata_i е валиден само когато rx_metadata_valid_i и rx_avst_sink_startofpacket са равни на 1. Не е налично, когато изберете 0 Деактивирайте портовете за метаданни за Ширина на метаданни. |
| rx_metadata_valid_i | 1 | Вход | Показва, че заглавките (rx_udcomphdr_i и rx_metadata_i) са валидни. Синхронно с rx_avst_sink_valid. Задължителен сигнал. За обратна съвместимост с O-RAN, заявете rx_metadata_valid_i, ако IP има валидни IE за общи заглавки и IE за повтарящи се секции. При предоставяне на нови полета за блок на физически ресурси (PRB) в rx_avst_sink_data, осигурете нови IE на секции във входа rx_metadata_i заедно с rx_metadata_valid_i. |
Предавайте сигнали на интерфейса на приложението
Таблица 11. Предаване на сигнали за интерфейс на приложението
|
Име на сигнала |
Битова ширина | Посока |
Описание |
| tx_avst_sink_valid | 1 | Вход | Когато се потвърди, показва, че валидни PRB полета са налични в този интерфейс. Когато работите в режим на поточно предаване, уверете се, че няма деактивиран валиден сигнал между началото на пакета и края на пакета. Единственото изключение е, когато сигналът за готовност е деактивиран. |
| tx_avst_sink_data | 128 | Вход | Данни от приложния слой в мрежов ред на байтовете. |
| tx_avst_sink_startofpacket | 1 | Вход | Посочете първия PRB байт на пакет |
| tx_avst_sink_endofpacket | 1 | Вход | Посочете последния PRB байт на пакет |
| tx_avst_sink_ready | 1 | Изход | Когато се потвърди, показва, че O-RAN IP е готов да приеме данни от интерфейса на приложението. readyLatency = 0 за този интерфейс |
| tx_udcomphdr_i | 8 | Вход | Заглавно поле за компресиране на потребителски данни. Синхронно с tx_avst_sink_valid. Определя метода на компресиране и IQ битовата ширина за потребителските данни в раздел с данни. • [7:4] : udIqWidth • 16 за udIqWidth=0, в противен случай е равно на udIqWidth. напр — 0000b означава, че I и Q са широки по 16 бита; — 0001b означава, че I и Q са широки по 1 бит; — 1111b означава, че I и Q са широки по 15 бита • [3:0] : udCompMeth — 0000b – без компресия — 0001b – блок с плаваща запетая — 0011b – µ-закон — други — запазени за бъдещи методи. |
| tx_metadata_i | METADATA_WIDTH | Вход | Тръбните сигнали преминават и не се компресират. Синхронно с tx_avst_sink_valid. Конфигурируема битова ширина METADATA_WIDTH. Когато включите Съвместим с O-RAN, вижте Таблица 13 на страница 17. Когато изключите Съвместим с O-RAN, този сигнал е валиден само когато tx_avst_sink_startofpacket е равно на 1. tx_metadata_i няма валиден сигнал и използва tx_avst_sink_valid за указване на валиден цикъл. Не е налично, когато изберете 0 Деактивирайте портовете за метаданни за Ширина на метаданни. |
Получавайте сигнали от интерфейса на приложението
Таблица 12. Получаване на сигнали от интерфейса на приложението
|
Име на сигнала |
Битова ширина | Посока |
Описание |
| rx_avst_source_valid | 1 | Изход | Когато се потвърди, показва, че валидни PRB полета са налични в този интерфейс. Няма сигнал avst_source_ready на този интерфейс. |
| rx_avst_source_data | 128 | Изход | Данните към приложния слой в мрежов ред на байтовете. |
| rx_avst_source_startofpacket | 1 | Изход | Показва първия PRB байт на пакет |
| rx_avst_source_endofpacket | 1 | Изход | Показва последния PRB байт на пакет |
| rx_avst_source_error | 1 | Изход | Показва, че пакетите съдържат грешка |
| rx_udcomphdr_o | 8 | Изход | Заглавно поле за компресиране на потребителски данни. Синхронно с rx_avst_source_valid. Определя метода на компресиране и IQ битовата ширина за потребителските данни в раздел с данни. • [7:4] : udIqWidth • 16 за udIqWidth=0, в противен случай е равно на udIqWidth. напр — 0000b означава, че I и Q са широки по 16 бита; — 0001b означава, че I и Q са широки по 1 бит; — 1111b означава, че I и Q са широки по 15 бита • [3:0] : udCompMeth — 0000b – без компресия — 0001b – блок с плаваща запетая (BFP) — 0011b – µ-закон — други — запазени за бъдещи методи. |
| rx_metadata_o | METADATA_WIDTH | Изход | Некомпресираният тръбопровод преминава през сигнали. Сигналите rx_metadata_o са валидни, когато се твърди rx_metadata_valid_o, синхронно с rx_avst_source_valid. Конфигурируема битова ширина METADATA_WIDTH. Когато включите Съвместим с O-RAN, вижте Таблица 14 на страница 18. Когато изключите Съвместим с O-RAN, rx_metadata_o е валиден само когато rx_metadata_valid_o е равно на 1. Не е налично, когато изберете 0 Деактивирайте портовете за метаданни за Ширина на метаданни. |
| rx_metadata_valid_o | 1 | Изход | Показва, че заглавките (rx_udcomphdr_o и rx_metadata_o) са валидни. rx_metadata_valid_o се потвърждава, когато rx_metadata_o е валиден, синхронен с rx_avst_source_valid. |
Съпоставяне на метаданни за обратна съвместимост с O-RAN
Таблица 13. tx_metadata_i 128-битов вход
|
Име на сигнала |
Битова ширина | Посока | Описание |
Картографиране на метаданни |
| Запазено | 16 | Вход | Запазено. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Вход | Размер на пакета U-равнина в байтове за режим на поточно предаване. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Вход | SeqID на пакета, който е извлечен от eCPRI транспортен хедър. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Вход | PCID за eCPRI транспорт и RoEflowId за радио по Ethernet (RoE) транспорт. |
tx_metadata_i[79:64] |
| Запазено | 4 | Вход | Запазено. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | Вход | gNB посока на данните. Диапазон на стойността: {0b=Rx (т.е. качване), 1b=Tx (т.е. изтегляне)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | Вход | Дефинира индекс към каналния филтър, който да се използва между IQ данни и въздушен интерфейс. Диапазон на стойността: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Вход | Брояч за 10 ms рамки (период на обвиване 2.56 секунди), по-специално frameId= номер на рамка по модул 256. Диапазон на стойността: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Вход | Брояч за 1 ms субкадри в рамките на 10 ms кадър. Диапазон на стойността: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Вход | Този параметър е номерът на слота в рамките на субкадър от 1 ms. Всички слотове в един подкадър се броят от този параметър. Диапазон на стойността: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | Вход | Идентифицира номер на символ в слот. Диапазон на стойността: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Вход | Разделът ID преобразува секциите с данни в U-равнина към съответното съобщение в C-равнина (и тип на раздел), свързано с данните. Диапазон на стойността: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Вход | Индикатор за блокиране на ресурси. Посочете дали се използва всеки ресурсен блок или всеки друг ресурсен блок. Диапазон на стойността: {0b=всеки използван ресурсен блок; 1b=всеки друг използван ресурсен блок} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Вход | Началният PRB на раздел с данни на потребителска равнина. Диапазон на стойността: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Вход | Дефинирайте PRB, където секцията с данни за потребителската равнина е валидна. | tx_metadata_i[7:0] |
| Диапазон на стойността: {0000 0001b-1111 1111b, 0000 0000b = всички PRB в указаното разстояние между подносещите (SCS) и честотната лента на оператора} | ||||
| tx_u_udCompHdr | 8 | Вход | Дефинирайте метода на компресиране и IQ битовата ширина на потребителските данни в раздел с данни. Диапазон на стойността: {0000 0000b-1111 1111b} | Няма (tx_udcomphdr_i) |
Таблица 14. rx_metadata_valid_i/o
|
Име на сигнала |
Битова ширина | Посока | Описание |
Картографиране на метаданни |
| rx_sec_hdr_валиден | 1 | Изход | Когато rx_sec_hdr_valid е 1, полетата с данни за сечението на U-равнината са валидни. Общите IE на заглавките са валидни, когато е заявено rx_sec_hdr_valid, синхронно с avst_sink_u_startofpacket и avst_sink_u_valid. Повтарящите се раздели IE са валидни, когато е заявено rx_sec_hdr_valid, синхронно с avst_sink_u_valid. При предоставяне на нови PRB полета на секции в avst_sink_u_data, осигурете нови IE на секции с потвърдено rx_sec_hdr_valid. |
rx_metadata_valid_o |
Таблица 15. rx_metadata_o 128-битов изход
| Име на сигнала | Битова ширина | Посока | Описание |
Картографиране на метаданни |
| Запазено | 32 | Изход | Запазено. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Изход | SeqID на пакета, който е извлечен от eCPRI транспортен хедър. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Изход | PCID за eCPRI транспорт и RoEflowId за RoE транспорт | rx_metadata_o[79:64] |
| запазено | 4 | Изход | Запазено. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Изход | gNB посока на данните. Диапазон на стойността: {0b=Rx (т.е. качване), 1b=Tx (т.е. изтегляне)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Изход | Дефинира индекс към каналния филтър, който да се използва между IQ данни и въздушен интерфейс. Диапазон на стойността: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Изход | Брояч за 10 ms рамки (период на обвиване 2.56 секунди), по-специално frameId= номер на рамка по модул 256. Диапазон на стойността: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Изход | Брояч за 1ms субкадри в рамките на 10 ms рамка. Диапазон на стойността: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Изход | Номерът на слота в субкадър от 1 ms. Всички слотове в един подкадър се броят от този параметър. Диапазон на стойността: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | Изход | Идентифицира номер на символ в слот. Диапазон на стойността: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Изход | Разделът ID преобразува секциите с данни в U-равнина към съответното съобщение в C-равнина (и тип на раздел), свързано с данните. Диапазон на стойността: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Изход | Индикатор за блокиране на ресурси. Показва дали се използва всеки ресурсен блок или всеки друг ресурс. Диапазон на стойността: {0b=всеки използван ресурсен блок; 1b=всеки друг използван ресурсен блок} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Изход | Началният PRB на раздел с данни на потребителска равнина. Диапазон на стойността: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Изход | Дефинира PRB, където секцията с данни за потребителската равнина е валидна. Диапазон на стойността: {0000 0001b-1111 1111b, 0000 0000b = всички PRB в указаната SCS и честотна лента на оператора} |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Изход | Определя метода на компресиране и IQ битовата ширина на потребителските данни в раздел с данни. Диапазон на стойността: {0000 0000b-1111 1111b} |
Няма (rx_udcomphdr_o) |
CSR интерфейсни сигнали
Таблица 16. CSR интерфейсни сигнали
| Име на сигнала | Битова ширина | Посока |
Описание |
| csr_адрес | 16 | Вход | Адрес на регистъра на конфигурацията. |
| csr_write | 1 | Вход | Активиране на запис в регистъра на конфигурацията. |
| csr_writedata | 32 | Вход | Данни за запис на конфигурационен регистър. |
| csr_readdata | 32 | Изход | Прочетени данни от регистъра на конфигурацията. |
| csr_read | 1 | Вход | Разрешаване на четене на конфигурационен регистър. |
| csr_readdatavalid | 1 | Изход | Данните за четене на регистъра на конфигурацията са валидни. |
| csr_waitrequest | 1 | Изход | Заявка за изчакване на регистъра на конфигурацията. |
IP регистри за компресиране на Fronthaul
Контролирайте и наблюдавайте функционалността на компресията на предния ход чрез интерфейса за управление и състояние.
Таблица 17. Карта на регистъра
| CSR_ADDRESS (Отместване на дума) | Регистрирайте име |
| 0x0 | компресия_режим |
| 0x1 | tx_error |
| 0x2 | rx_грешка |
Таблица 18. Регистър на компресия_режим
| Битова ширина | Описание | Достъп |
Нулиране на HW стойност |
| 31:9 | Запазено | RO | 0x0 |
| 8:8 | Функционален режим: • 1'b0 е режим на статична компресия • 1'b1 е режим на динамична компресия |
RW | 0x0 |
| 7:0 | Заглавка за компресиране на статични потребителски данни: • 7:4 е udIqWidth — 4'b0000 е 16 бита — 4'b1111 е 15 бита -: — 4'b0001 е 1 бит • 3:0 е udCompMeth — 4'b0000 не е компресия — 4'b0001 е блок с плаваща запетая — 4'b0011 е µ-закон • Други са запазени |
RW | 0x0 |
Таблица 19. Регистър на tx грешки
| Битова ширина | Описание | Достъп |
Нулиране на HW стойност |
| 31:2 | Запазено | RO | 0x0 |
| 1:1 | Невалидна IqWidth. IP задава Iqwidth на 0 (16-битов Iqwidth), ако открие невалиден или неподдържан Iqwidth. | RW1C | 0x0 |
| 0:0 | Невалиден метод на компресия. IP изпуска пакета. | RW1C | 0x0 |
Таблица 20. Регистър на rx грешки
| Битова ширина | Описание | Достъп |
Нулиране на HW стойност |
| 31:8 | Запазено | RO | 0x0 |
| 1:1 | Невалидна IqWidth. IP изпуска пакета. | RW1C | 0x0 |
| 0:0 | Невалиден метод на компресия. IP задава метода на компресиране на следния поддържан по подразбиране метод на компресиране: • Разрешен само блок с плаваща запетая: по подразбиране блок с плаваща запетая. • Активиран само μ-закон: по подразбиране μ-закон. • Разрешени както блокова плаваща запетая, така и μ-закон: по подразбиране блокова плаваща запетая. |
RW1C | 0x0 |
Fronthaul Compression Intel FPGA IPs Архив на ръководството за потребителя
За най-новата и предишната версия на този документ вижте: Fronthaul Compression Intel FPGA IP User Guide. Ако IP или версия на софтуера не е посочена, се прилага ръководството за потребителя за предишната версия на IP или софтуер.
История на ревизиите на документа за ръководството за потребителя на Intel FPGA IP за компресиране на Fronthaul
|
Версия на документа |
Intel Quartus Prime версия | IP версия |
Промени |
| 2022.08.08 | 21.4 | 1.0.1 | Коригирана ширина на метаданните от 0 до 0 (Деактивиране на портовете за метаданни). |
| 2022.03.22 | 21.4 | 1.0.1 | • Разменени описания на сигнала: — tx_avst_sink_data и tx_avst_source_data — rx_avst_sink_data и rx_avst_source_data • Добавено Степени на скоростта, поддържани от устройството маса • Добавено Производителност и използване на ресурси |
| 2021.12.07 | 21.3 | 1.0.0 | Актуализиран код за поръчка. |
| 2021.11.23 | 21.3 | 1.0.0 | Първоначално издание. |
Корпорация Intel. Всички права запазени. Intel, логото на Intel и други марки на Intel са търговски марки на Intel Corporation или нейните филиали. Intel гарантира производителността на своите FPGA и полупроводникови продукти според настоящите спецификации в съответствие със стандартната гаранция на Intel, но си запазва правото да прави промени на продукти и услуги по всяко време без предизвестие. Intel не поема никаква отговорност или задължения, произтичащи от приложението или използването на каквато и да е информация, продукт или услуга, описани тук, освен в случаите, когато Intel е изрично договорено в писмен вид. Клиентите на Intel се съветват да получат най-новата версия на спецификациите на устройството, преди да разчитат на публикувана информация и преди да направят поръчки за продукти или услуги. *Други имена и марки могат да бъдат заявени като собственост на други.
Онлайн версия
Изпратете обратна връзка
ID: 709301
УГ-20346г
Версия: 2022.08.08
Регистрирано по ISO 9001: 2015
Документи / Ресурси
 |
Intel Fronthaul Compression FPGA IP [pdf] Ръководство за потребителя Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP |
 |
Intel Fronthaul Compression FPGA IP [pdf] Ръководство за потребителя UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP |
