intel logoFronthaul Compression FPGA IP
Käyttöopasintel Fronthaul Compression FPGA IP

Fronthaul Compression FPGA IP

Fronthaul Compression Intel® FPGA IP -käyttöopas
Päivitetty Intel® Quartus® Primelle
Design Suite: 21.4 IP
Versio: 1.0.1

Tietoja Fronthaul Compression Intel® FPGA IP:stä

Fronthaul Compression IP koostuu U-tason IQ-tietojen pakkaamisesta ja purkamisesta. Pakkauskone laskee µ-lain tai lohkon liukulukupakkauksen käyttäjän datan pakkausotsikon (udCompHdr) perusteella. Tämä IP käyttää Avalonin suoratoistorajapintaa IQ-datalle, kanavasignaaleille sekä metadata- ja sivukaistasignaaleille sekä Avalon-muistikartoitettua liitäntää ohjaus- ja tilarekistereille (CSR).
IP kartoittaa pakatut IQ:t ja käyttäjätietojen pakkausparametrit (udCompParam) O-RAN-määrittelyssä O-RAN Fronthaul Control, User and Synchronization Plane Version 3.0 huhtikuu 2020 (O-RAN-WG4.CUS) määritellyn osion hyötykuorman kehysmuodon mukaisesti. .0-v03.00). Avalonin suoratoiston nielu ja lähderajapinnan dataleveys ovat 128 bittiä sovellusrajapinnalle ja 64 bittiä siirtorajapinnalle, jotta ne tukevat maksimipakkaussuhdetta 2:1.
Aiheeseen liittyvät tiedot
O-RAN websivusto
1.1. Fronthaul Compression Intel® FPGA IP -ominaisuudet

  • -laki ja lohko liukulukupakkaus ja purku
  • IQ-leveys 8-16-bittinen
  • U-tason IQ-muodon ja pakkausotsikon staattinen ja dynaaminen konfigurointi
  • Multisections-paketti (jos O-RAN-yhteensopiva on päällä)

1.2. Fronthaul Compression Intel® FPGA IP -laiteperheen tuki
Intel tarjoaa seuraavat laitetukitasot Intel FPGA IP:lle:

  • Advance-tuki – IP on saatavilla simulaatiota ja käännöstä varten tälle laiteperheelle. FPGA ohjelmointi file (.pof) -tuki ei ole saatavilla Quartus Prime Pro Stratix 10 Edition Beta -ohjelmistolle, joten IP-ajoituksen sulkemista ei voida taata. Ajoitusmallit sisältävät alustavat tekniset arviot viiveistä, jotka perustuvat varhaiseen asettelun jälkeiseen tietoon. Ajoitusmallit voivat muuttua, koska piitestaus parantaa todellisen piin ja ajoitusmallien välistä korrelaatiota. Voit käyttää tätä IP-ydintä järjestelmän arkkitehtuuri- ja resurssien käyttötutkimuksiin, simulointiin, pinoutiin, järjestelmän latenssiarviointiin, perusajoitusarviointiin (putkilinjan budjetointi) ja I/O-siirtostrategiaan (tietopolun leveys, purskeen syvyys, I/O-standardien kompromissit). ).
  • Alustava tuki – Intel vahvistaa IP-ytimen tämän laiteperheen alustavilla ajoitusmalleilla. IP-ydin täyttää kaikki toiminnalliset vaatimukset, mutta laiteperheen ajoitusanalyysi saattaa silti olla kesken. Voit käyttää sitä tuotantosuunnitelmissa varoen.
  • Lopullinen tuki – Intel vahvistaa IP-osoitteen tämän laiteperheen lopullisilla ajoitusmalleilla. IP täyttää kaikki laiteperheen toiminnalliset ja ajoitusvaatimukset. Voit käyttää sitä tuotantosuunnitelmissa.

Taulukko 1. Fronthaul Compression IP -laiteperheen tuki

Laiteperhe Tukea
Intel® Agilex™ (E-tile) Alustava
Intel Agilex (F-tile) Advance
Intel Arria® 10 Lopullinen
Intel Stratix® 10 (vain H- ja E-tile-laitteet) Lopullinen
Muut laiteperheet Ei tukea

Taulukko 2. Laitteen tukemat nopeusluokat

Laiteperhe FPGA Fabric Speed ​​Grade
Intel Agilex 3
Intel Arria 10 2
Intel Stratix 10 2

1.3. Fronthaul Compression Intel FPGA IP:n julkaisutiedot
Intel FPGA IP -versiot vastaavat Intel Quartus® Prime Design Suite -ohjelmistoversioita 19.1 asti. Intel Quartus Prime Design Suite -ohjelmistoversiosta 19.2 alkaen Intel FPGA IP:ssä on uusi versiointimalli.
Intel FPGA IP -version (XYZ) numero voi muuttua jokaisen Intel Quartus Prime -ohjelmistoversion myötä. Muutos:

  • X ilmaisee IP:n merkittävän muutoksen. Jos päivität Intel Quartus Prime -ohjelmiston, sinun on luotava IP-osoite uudelleen.
  • Y tarkoittaa, että IP sisältää uusia ominaisuuksia. Luo IP-osoitteesi uudelleen sisällyttääksesi nämä uudet ominaisuudet.
  • Z tarkoittaa, että IP sisältää pieniä muutoksia. Luo IP-osoitteesi uudelleen sisällyttääksesi nämä muutokset.

Taulukko 3. Fronthaul Compression IP -julkaisutiedot

Tuote Kuvaus
Versio 1.0.1
Julkaisupäivä Helmikuu 2022
Tilauskoodi IP-FH-COMP

1.4. Fronthaul-pakkauksen suorituskyky ja resurssien käyttö
IP:n resurssit, jotka kohdistuvat Intel Agilex -laitteeseen, Intel Arria 10 -laitteeseen ja Intel Stratix 10 -laitteeseen
Taulukko 4. Fronthaul-pakkauksen suorituskyky ja resurssien käyttö
Kaikki merkinnät koskevat pakkaus- ja purkutietojen suunnan IP-osoitetta

Laite IP ALMs Logiikkarekisterit M20K
  Ensisijainen Toissijainen
Intel Agilex Block-liukupiste 14,969 25,689 6,093 0
µ-laki 22,704 39,078 7,896 0
Lohkoliukuluku ja µ-laki 23,739 41,447 8,722 0
Lohkon liukuluku, µ-laki ja laajennettu IQ-leveys 23,928 41,438 8,633 0
Intel Arria 10 Block-liukupiste 12,403 16,156 5,228 0
µ-laki 18,606 23,617 5,886 0
Lohkoliukuluku ja µ-laki 19,538 24,650 6,140 0
Lohkon liukuluku, µ-laki ja laajennettu IQ-leveys 19,675 24,668 6,141 0
Intel Stratix 10 Block-liukupiste 16,852 30,548 7,265 0
µ-laki 24,528 44,325 8,080 0
Lohkoliukuluku ja µ-laki 25,690 47,357 8,858 0
Lohkon liukuluku, µ-laki ja laajennettu IQ-leveys 25,897 47,289 8,559 0

Fronthaul Compression Intel FPGA IP:n käytön aloittaminen

Kuvaa Fronthaul Compression IP:n asennuksen, parametroinnin, simuloinnin ja alustuksen.
2.1. Fronthaul Compression IP:n hankkiminen, asentaminen ja lisensointi
Fronthaul Compression IP on laajennettu Intel FPGA IP, joka ei sisälly Intel Quartus Prime -julkaisuun.

  1. Luo My Intel -tili, jos sinulla ei ole sellaista.
  2. Kirjaudu sisään päästäksesi Self-Service Licensing Centeriin (SSLC).
  3. Osta Fronthaul Compression IP.
  4. Napsauta SSLC-sivulla Suorita IP-osoitteelle. SSLC tarjoaa asennusvalintaikkunan, joka ohjaa IP-osoitteen asennusta.
  5. Asenna samaan paikkaan kuin Intel Quartus Prime -kansio.

Taulukko 5. Fronthaul Compression -asennuspaikat

Sijainti Ohjelmisto Alusta
:\intelFPGA_pro\\quartus\ip \altera_cloud Intel Quartus Prime Pro Edition Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud Intel Quartus Prime Pro Edition Linux *

Kuva 1. Fronthaul Compression IP -asennushakemistorakenne Intel Quartus Prime -asennushakemisto

intel Fronthaul Compression FPGA IP kuva 7
Fronthaul Compression Intel FPGA IP näkyy nyt IP-luettelossa.
Aiheeseen liittyvät tiedot

  • Intel FPGA websivusto
  • Self-Service Licensing Center (SSLC)

2.2. Fronthaul Compression IP:n parametrointi
Määritä mukautettu IP-muunnelmasi nopeasti IP-parametrieditorissa.

  1. Luo Intel Quartus Prime Pro Edition -projekti IP-ytimen integroimiseksi.
    a. Napsauta Intel Quartus Prime Pro Editionissa File Uuden projektin ohjattu toiminto luodaksesi uuden Intel Quartus Prime -projektin tai File Avaa projekti avataksesi olemassa olevan Quartus Prime -projektin. Ohjattu toiminto kehottaa sinua määrittämään laitteen.
    b. Määritä laiteperhe, joka täyttää IP:n nopeusluokkavaatimukset.
    c. Napsauta Valmis.
  2. Valitse IP-luettelosta Fronthaul Compression Intel FPGA IP. Uusi IP-muunnelma -ikkuna tulee näkyviin.
  3. Määritä ylätason nimi uudelle mukautetulle IP-muunnelmallesi. Parametrieditori tallentaa IP-muunnelman asetukset kohtaan a file nimetty .ip.
  4. Napsauta OK. Parametrieditori tulee näkyviin.
    intel Fronthaul Compression FPGA IP kuva 6Kuva 2. Fronthaul Compression IP -parametrieditori
  5. Määritä IP-muunnelman parametrit. Lisätietoja tietystä IP-parametreista on kohdassa Parametrit.
  6. Napsauta Design Example -välilehti ja määritä suunnittelusi parametrit esimample.
    intel Fronthaul Compression FPGA IP kuva 5Kuva 3. Suunnittelu Example Parametrieditori
  7. Napsauta Luo HDL. Generation-valintaikkuna tulee näkyviin.
  8. Määritä lähtö file sukupolviasetukset ja napsauta sitten Luo. IP-muunnelma files tuottaa määritystesi mukaan.
  9. Napsauta Valmis. Parametrieditori lisää ylimmän tason .ip-tiedoston file nykyiseen projektiin automaattisesti. Jos sinua kehotetaan lisäämään .ip file valitse projektiin Lisää/Poista Files Projectissa lisätäksesi file.
  10. Kun olet luonut ja instantoinut IP-muunnelman, määritä asianmukaiset nastat porttien liittämistä varten ja aseta sopivat tapauskohtaiset RTL-parametrit.

2.2.1. Fronthaul Compression IP -parametrit
Taulukko 6. Fronthaul Compression IP -parametrit

Nimi Kelvolliset arvot

Kuvaus

Datan suunta TX ja RX, vain TX, vain RX Valitse pakkausta varten TX; RX dekompressioon.
Puristusmenetelmä BFP, mu-Law tai BFP ja mu-Law Valitse lohkoliukuluku, µ-laki tai molemmat.
Metatietojen leveys 0 (Poista metatietoportit käytöstä), 32, 64, 96, 128 (bittinen) Määritä metatietoväylän bittileveys (pakkaamaton data).
Ota käyttöön laajennettu IQ-leveys Päälle tai pois päältä Ota käyttöön tuettu IqWidth 8-16-bittinen.
Poista käytöstä tuetulle IqWidthille 9, 12, 14 ja 16 bittiä.
O-RAN yhteensopiva Päälle tai pois päältä Ota käyttöön seurataksesi ORAN IP -kartoitusta metatietoportille ja vahvista metatietojen kelvollinen signaali kullekin osion otsikolle. IP tukee vain 128-bittistä metadataa. IP tukee yhtä osaa ja useita osioita pakettia kohden. Metatiedot ovat voimassa jokaisessa osiossa metatietojen kelvollisen väitteen kanssa.
Kytke pois päältä, jotta IP käyttää metatietoja läpivientikanavasignaaleina ilman kartoitusvaatimusta (esim. U-tason numPrb oletetaan olevan 0). IP tukee metatietojen leveyksiä 0 (Disable Metadata Ports), 32, 64, 96, 128 bittiä. IP tukee yhtä osaa pakettia kohden. Metadata on voimassa vain kerran kunkin paketin metatietojen kelvollisessa väitteessä.

2.3. Luotu IP File Rakenne
Intel Quartus Prime Pro Edition -ohjelmisto luo seuraavan IP-ydinlähdön file rakenne.
Taulukko 7. Luotu IP Files

File Nimi

Kuvaus

<your_ip>.ip Platform Designer -järjestelmä tai huipputason IP-muunnelma file.your_ip> on nimi, jonka annat IP-muunnelmasi.
<your_ip>.cmp VHDL-komponenttien ilmoitus (.cmp) file on tekstiä file joka sisältää paikallisia yleisiä ja porttimäärityksiä, joita voit käyttää VHDL-suunnittelussa files.
<your_ip>.html Raportti, joka sisältää yhteystiedot, muistikartan, joka näyttää kunkin orjan osoitteen suhteessa kuhunkin isäntiin, johon se on kytketty, ja parametrien määritykset.
<your_ip>_generation.rpt IP- tai Platform Designer -sukupolviloki file. Yhteenveto viesteistä IP-luonnon aikana.
<your_ip>.qgsimc Luetteloi simulointiparametrit, jotka tukevat inkrementaalista regenerointia.
<your_ip>.qgsynthc Luetteloi synteesiparametrit, jotka tukevat inkrementaalista regenerointia.
<your_ip>.qip Sisältää kaikki tarvittavat tiedot IP-komponentista IP-komponentin integroimiseksi ja kääntämiseksi Intel Quartus Prime -ohjelmistoon.
<your_ip>.sopcinfo Kuvaa yhteydet ja IP-komponenttien parametroinnit Platform Designer -järjestelmässäsi. Voit jäsentää sen sisällön saadaksesi vaatimukset, kun kehität ohjelmistoajureita IP-komponenteille.
Tätä käyttävät loppupään työkalut, kuten Nios® II -työkaluketju file. .sopcinfo file ja järjestelmä.h file Nios II -työkaluketjua varten luodut tiedot sisältävät osoitekarttatiedot jokaiselle orjalle suhteessa kuhunkin isäntään, joka käyttää orjaa. Eri isännillä voi olla eri osoitekartta päästäkseen tiettyyn orjakomponenttiin.
<your_ip>.csv Sisältää tietoja IP-komponentin päivitystilasta.
<your_ip>.bsf Lohkon symboli File (.bsf) esitys IP-muunnelmasta käytettäväksi Intel Quartus Prime -lohkokaaviossa Files (.bdf).
<your_ip>.spd Vaadittu syöttö file ip-make-simscriptille simulaatioskriptien luomiseen tuetuille simulaattoreille. .spd file sisältää luettelon files luotu simulointia varten sekä tietoja muisteista, jotka voit alustaa.
<your_ip>.ppf Pin Planner File (.ppf) tallentaa portti- ja solmumääritykset IP-komponenteille, jotka on luotu käytettäväksi Pin Plannerin kanssa.
<your_ip>_bb.v Voit käyttää Verilog black-boxia (_bb.v) file tyhjänä moduuliilmoituksena käytettäväksi mustana laatikkona.
<your_ip>_inst.v tai _inst.vhd HDL esimampinstantiation malli. Voit kopioida ja liittää tämän sisällön file HDL:ään file IP-muunnelman ilmentämiseksi.
<your_ip>.v taiyour_ip>.vhd HDL files, jotka instantoivat jokaisen alimoduulin tai lapsi-IP-ytimen synteesiä tai simulointia varten.
mentori/ Sisältää ModelSim*-komentosarjan msim_setup.tcl simulaation määrittämiseksi ja suorittamiseksi.
synopsys/vcs/ synopsys/vcsmx/ Sisältää komentosarjan vcs_setup.sh VCS*-simuloinnin määrittämiseksi ja suorittamiseksi.
Sisältää komentosarjan vcsmx_setup.sh ja synopsys_ sim.setup file VCS MX* -simuloinnin määrittämiseen ja suorittamiseen.
kadenssi/ Sisältää komentosarjan ncsim_setup.sh ja muita asetuksia files määrittääksesi ja suorittaaksesi NCSIM*-simuloinnin.
aldec/ Sisältää komentosarjan rivierapro_setup.sh Aldec*-simuloinnin asentamista ja suorittamista varten.
xcelium/ Sisältää komentosarjan xcelium_setup.sh ja muita asetuksia files määrittää ja suorittaa Xcelium*-simulaatio.
alamoduulit/ Sisältää HDL:ää files IP-ydinalimoduuleille.
<lapsi IP-ytimet>/ Platform Designer luo jokaiselle luodulle IP-alatason ydinhakemistolle synth/- ja sim/-alihakemistot.

Fronthaul Compression IP -toiminnallinen kuvaus

Kuva 4. Fronthaul Compression IP sisältää pakkauksen ja purkamisen. Fronthaul Compression IP -lohkokaaviointel Fronthaul Compression FPGA IP kuva 4

Kompressio ja purku
Esikäsittelylohkopohjainen bitinsiirtolohko luo optimaaliset bittisiirrot 12 resurssielementin (RE:n) resurssilohkolle. Lohko vähentää kvantisointikohinaa erityisesti matalassaamplitude samples. Näin ollen se vähentää pakkaamisen aiheuttamaa virhevektorin suuruutta (EVM). Pakkausalgoritmi on lähes riippumaton tehoarvosta. Olettaen kompleksitulon samples on x = x1 + jxQ, resurssilohkon reaali- ja imaginaarikomponenttien suurin absoluuttinen arvo on:
intel Fronthaul Compression FPGA IP kuva 3Kun resurssilohkolle on suurin absoluuttinen arvo, seuraava yhtälö määrittää tälle resurssilohkolle määritetyn vasemman siirtoarvon:intel Fronthaul Compression FPGA IP kuva 2Missä bitWidth on syötetyn bitin leveys.
IP tukee pakkaussuhteita 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Lavin pakkaus ja purku
Algoritmi käyttää Mu-lakikompandointitekniikkaa, jota puheenpakkaus laajasti käyttää. Tämä tekniikka siirtää sisääntulosignaalin pakkaamattomana, x, kompressorin läpi, jossa on funktio f(x), ennen pyöristystä ja bittien katkaisua. Tekniikka lähettää pakattua dataa, y, rajapinnan kautta. Vastaanotettu data kulkee laajennusfunktion läpi (joka on kompressorin käänteisarvo, F-1(y). Tekniikka toistaa pakkaamattoman datan minimaalisella kvantisointivirheellä.
Yhtälö 1. Kompressorin ja dekompressorin toiminnot
intel Fronthaul Compression FPGA IP kuva 1Mu-law IQ -pakkausalgoritmi noudattaa O-RAN-spesifikaatiota.
Aiheeseen liittyvät tiedot
O-RAN websivusto
3.1. Fronthaul Compression IP-signaalit
Yhdistä ja hallitse IP-osoitetta.
Kellon ja nollausliitännän signaalit =
Taulukko 8. Kellon ja nollausliitännän signaalit

Signaalin nimi Bittileveys Suunta

Kuvaus

tx_clk 1 Syöte Lähettimen kello.
Kellotaajuus on 390.625 MHz (25 Gbps) ja 156.25 MHz (10 Gbps). Kaikki lähettimen liitäntäsignaalit ovat synkronisia tämän kellon kanssa.
rx_clk 1 Syöte Vastaanottimen kello.
Kellotaajuus on 390.625 MHz (25 Gbps) ja 156.25 MHz (10 Gbps). Kaikki vastaanottimen liitännän signaalit ovat synkronisia tämän kellon kanssa.
csr_clk 1 Syöte Kello CSR-rajapinnalle. Kellotaajuus on 100 MHz.
tx_rst_n 1 Syöte Aktiivinen alhainen nollaus lähetinliitännän synkroniselle tx_clk:lle.
rx_rst_n 1 Syöte Aktiivinen alhainen nollaus vastaanotinliitännän synkroniselle rx_clk:lle.
csr_rst_n 1 Syöte Aktiivinen alhainen nollaus CSR-liittymälle, joka on synkronoitu csr_clk:n kanssa.

Lähettää liikennerajapinnan signaaleja
Taulukko 9. Siirrä liikennerajapinnan signaaleja
Kaikki signaalityypit ovat etumerkittömiä kokonaislukuja.

Signaalin nimi

Bittileveys Suunta

Kuvaus

tx_avst_source_valid 1 Lähtö Kun väite on vahvistettu, osoittaa, että kelvollisia tietoja on saatavilla osoitteessa avst_source_data.
tx_avst_source_data 64 Lähtö PRB-kentät mukaan lukien udCompParam, iSample ja qSample. Seuraavan osan PRB-kentät ketjutetaan edellisen osan PRB-kenttään.
tx_avst_source_startofpacket 1 Lähtö Ilmaisee kehyksen ensimmäisen tavun.
tx_avst_source_endofpacket 1 Lähtö Ilmaisee kehyksen viimeisen tavun.
tx_avst_source_ready 1 Syöte Kun se vahvistetaan, osoittaa, että kuljetuskerros on valmis vastaanottamaan tietoja. readyLatency = 0 tälle rajapinnalle.
tx_avst_source_empty 3 Lähtö Määrittää tyhjien tavujen määrän avst_source_datassa, kun avst_source_endofpacket on vahvistettu.
tx_udcomphdr_o 8 Lähtö Käyttäjätietojen pakkausotsikkokenttä. Synkroninen tx_avst_source_valid kanssa.
Määrittää pakkausmenetelmän ja IQ-bitin leveyden
tietoosiossa oleville käyttäjätiedoille.
• [7:4] : udIqWidth
• 16, kun udIqWidth=0, muuten on yhtä kuin udIqWidth, esim.:
— 0000b tarkoittaa, että I ja Q ovat kumpikin 16 bittiä leveitä;
— 0001b tarkoittaa, että I ja Q ovat kumpikin 1 bitin leveitä;
— 1111b tarkoittaa, että I ja Q ovat kumpikin 15 bittiä leveitä
• [3:0] : udCompMeth
— 0000b – ei pakkausta
— 0001b – liukuluku
— 0011b – µ-laki
— muut — varattu tuleville menetelmille.
tx_metadata_o METADATA_WIDTH Lähtö Johtosignaalit kulkevat läpi, eikä niitä pakata.
Synkroninen tx_avst_source_valid kanssa. Määritettävä bittileveys METADATA_WIDTH.
Kun käynnistät O-RAN yhteensopiva, katso Taulukko 13 sivulla 17. Kun sammutat O-RAN yhteensopiva, tämä signaali on kelvollinen vain, kun tx_avst_source_startofpacket on 1. tx_metadata_o:lla ei ole kelvollista signaalia ja se käyttää tx_avst_source_valid osoittamaan kelvollisen jakson.
Ei käytettävissä, kun valitset 0 Poista metatietoportit käytöstä varten Metatietojen leveys.

Vastaanota liikennerajapinnan signaaleja
Taulukko 10. Vastaanota kuljetusliitännän signaaleja
Ei vastapainetta tässä käyttöliittymässä. Avalonin streaming tyhjä signaali ei ole välttämätön tässä rajapinnassa, koska se on aina nolla.

Signaalin nimi Bittileveys Suunta

Kuvaus

rx_avst_sink_valid 1 Syöte Kun väite on vahvistettu, osoittaa kelvollisia tietoja saatavilla osoitteessa avst_sink_data.
Ei avst_sink_ready-signaalia tässä käyttöliittymässä.
rx_avst_sink_data 64 Syöte PRB-kentät mukaan lukien udCompParam, iSample ja qSample. Seuraavan osan PRB-kentät ketjutetaan edellisen osan PRB-kenttään.
rx_avst_sink_startofpacket 1 Syöte Ilmaisee kehyksen ensimmäisen tavun.
rx_avst_sink_endofpacket 1 Syöte Ilmaisee kehyksen viimeisen tavun.
rx_avst_sink_error 1 Syöte Kun se vahvistetaan samassa jaksossa kuin avst_sink_endofpacket, osoittaa, että nykyinen paketti on virhepaketti
rx_udcomphdr_i 8 Syöte Käyttäjätietojen pakkausotsikkokenttä. Synkroninen rx_metadata_valid_i:n kanssa.
Määrittää pakkausmenetelmän ja IQ-bittileveyden dataosion käyttäjätiedoille.
• [7:4] : udIqWidth
• 16, kun udIqWidth=0, muuten on udIqWidth. esim
— 0000b tarkoittaa, että I ja Q ovat kumpikin 16 bittiä leveitä;
— 0001b tarkoittaa, että I ja Q ovat kumpikin 1 bitin leveitä;
— 1111b tarkoittaa, että I ja Q ovat kumpikin 15 bittiä leveitä
• [3:0] : udCompMeth
— 0000b – ei pakkausta
— 0001b – lohkoliukuluku
— 0011b – µ-laki
— muut — varattu tuleville menetelmille.
rx_metadata_i METADATA_WIDTH Syöte Pakkaamaton putki antaa signaalin läpi.
rx_metadata_i-signaalit ovat kelvollisia, kun rx_metadata_valid_i on vahvistettu, synkronisesti rx_avst_sink_valid kanssa.
Määritettävä bittileveys METADATA_WIDTH.
Kun käynnistät O-RAN yhteensopiva, katso Taulukko 15 sivulla 18.
Kun sammutat O-RAN yhteensopiva, tämä rx_metadata_i-signaali on voimassa vain, kun sekä rx_metadata_valid_i että rx_avst_sink_startofpacket ovat yhtä kuin 1. Ei käytettävissä, kun valitset 0 Poista metatietoportit käytöstä varten Metatietojen leveys.
rx_metadata_valid_i 1 Syöte Osoittaa, että otsikot (rx_udcomphdr_i ja rx_metadata_i) ovat kelvollisia. Synkroninen rx_avst_sink_validin kanssa. Pakollinen signaali. O-RAN-yhteensopivuutta varten vahvista rx_metadata_valid_i, jos IP:llä on kelvolliset yhteiset otsikko-IE:t ja toistuvat osan IE:t. Kun annat uuden osion fyysisen resurssilohkon (PRB) kentät rx_avst_sink_data, anna uudet osion IE:t rx_metadata_i-syötteeseen yhdessä rx_metadata_valid_i:n kanssa.

Lähettää sovellusliittymän signaaleja
Taulukko 11. Sovellusliittymän signaalien lähetys

Signaalin nimi

Bittileveys Suunta

Kuvaus

tx_avst_sink_valid 1 Syöte Vahvistettuna osoittaa, että kelvolliset PRB-kentät ovat käytettävissä tässä käyttöliittymässä.
Kun käytät suoratoistotilassa, varmista, että signaalin keskeytys ei ole kelvollinen paketin alun ja paketin lopun välillä. Ainoa poikkeus on, kun valmiussignaali on purettu.
tx_avst_sink_data 128 Syöte Sovelluskerroksen tiedot verkon tavujärjestyksessä.
tx_avst_sink_startofpacket 1 Syöte Ilmoita paketin ensimmäinen PRB-tavu
tx_avst_sink_endofpacket 1 Syöte Ilmoita paketin viimeinen PRB-tavu
tx_avst_sink_ready 1 Lähtö Kun se vahvistetaan, osoittaa, että O-RAN IP on valmis vastaanottamaan dataa sovellusliittymästä. readyLatency = 0 tälle rajapinnalle
tx_udcomphdr_i 8 Syöte Käyttäjätietojen pakkausotsikkokenttä. Synkroninen tx_avst_sink_valid kanssa.
Määrittää pakkausmenetelmän ja IQ-bittileveyden dataosion käyttäjätiedoille.
• [7:4] : udIqWidth
• 16, kun udIqWidth=0, muuten on udIqWidth. esim
— 0000b tarkoittaa, että I ja Q ovat kumpikin 16 bittiä leveitä;
— 0001b tarkoittaa, että I ja Q ovat kumpikin 1 bitin leveitä;
— 1111b tarkoittaa, että I ja Q ovat kumpikin 15 bittiä leveitä
• [3:0] : udCompMeth
— 0000b – ei pakkausta
— 0001b – liukuluku
— 0011b – µ-laki
— muut — varattu tuleville menetelmille.
tx_metadata_i METADATA_WIDTH Syöte Johtosignaalit kulkevat läpi, eikä niitä pakata. Synkroninen tx_avst_sink_valid kanssa.
Määritettävä bittileveys METADATA_WIDTH.
Kun käynnistät O-RAN yhteensopiva, katso Taulukko 13 sivulla 17.
Kun sammutat O-RAN yhteensopiva, tämä signaali on voimassa vain, kun tx_avst_sink_startofpacket on yhtä suuri kuin 1.
tx_metadata_i:llä ei ole kelvollista signaalia ja se käyttää
tx_avst_sink_valid osoittaa kelvollisen syklin.
Ei käytettävissä, kun valitset 0 Poista metatietoportit käytöstä varten Metatietojen leveys.

Vastaanota sovellusliittymäsignaaleja
Taulukko 12. Vastaanota sovellusliittymän signaaleja

Signaalin nimi

Bittileveys Suunta

Kuvaus

rx_avst_source_valid 1 Lähtö Vahvistettuna osoittaa, että kelvolliset PRB-kentät ovat käytettävissä tässä käyttöliittymässä.
Ei avst_source_ready-signaalia tässä käyttöliittymässä.
rx_avst_source_data 128 Lähtö Tiedot sovelluskerrokseen verkon tavujärjestyksessä.
rx_avst_source_startofpacket 1 Lähtö Ilmaisee paketin ensimmäisen PRB-tavun
rx_avst_source_endofpacket 1 Lähtö Ilmaisee paketin viimeisen PRB-tavun
rx_avst_source_error 1 Lähtö Osoittaa, että paketit sisältävät virheen
rx_udcomphdr_o 8 Lähtö Käyttäjätietojen pakkausotsikkokenttä. Synkroninen rx_avst_source_validin kanssa.
Määrittää pakkausmenetelmän ja IQ-bittileveyden dataosion käyttäjätiedoille.
• [7:4] : udIqWidth
• 16, kun udIqWidth=0, muuten on udIqWidth. esim
— 0000b tarkoittaa, että I ja Q ovat kumpikin 16 bittiä leveitä;
— 0001b tarkoittaa, että I ja Q ovat kumpikin 1 bitin leveitä;
— 1111b tarkoittaa, että I ja Q ovat kumpikin 15 bittiä leveitä
• [3:0] : udCompMeth
— 0000b – ei pakkausta
— 0001b – block floating point (BFP)
— 0011b – µ-laki
— muut — varattu tuleville menetelmille.
rx_metadata_o METADATA_WIDTH Lähtö Pakkaamaton putki antaa signaalin läpi.
rx_metadata_o-signaalit ovat kelvollisia, kun rx_metadata_valid_o on vahvistettu, synkronisesti rx_avst_source_valid kanssa.
Määritettävä bittileveys METADATA_WIDTH. Kun käynnistät O-RAN yhteensopiva, katso Taulukko 14 sivulla 18.
Kun sammutat O-RAN yhteensopiva, rx_metadata_o on kelvollinen vain, kun rx_metadata_valid_o on yhtä kuin 1.
Ei käytettävissä, kun valitset 0 Poista metatietoportit käytöstä varten Metatietojen leveys.
rx_metadata_valid_o 1 Lähtö Osoittaa, että otsikot (rx_udcomphdr_o ja
rx_metadata_o) ovat kelvollisia.
rx_metadata_valid_o vahvistetaan, kun rx_metadata_o on kelvollinen, synkronisesti rx_avst_source_valid kanssa.

Metatietojen kartoitus O-RAN-yhteensopivuutta varten
Taulukko 13. tx_metadata_i 128-bittinen syöttö

Signaalin nimi

Bittileveys Suunta Kuvaus

Metatietojen kartoitus

Varattu 16 Syöte Varattu. tx_metadata_i[127:112]
tx_u_size 16 Syöte U-tason paketin koko tavuina suoratoistotilassa. tx_metadata_i[111:96]
tx_u_seq_id 16 Syöte Paketin SeqID, joka on purettu eCPRI-kuljetusotsikosta. tx_metadata_i[95:80]
tx_u_pc_id 16 Syöte PCID eCPRI-kuljetukselle ja RoEflowId:lle
radio ethernet (RoE) -kuljetukseen.
tx_metadata_i[79:64]
Varattu 4 Syöte Varattu. tx_metadata_i[63:60]
tx_u_dataDirection 1 Syöte gNB-datan suunta.
Arvoalue: {0b=Rx (eli lataus), 1b=Tx (eli lataus)}
tx_metadata_i[59]
tx_u_filterIndex 4 Syöte Määrittää indeksin kanavasuodattimelle, jota käytetään IQ-datan ja ilmarajapinnan välillä.
Arvoalue: 0000b-1111b}
tx_metadata_i[58:55]
tx_u_frameId 8 Syöte 10 ms:n kehysten laskuri (kierrejakso 2.56 sekuntia), erityisesti frameId= kehysnumero modulo 256.
Arvoalue: 0000 0000b-1111 1111b}
tx_metadata_i[54:47]
tx_u_subframeId 4 Syöte 1 ms:n alikehysten laskuri 10 ms:n kehyksessä. Arvoalue: 0000b-1111b} tx_metadata_i[46:43]
tx_u_slotID 6 Syöte Tämä parametri on 1 ms:n alikehyksen paikan numero. Tämä parametri laskee kaikki yhden alikehyksen paikat.
Arvoalue: {00 0000b-00 1111b=paikan tunnus, 01 0000b-11 1111b=Varattu}
tx_metadata_i[42:37]
tx_u_symbolid 6 Syöte Tunnistaa symbolinumeron paikan sisällä. Arvoalue: 00 0000b-11 1111b} tx_metadata_i[36:31]
tx_u_sectionId 12 Syöte SectionID kartoittaa U-tason dataosat vastaavaan dataan liittyvään C-tason sanomaan (ja Section Type).
Arvoalue: 0000 0000 0000b-11111111 1111b}
tx_metadata_i[30:19]
tx_u_rb 1 Syöte Resurssilohkon ilmaisin.
Ilmoita, käytetäänkö jokaista resurssilohkoa vai jokaista muuta resurssilohkoa.
Arvoalue: {0b=jokainen käytetty resurssilohko; 1b=jokainen muu käytetty resurssilohko}
tx_metadata_i[18]
tx_u_startPrb 10 Syöte Käyttäjätason dataosan aloitus-PRB.
Arvoalue: 00 0000 0000b-11 1111 1111b}
tx_metadata_i[17:8]
tx_u_numPrb 8 Syöte Määritä PRB:t, joissa käyttäjätason dataosa on kelvollinen. tx_metadata_i[7:0]
      Arvoalue: 0000 0001b-1111 1111b, 0000 0000b = kaikki PRB:t määritetyllä apukantoaaltovälillä (SCS) ja kantoaallon kaistanleveydellä }  
tx_u_udCompHdr 8 Syöte Määritä dataosion käyttäjätietojen pakkausmenetelmä ja IQ-bittileveys. Arvoalue: 0000 0000b-1111 1111b} Ei käytössä (tx_udcomphdr_i)

Taulukko 14. rx_metadata_valid_i/o

Signaalin nimi

Bittileveys Suunta Kuvaus

Metatietojen kartoitus

rx_sec_hdr_valid 1 Lähtö Kun rx_sec_hdr_valid on 1, U-tason leikkauksen tietokentät ovat voimassa.
Yleiset otsikon IE:t ovat kelvollisia, kun rx_sec_hdr_valid on vahvistettu, synkronisesti avst_sink_u_startofpacket- ja avst_sink_u_valid kanssa.
Toistuvat osion IE:t ovat voimassa, kun rx_sec_hdr_valid on vahvistettu, synkronisesti avst_sink_u_validin kanssa.
Kun annat uusia osion PRB-kenttiä tiedostoon avst_sink_u_data, anna uudet osion IE:t, joissa rx_sec_hdr_valid on vahvistettu.
rx_metadata_valid_o

Taulukko 15. rx_metadata_o 128-bittinen lähtö

Signaalin nimi Bittileveys Suunta Kuvaus

Metatietojen kartoitus

Varattu 32 Lähtö Varattu. rx_metadata_o[127:96]
rx_u_seq_id 16 Lähtö Paketin SeqID, joka on purettu eCPRI-kuljetusotsikosta. rx_metadata_o[95:80]
rx_u_pc_id 16 Lähtö PCID eCPRI-kuljetukselle ja RoEflowId RoE-kuljetukselle rx_metadata_o[79:64]
varattu 4 Lähtö Varattu. rx_metadata_o[63:60]
rx_u_dataDirection 1 Lähtö gNB-datan suunta. Arvoalue: {0b=Rx (eli lataus), 1b=Tx (eli lataus)} rx_metadata_o[59]
rx_u_filterIndex 4 Lähtö Määrittää indeksin kanavasuodattimelle käytettäväksi IQ-datan ja ilmarajapinnan välillä.
Arvoalue: 0000b-1111b}
rx_metadata_o[58:55]
rx_u_frameId 8 Lähtö 10 ms:n kehysten laskuri (rivijakso 2.56 sekuntia), erityisesti frameId= kehysnumero modulo 256. Arvoalue: {0000 0000b-1111 1111b} rx_metadata_o[54:47]
rx_u_subframeId 4 Lähtö Laskuri 1 ms alikehyksille 10 ms kehyksen sisällä. Arvoalue: 0000b-1111b} rx_metadata_o[46:43]
rx_u_slotID 6 Lähtö Paikan numero 1 ms:n alikehyksessä. Tämä parametri laskee kaikki yhden alikehyksen paikat. Arvoalue: 00 0000b-00 1111b=paikkatunnus, 01 0000b-111111b=Varattu} rx_metadata_o[42:37]
rx_u_symbolid 6 Lähtö Tunnistaa symbolinumeron paikan sisällä.
Arvoalue: 00 0000b-11 1111b}
rx_metadata_o[36:31]
rx_u_sectionId 12 Lähtö SectionID kartoittaa U-tason dataosat vastaavaan dataan liittyvään C-tason sanomaan (ja Section Type).
Arvoalue: 0000 0000 0000b-1111 1111 1111b}
rx_metadata_o[30:19]
rx_u_rb 1 Lähtö Resurssilohkon ilmaisin.
Osoittaa, käytetäänkö jokaista resurssilohkoa vai kaikkia muita resursseja.
Arvoalue: {0b=jokainen käytetty resurssilohko; 1b=jokainen muu käytetty resurssilohko}
rx_metadata_o[18]
rx_u_startPrb 10 Lähtö Käyttäjätason dataosan aloitus-PRB.
Arvoalue: 00 0000 0000b-11 1111 1111b}
rx_metadata_o[17:8]
rx_u_numPrb 8 Lähtö Määrittää PRB:t, joissa käyttäjätason dataosa on kelvollinen.
Arvoalue: 0000 0001b-1111 1111b, 0000 0000b = kaikki PRB:t määritetyllä SCS:llä ja kantoaallon kaistanleveydellä }
rx_metadata_o[7:0]
rx_u_udCompHdr 8 Lähtö Määrittää dataosion käyttäjätietojen pakkausmenetelmän ja IQ-bittileveyden.
Arvoalue: 0000 0000b-1111 1111b}
Ei käytössä (rx_udcomphdr_o)

CSR-liitäntäsignaalit
Taulukko 16. CSR-rajapinnan signaalit

Signaalin nimi Bitin leveys Suunta

Kuvaus

csr_osoite 16 Syöte Konfigurointirekisterin osoite.
csr_write 1 Syöte Konfigurointirekisterin kirjoitus sallittu.
csr_writedata 32 Syöte Konfigurointirekisterin kirjoitustiedot.
csr_readdata 32 Lähtö Konfigurointirekisterin lukutiedot.
csr_read 1 Syöte Konfigurointirekisterin luku sallitaan.
csr_readdatavalid 1 Lähtö Konfigurointirekisterin lukutiedot ovat voimassa.
csr_waitrequest 1 Lähtö Määritysrekisterin odotuspyyntö.

Fronthaul Compression IP-rekisterit

Ohjaa ja valvo fronthaul-pakkaustoimintoja ohjaus- ja tilarajapinnan kautta.
Taulukko 17. Rekisterikartta

CSR_ADDRESS (sanan siirtymä) Rekisteröi Nimi
0x0 pakkaustila
0x1 tx_error
0x2 rx_error

Taulukko 18. compression_mode -rekisteri

Bitin leveys Kuvaus Pääsy

HW Reset Value

31:9 Varattu RO 0x0
8:8 Toiminnallinen tila:
• 1'b0 on staattinen pakkaustila
• 1'b1 on dynaaminen pakkaustila
RW 0x0
7:0 Staattinen käyttäjätietojen pakkausotsikko:
• 7:4 on udIqWidth
- 4'b0000 on 16 bittiä
- 4'b1111 on 15 bittiä
-:
- 4'b0001 on 1 bitti
• 3:0 on udCompMeth
— 4'b0000 ei ole pakkausta
— 4'b0001 on lohkoliukuluku
— 4'b0011 on µ-laki
• Muut on varattu
RW 0x0

Taulukko 19. tx-virherekisteri

Bitin leveys Kuvaus Pääsy

HW Reset Value

31:2 Varattu RO 0x0
1:1 Virheellinen IqWidth. IP asettaa Iqwidth:n arvoon 0 (16-bittinen Iqwidth), jos se havaitsee virheellisen tai tuemattoman Iqwidth:n. RW1C 0x0
0:0 Virheellinen pakkausmenetelmä. IP pudottaa paketin. RW1C 0x0

Taulukko 20. rx-virherekisteri

Bitin leveys Kuvaus Pääsy

HW Reset Value

31:8 Varattu RO 0x0
1:1 Virheellinen IqWidth. IP pudottaa paketin. RW1C 0x0
0:0 Virheellinen pakkausmenetelmä. IP määrittää pakkausmenetelmäksi seuraavan oletusarvoisen tuetun pakkausmenetelmän:
• Vain lohkoliukupiste käytössä: oletuksena lohkoliukuluku.
• Vain μ-laki käytössä: oletuksena μ-laki.
• Käytössä sekä lohkoliukuluku että μ-laki: oletuksena lohkoliukuluku.
RW1C 0x0

Fronthaul Compression Intel FPGA IP -käyttöopas arkisto

Tämän asiakirjan uusimmat ja aiemmat versiot ovat kohdassa Fronthaul Compression Intel FPGA IP User Guide. Jos IP-osoitetta tai ohjelmistoversiota ei ole luettelossa, sovelletaan edellisen IP- tai ohjelmistoversion käyttöopasta.

Dokumentoi Fronthaul Compression Intel FPGA IP -käyttöoppaan versiohistoria

Asiakirjan versio

Intel Quartus Prime -versio IP-versio

Muutokset

2022.08.08 21.4 1.0.1 Korjattu metatietojen leveys 0–0 (Poista metatietoportit käytöstä).
2022.03.22 21.4 1.0.1 • Vaihdettujen signaalien kuvaukset:
— tx_avst_sink_data ja tx_avst_source_data
— rx_avst_sink_data ja rx_avst_source_data
• Lisätty Laitteen tukemat nopeusluokat taulukko
• Lisätty Suorituskyky ja resurssien käyttö
2021.12.07 21.3 1.0.0 Päivitetty tilauskoodi.
2021.11.23 21.3 1.0.0 Alkuperäinen julkaisu.

Intel Corporation. Kaikki oikeudet pidätetään. Intel, Intel-logo ja muut Intel-merkit ovat Intel Corporationin tai sen tytäryhtiöiden tavaramerkkejä. Intel takaa FPGA- ja puolijohdetuotteidensa suorituskyvyn nykyisten vaatimusten mukaisesti Intelin vakiotakuun mukaisesti, mutta pidättää oikeuden tehdä muutoksia tuotteisiin ja palveluihin milloin tahansa ilman erillistä ilmoitusta. Intel ei ota minkään tässä kuvatun tiedon, tuotteen tai palvelun soveltamisesta tai käytöstä johtuvaa vastuuta tai vastuuta, paitsi jos Intel on nimenomaisesti kirjallisesti hyväksynyt. Intelin asiakkaita kehotetaan hankkimaan uusin versio laitteen teknisistä tiedoista ennen kuin he luottavat julkaistuihin tietoihin ja ennen kuin he tilaavat tuotteita tai palveluita. *Muut nimet ja tuotemerkit voidaan väittää muiden omaisuudeksi.

intel logointel Fronthaul Compression FPGA IP -kuvake 2 Online-versio
intel Fronthaul Compression FPGA IP -kuvake 1 Lähetä palautetta
ID: 709301
UG-20346
Versio: 2022.08.08
ISO 9001: 2015 rekisteröity

Asiakirjat / Resurssit

intel Fronthaul Compression FPGA IP [pdfKäyttöopas
Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
intel Fronthaul Compression FPGA IP [pdfKäyttöopas
UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Viitteet

Jätä kommentti

Sähköpostiosoitettasi ei julkaista. Pakolliset kentät on merkitty *