פראָנטהאַול קאַמפּרעשאַן FPGA IP
באַניצער גייד

פראָנטהאַול קאַמפּרעשאַן FPGA IP

פראָנטהאַול קאַמפּרעשאַן Intel® FPGA IP באַניצער גייד
דערהייַנטיקט פֿאַר Intel® Quartus® Prime
פּלאַן סוויט: 21.4 IP
ווערסיע: 1.0.1

וועגן די פראָנטהאַול קאַמפּרעשאַן Intel® FPGA IP

די פראָנטהאַול קאַמפּרעשאַן IP באשטייט פון קאַמפּרעשאַן און דיקאַמפּרעשאַן פֿאַר ו-פּלאַן יק דאַטן. די קאַמפּרעשאַן מאָטאָר קאַמפּיוץ µ-געזעץ אָדער בלאָק פלאָוטינג-פונט קאַמפּרעשאַן באזירט אויף באַניצער דאַטן קאַמפּרעשאַן כעדער (udCompHdr). דער IP ניצט אַן Avalon סטרימינג צובינד פֿאַר IQ דאַטן, קאַנדוויט סיגנאַלז און פֿאַר מעטאַדאַטאַ און סיידבאַנד סיגנאַלז, און Avalon זכּרון-מאַפּט צובינד פֿאַר קאָנטראָל און סטאַטוס רעדזשיסטערז (CSRs).
די IP מאַפּס קאַמפּרעסט IQs און די באַניצער דאַטן קאַמפּרעשאַן פּאַראַמעטער (udCompParam) ווי פּער די אָפּטיילונג פּיילאָוד ראַם פֿאָרמאַט ספּעסיפיעד אין די O-RAN ספּעסיפיקאַטיאָן O-RAN פראָנטהאַול קאָנטראָל, באַניצער און סינגקראַנאַזיישאַן פלאַך ווערסיע 3.0 אפריל 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon סטרימינג זינקען און מקור צובינד דאַטן ברייט זענען 128-ביץ פֿאַר די אַפּלאַקיישאַן צובינד און 64 ביץ פֿאַר די אַריבערפירן צובינד צו שטיצן מאַקסימום קאַמפּרעסאָון פאַרהעלטעניש פון 2:1.
פֿאַרבונדענע אינפֿאָרמאַציע
אָ-ראַן webפּלאַץ
1.1. פראָנטהאַול קאַמפּרעשאַן Intel® FPGA IP פֿעיִקייטן

• - געזעץ און בלאָק פלאָוטינג-פונט קאַמפּרעשאַן און דיקאַמפּרעשאַן
• יק ברייט 8-ביסל צו 16-ביסל
• סטאַטיק און דינאַמיש קאַנפיגיעריישאַן פון U-פּלאַן יק פֿאָרמאַט און קאַמפּרעשאַן כעדער
• Multisections פּאַקאַט (אויב O-RAN קאָמפּליאַנט איז אויף)

1.2. פראָנטהאַול קאַמפּרעשאַן Intel® FPGA IP דיווייס משפּחה שטיצן
Intel אָפפערס די פאלגענדע מיטל שטיצן לעוועלס פֿאַר Intel FPGA IP:

• שטייַגן שטיצן - די IP איז בנימצא פֿאַר סימיאַליישאַן און זאַמלונג פֿאַר דעם מיטל משפּחה. FPGA פּראָגראַממינג file (.pof) שטיצן איז ניט בנימצא פֿאַר Quartus Prime Pro Stratix 10 אַדישאַן ביתא ווייכווארג און ווי אַזאַ IP טיימינג קלאָוזשער קענען ניט זיין געראַנטיד. טיימינג מאָדעלס אַרייַננעמען ערשט ינזשעניעריע עסטאַמאַץ פון דילייז באזירט אויף פרי פּאָסטן-אויסלייג אינפֿאָרמאַציע. די טיימינג מאָדעלס זענען אונטערטעניק צו טוישן ווייַל סיליציום טעסטינג ימפּרוווז די קאָראַליישאַן צווישן די פאַקטיש סיליציום און די טיימינג מאָדעלס. איר קענען נוצן דעם IP האַרץ פֿאַר סיסטעם אַרקאַטעקטשער און ריסאָרס יוטאַלאַזיישאַן שטודיום, סימיאַליישאַן, פּינאַוט, סיסטעם לייטאַנסי אַסעסמאַנץ, יקערדיק טיימינג אַסעסמאַנץ (רערנ - באַדזשיטינג) און I/O אַריבערפירן סטראַטעגיע (ברייט פון דאַטן דרך, פּלאַצן טיפקייַט, I/O סטאַנדאַרדס טריידאָפס). ).
• פּרילימאַנערי שטיצן - ינטעל וועראַפייז די IP האַרץ מיט פּרילימאַנערי טיימינג מאָדעלס פֿאַר דעם מיטל משפּחה. די IP האַרץ טרעפן אַלע פאַנגקשאַנאַל רעקווירעמענץ, אָבער קען נאָך זיין דורכגעקאָכט טיימינג אַנאַליסיס פֿאַר די מיטל משפּחה. איר קענען נוצן עס אין פּראָדוקציע דיזיינז מיט וואָרענען.
• לעצט שטיצן - ינטעל וועראַפייז די IP מיט לעצט טיימינג מאָדעלס פֿאַר דעם מיטל משפּחה. די IP טרעפן אַלע פאַנגקשאַנאַל און טיימינג רעקווירעמענץ פֿאַר די מיטל משפּחה. איר קענען נוצן עס אין פּראָדוקציע דיזיינז.

טיש 1. פראָנטהאַול קאַמפּרעשאַן יפּ דיווייס משפּחה סופּפּאָרט

מיטל משפּחה	שטיצן
Intel® Agilex™ (E-טייל)	פּרילימאַנערי
Intel Agilex (F-טייל)	שטייַגן
Intel Arria® 10	לעצט
Intel Stratix® 10 (בלויז H- און E-טייל דעוויסעס)	לעצט
אנדערע מיטל משפחות	קיין שטיצן

טיש 2. מיטל סופּפּאָרטעד ספּיד גראַדעס

מיטל משפּחה	FPGA שטאָף ספּיד גראַד
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. מעלדונג אינפֿאָרמאַציע פֿאַר די פראָנטהאַול קאַמפּרעשאַן Intel FPGA IP
Intel FPGA IP ווערסיעס גלייַכן די Intel Quartus® Prime Design Suite ווייכווארג ווערסיעס ביז וו19.1. סטאַרטינג אין Intel Quartus Prime Design Suite ווייכווארג ווערסיע 19.2, Intel FPGA IP האט אַ נייַע ווערסיע סכעמע.
די Intel FPGA IP ווערסיע (XYZ) נומער קענען טוישן מיט יעדער Intel Quartus Prime ווייכווארג ווערסיע. א ענדערונג אין:

• X ינדיקייץ אַ הויפּט רעוויזיע פון ​​די IP. אויב איר דערהייַנטיקן די Intel Quartus Prime ווייכווארג, איר מוזן רידזשענערייט די IP.
• י ינדיקייץ די IP ינקלודז נייַ פֿעיִקייטן. רידזשענערייט דיין IP צו אַרייַננעמען די נייַע פֿעיִקייטן.
• ז ינדיקייץ אַז די IP ינקלודז מינערווערטיק ענדערונגען. רידזשענערייט דיין IP צו אַרייַננעמען די ענדערונגען.

טיש 3. פראָנטהאַול קאַמפּרעשאַן יפּ ריליס אינפֿאָרמאַציע

נומער	באַשרייַבונג
ווערסיע	1.0.1
מעלדונג טאָג	פעברואר 2022
אָרדערינג קאָד	IP-FH-COMP

1.4. פראָנטהאַול קאַמפּרעשאַן פאָרשטעלונג און ריסאָרס באַניץ
די רעסורסן פון די IP טאַרגאַטינג אַן Intel Agilex מיטל, Intel Arria 10 מיטל און Intel Stratix 10 מיטל
טיש 4. פראָנטהאַול קאַמפּרעשאַן פאָרשטעלונג און ריסאָרס באַניץ
כל איינסן זענען פֿאַר קאַמפּרעשאַן און דיקאַמפּרעשאַן דאַטן ריכטונג IP

מיטל	IP	ALMs	לאָגיק רעדזשיסטערז		M20K
			ערשטיק	צווייטיק
Intel Agilex	בלאָק-פלאָוטינג פונט	14,969	25,689	6,093	0
	µ-געזעץ	22,704	39,078	7,896	0
	בלאָק-פלאָוטינג פונט און µ-געזעץ	23,739	41,447	8,722	0
	בלאָק-פלאָוטינג פונט, µ-געזעץ און עקסטענדעד יק ברייט	23,928	41,438	8,633	0
Intel Arria 10	בלאָק-פלאָוטינג פונט	12,403	16,156	5,228	0
	µ-געזעץ	18,606	23,617	5,886	0
	בלאָק-פלאָוטינג פונט און µ-געזעץ	19,538	24,650	6,140	0
	בלאָק-פלאָוטינג פונט, µ-געזעץ און עקסטענדעד יק ברייט	19,675	24,668	6,141	0
Intel Stratix 10	בלאָק-פלאָוטינג פונט	16,852	30,548	7,265	0
	µ-געזעץ	24,528	44,325	8,080	0
	בלאָק-פלאָוטינג פונט און µ-געזעץ	25,690	47,357	8,858	0
	בלאָק-פלאָוטינג פונט, µ-געזעץ און עקסטענדעד יק ברייט	25,897	47,289	8,559	0

באַקומען סטאַרטעד מיט די פראָנטהאַול קאַמפּרעשאַן Intel FPGA IP

באשרייבט ינסטאָלינג, פּאַראַמעטערייזינג, סימיאַלייטינג און יניטיאַליזינג די פראָנטהאַול קאַמפּרעשאַן IP.
2.1. באַקומען, ינסטאָלינג און לייסאַנסינג די פראָנטהאַול קאַמפּרעשאַן IP
די פראָנטהאַול קאַמפּרעשאַן IP איז אַן עקסטענדעד Intel FPGA IP וואָס איז נישט אַרייַנגערעכנט אין די Intel Quartus Prime מעלדונג.

1. שאַפֿן אַ מייַן ינטעל חשבון אויב איר טאָן ניט האָבן איין.
2. קלאָץ אין צו אַקסעס די Self-Service Licensing Center (SSLC).
3. קויפן די פראָנטהאַול קאַמפּרעשאַן IP.
4. אויף די SSLC בלאַט, גיט לויפן פֿאַר די IP. די SSLC גיט אַן ייַנמאָנטירונג דיאַלאָג קעסטל צו פירן דיין ינסטאַלירונג פון די IP.
5. ינסטאַלירן אין דער זעלביקער אָרט ווי Intel Quartus Prime טעקע.

טיש 5. פראָנטהאַול קאַמפּרעשאַן ינסטאַללאַטיאָן לאָוקיישאַנז

אָרט	ווייכווארג	פּלאַטפאָרמע
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro אַדישאַן	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro אַדישאַן	Linux *

פיגורע 1. פראָנטהאַול קאַמפּרעשאַן יפּ ינסטאַללאַטיאָן Directory סטרוקטור ינטעל קוואַרטוס פּריים ינסטאַלירונג וועגווייַזער

די פראָנטהאַול קאַמפּרעשאַן Intel FPGA IP איז איצט אין די IP קאַטאַלאָג.
פֿאַרבונדענע אינפֿאָרמאַציע

• Intel FPGA webפּלאַץ
  
• זיך-סערוויס ליסענסינג צענטער (SSLC)

2.2. פּאַראַמעטערייזינג די פראָנטהאַול קאַמפּרעשאַן IP
קאַנפיגיער דיין מנהג IP ווערייישאַן געשווינד אין די IP פּאַראַמעטער עדיטאָר.

1. שאַפֿן אַן Intel Quartus Prime Pro אַדישאַן פּרויעקט אין וואָס צו ויסשטימען דיין IP האַרץ.
   א. אין די Intel Quartus Prime Pro אַדישאַן, גיט File New Project Wizard צו שאַפֿן אַ נייַע Intel Quartus Prime פּרויעקט, אָדער File עפֿן פּראָיעקט צו עפֿענען אַן יגזיסטינג Quartus Prime פּרויעקט. דער מאַזעק פּראַמפּס איר צו ספּעציפיצירן אַ מיטל.
   ב. ספּעציפיצירן די מיטל משפּחה וואָס טרעפן די גיכקייַט גראַד רעקווירעמענץ פֿאַר די IP.
   ג. דריקט ענדיקן.
2. אין די IP קאַטאַלאָג, סעלעקטירן Fronthaul Compression Intel FPGA IP. די New IP Variation פֿענצטער איז ארויס.
3. ספּעציפיצירן אַ שפּיץ-מדרגה נאָמען פֿאַר דיין נייַע מנהג IP ווערייישאַן. דער פּאַראַמעטער רעדאַקטאָר סאַוועס די IP ווערייישאַן סעטטינגס אין אַ file געהייסן .יפּ.
4. דריקט OK. דער פּאַראַמעטער רעדאַקטאָר איז ארויס.
   פיגורע 2. פראָנטהאַול קאַמפּרעשאַן יפּ פּאַראַמעטער עדיטאָר
5. ספּעציפיצירן די פּאַראַמעטערס פֿאַר דיין IP ווערייישאַן. אָפּשיקן צו פּאַראַמעטערס פֿאַר אינפֿאָרמאַציע וועגן ספּעציפיש IP פּאַראַמעטערס.
6. דריקט דעם פּלאַן עקסample קוויטל און ספּעציפיצירן די פּאַראַמעטערס פֿאַר דיין פּלאַן עקסample.
   פיגורע 3. פּלאַן עקסampדי פּאַראַמעטער עדיטאָר
7. דריקט Generate HDL. די דור דיאַלאָג קעסטל איז ארויס.
8. ספּעציפיצירן רעזולטאַט file דור אָפּציעס, און דעמאָלט גיט דזשענערייט. די IP ווערייישאַן fileס דזשענערייט לויט דיין ספּעסאַפאַקיישאַנז.
9. דריקט ענדיקן. דער פּאַראַמעטער רעדאַקטאָר מוסיף די שפּיץ-מדרגה .יפּ file צו דעם קראַנט פּרויעקט אויטאָמאַטיש. אויב איר זענט פּראַמפּטיד צו מאַניואַלי לייגן די .יפּ file צו די פּרויעקט, גיט Project Add/Remove Files אין פּראָיעקט צו לייגן די file.
10. נאָך דזשענערייטינג און ינסטאַנטיייטינג דיין IP ווערייישאַן, מאַכן צונעמען שטיפט אַסיינמאַנץ צו פאַרבינדן פּאָרץ און שטעלן קיין צונעמען RTL פּאַראַמעטערס פּער בייַשפּיל.

2.2.1. פראָנטהאַול קאַמפּרעשאַן IP פּאַראַמעטערס
טיש 6. פראָנטהאַול קאַמפּרעשאַן יפּ פּאַראַמעטערס

נאָמען	גילטיק וואַלועס	באַשרייַבונג
דאַטע ריכטונג	טקס און רקס, בלויז טקס, בלויז רקס	אויסקלייַבן טקס פֿאַר קאַמפּרעשאַן; RX פֿאַר דיקאַמפּרעשאַן.
קאַמפּרעשאַן אופֿן	BFP, מו-געזעץ אָדער BFP און מו-געזעץ	אויסקלייַבן בלאָק פלאָוטינג פונט, µ-געזעץ אָדער ביידע.

מעטאַדאַטאַ ברייט	0 (דיסאַבלע מעטאַדאַטאַ פּאָרץ), 32, 64, 96, 128 (ביסל)	ספּעציפיצירן די ביסל ברייט פון די מעטאַדאַטאַ ויטאָבוס (ונקאָמפּרעססעד דאַטן).
געבן עקסטענדעד IQ ברייט	אויף אָדער אַוועק	קער אויף פֿאַר שטיצט IqWidth פון 8-ביסל צו 16-ביסל. קער אַוועק פֿאַר שטיצט IqWidth פון 9, 12, 14 און 16-ביט.
אָ-ראַן געהאָרכיק	אויף אָדער אַוועק	קער אויף צו נאָכפאָלגן ORAN IP מאַפּינג פֿאַר מעטאַדאַטאַ פּאָרט און באַשטעטיקן די גילטיק מעטאַדאַטאַ סיגנאַל פֿאַר יעדער אָפּטיילונג כעדער. די IP שטיצט בלויז 128-ביסל ברייט מעטאַדאַטאַ. די IP שטיצט איין אָפּטיילונג און קייפל סעקשאַנז פּער פּאַקאַט. מעטאַדאַטאַ איז גילטיק אין יעדער אָפּטיילונג מיט מעטאַדאַטאַ גילטיק באַשטעטיקן. קער אַוועק אַזוי די IP ניצט מעטאַדאַטאַ ווי דורכפאָר קאַנדוויט סיגנאַלז אָן מאַפּינג פאָדערונג (למשל: ו-פּלאַן numPrb איז אנגענומען 0). די IP שטיצט מעטאַדאַטאַ ברייטס פון 0 (דיסאַבלע מעטאַדאַטאַ פּאָרץ), 32, 64, 96, 128 ביץ. די IP שטיצט איין אָפּטיילונג פּער פּאַקאַט. מעטאַדאַטאַ איז גילטיק בלויז אַמאָל ביי די מעטאַדאַטאַ גילטיק באַשטעטיקן פֿאַר יעדער פּאַקאַט.

2.3. דזשענערייטאַד IP File סטרוקטור
די Intel Quartus Prime Pro Edition ווייכווארג דזשענערייץ די פאלגענדע IP האַרץ רעזולטאַט file סטרוקטור.
טיש 7. דזשענערייטאַד יפּ Files

File נאָמען	באַשרייַבונג
<דיין_יפּ>.יפּ	די פּלאַטפאָרמע דיזיינער סיסטעם אָדער שפּיץ-מדרגה IP ווערייישאַן file.דיין_יפּ> איז דער נאָמען וואָס איר געבן דיין IP ווערייישאַן.
<דיין_יפּ>.קמפּ	די VHDL קאָמפּאָנענט דעקלאַראַציע (.קמפּ) file איז אַ טעקסט file וואָס כּולל היגע דזשאַנעריק און פּאָרט זוך וואָס איר קענען נוצן אין VHDL פּלאַן files.
<דיין_יפּ>.html	א באריכט וואס אנטהאלט פארבינדונג אינפארמאציע, א זיקאָרן מאפע ווייזן די אדרעס פון יעדן שקלאַף מיט רעספּעקט צו יעדן בעל צו וועלכע ער איז פארבונדן, און פּאַראַמעטער אַסיינמאַנץ.
<דיין_יפּ>_generation.rpt	IP אָדער פּלאַטפאָרם דיזיינער דור קלאָץ file. א קיצער פון די אַרטיקלען בעשאַס IP דור.
<דיין_יפּ>.qgsimc	רשימות סימיאַליישאַן פּאַראַמעטערס צו שטיצן ינקראַמענטאַל רידזשענעריישאַן.
<דיין_יפּ>.qgsynthc	רשימות סינטעז פּאַראַמעטערס צו שטיצן ינקראַמענטאַל רידזשענעריישאַן.
<דיין_יפּ>.קיפּ	כּולל אַלע די פארלאנגט אינפֿאָרמאַציע וועגן די IP קאָמפּאָנענט צו ויסשטימען און צונויפנעמען די IP קאָמפּאָנענט אין די Intel Quartus Prime ווייכווארג.
<דיין_יפּ>.sopcinfo	באשרייבט די קאַנעקשאַנז און פּאַראַמעטערס פון IP קאָמפּאָנענט אין דיין פּלאַטפאָרמע דיזיינער סיסטעם. איר קענט פּאַרסירן די אינהאַלט צו באַקומען רעקווירעמענץ ווען איר אַנטוויקלען ווייכווארג דריווערס פֿאַר IP קאַמפּאָונאַנץ. דאַונסטרים מכשירים אַזאַ ווי די Nios® II געצייַג קייט נוצן דעם file. די .sopcinfo file און די סיסטעם.ה file דזשענערייטאַד פֿאַר די Nios II געצייַג קייט אַרייַננעמען אַדרעס מאַפּע אינפֿאָרמאַציע פֿאַר יעדער שקלאַף קאָרעוו צו יעדער בעל וואָס אַקסעס די שקלאַף. פאַרשידענע הארן קען האָבן אַ אַנדערש אַדרעס מאַפּע צו אַקסעס אַ באַזונדער שקלאַף קאָמפּאָנענט.
<דיין_יפּ>.קסוו	כּולל אינפֿאָרמאַציע וועגן די אַפּגרייד סטאַטוס פון די IP קאָמפּאָנענט.
<דיין_יפּ>.bsf	א בלאָק סימבאָל File (.bsf) פאַרטרעטונג פון די IP ווערייישאַן פֿאַר נוצן אין Intel Quartus Prime Block Diagram Files (.בדף).
<דיין_יפּ>.spd	פארלאנגט אַרייַנשרייַב file פֿאַר ip-make-simscript צו דזשענערייט סימיאַליישאַן סקריפּס פֿאַר געשטיצט סימיאַלייטערז. די .ספּד file כּולל אַ רשימה פון fileס דזשענערייטאַד פֿאַר סימיאַליישאַן, צוזאמען מיט אינפֿאָרמאַציע וועגן מעמעריז אַז איר קענען ינישאַלייז.

<דיין_יפּ>.ppf	שפּיל די שפּילקע פּלאַננער File (.פּפּף) סטאָרז די פּאָרט און נאָדע אַסיינמאַנץ פֿאַר IP קאַמפּאָונאַנץ באשאפן פֿאַר נוצן מיט די שפּילקע פּלאַננער.
<דיין_יפּ>_bb.v	איר קענט נוצן די Verilog שוואַרץ קעסטל (_bb.v) file ווי אַ ליידיק מאָדולע דעקלאַראַציע פֿאַר נוצן ווי אַ שוואַרץ קעסטל.
<דיין_יפּ>_inst.v אָדער _inst.vhd	HDL עקסampדי ינסטאַנטיישאַן מוסטער. איר קענען נאָכמאַכן און פּאַפּ די אינהאַלט פון דעם file אין דיין HDL file צו ינסטאַלירן די IP ווערייישאַן.
<דיין_יפּ>.v אָדערדיין_יפּ>.vhd	HDL fileס אַז ינסטאַנטייט יעדער סובמאָדול אָדער קינד IP האַרץ פֿאַר סינטעז אָדער סימיאַליישאַן.
מאַדרעך/	כּולל אַ ModelSim* שריפט msim_setup.tcl צו שטעלן אַרויף און לויפן אַ סימיאַליישאַן.
synopsys/vcs/ synopsys/vcsmx/	כּולל אַ שאָל שריפט vcs_setup.sh צו שטעלן אַרויף און לויפן אַ VCS * סימיאַליישאַן. כּולל אַ שאָל שריפט vcsmx_setup.sh און synopsys_ sim.setup file צו שטעלן אַרויף און לויפן אַ VCS MX * סימיאַליישאַן.
קאַדענסע/	כּולל אַ שאָל שריפט ncsim_setup.sh און אנדערע סעטאַפּ fileס צו שטעלן אַרויף און לויפן אַ NCSIM * סימיאַליישאַן.
אלדעק/	כּולל אַ שאָל שריפט rivierapro_setup.sh צו סעטאַפּ און לויפן אַן Aldec * סימיאַליישאַן.
קסעליום/	כּולל אַ שאָל שריפט xcelium_setup.sh און אנדערע סעטאַפּ fileס צו שטעלן אַרויף און לויפן אַ Xcelium * סימיאַליישאַן.
סובמאָדולעס/	כּולל HDL files פֿאַר די IP האַרץ סובמאָדולעס.
<קינד IP קאָרעס>/	פֿאַר יעדער דזשענערייטאַד קינד IP האַרץ וועגווייַזער, פּלאַטפאָרמע דיזיינער דזשענערייץ סינטה / און סים / סאַב-דירעקטאָריעס.

פראָנטהאַול קאַמפּרעשאַן IP פאַנגקשאַנאַל באַשרייַבונג

פיגורע 4. די פראָנטהאַול קאַמפּרעשאַן IP קאַמפּרייזיז קאַמפּרעשאַן און דיקאַמפּרעשאַן. פראָנטהאַול קאַמפּרעשאַן יפּ בלאַק דיאַגראַמע

קאַמפּרעשאַן און דיקאַמפּרעשאַן
א פּרעפּראָסעססינג בלאָק-באזירט ביסל שיפט בלאָק דזשענערייץ די אָפּטימום ביסל שיפץ פֿאַר אַ מיטל בלאָק פון 12 מיטל עלעמענטן (RES). דער בלאָק ראַדוסאַז די קוואַנטיזאַטיאָן ראַש, ספּעציעל פֿאַר נידעריק-ampליטוד זamples. דערפאר, עס ראַדוסאַז די טעות וועקטאָר מאַגנאַטוד (EVM) אַז קאַמפּרעשאַן ינטראַדוסיז. די קאַמפּרעשאַן אַלגערידאַם איז כּמעט פרייַ פון די מאַכט ווערט. אַסומינג די קאָמפּלעקס אַרייַנשרייַב samples איז x = x1 + jxQ, די מאַקסימום אַבסאָלוט ווערט פון די פאַקטיש און ויסגעטראַכט קאַמפּאָונאַנץ פֿאַר די מיטל בלאָק איז:
מיט די מאַקסימום אַבסאָלוט ווערט פֿאַר די מיטל בלאָק, די פאלגענדע יקווייזשאַן דיטערמאַנז די לינקס יבעררוק ווערט אַסיינד צו דעם מיטל בלאָק:ווו bitWidth איז די אַרייַנשרייַב ביסל ברייט.
די IP שטיצט קאַמפּרעשאַן ריישיאָוז פון 8, 9, 10, 11, 12, 13, 14, 15, 16.
מו-געזעץ קאַמפּרעשאַן און דיקאַמפּרעשאַן
דער אַלגערידאַם ניצט Mu-law קאָמפּאַנדינג טעכניק, וואָס רעדע קאַמפּרעשאַן וויידלי ניצט. דעם טעכניק פּאַסיז די אַרייַנשרייַב ונקאָמפּרעססעד סיגנאַל, רענטגענ, דורך אַ קאַמפּרעסער מיט פֿונקציע, פ (רענטגענ), איידער ראַונדינג און ביסל-טרונקאַטיאָן. די טעכניק סענדז קאַמפּרעסט דאַטן, י, איבער די צובינד. די באקומען דאַטן פאָרן דורך אַ יקספּאַנדינג פֿונקציע (וואָס איז די פאַרקערט פון די קאַמפּרעסער, F-1(י). די טעכניק רעפּראָדוצירן די ונקאָמפּרעססעד דאַטן מיט מינימאַל קוואַנטיזאַטיאָן טעות.
יקווייזשאַן 1. קאַמפּרעסער און דעקאַמפּרעסער פאַנגקשאַנז
די Mu-law IQ קאַמפּרעשאַן אַלגערידאַם גייט די O-RAN באַשרייַבונג.
פֿאַרבונדענע אינפֿאָרמאַציע
אָ-ראַן webפּלאַץ
3.1. פראָנטהאַול קאַמפּרעשאַן IP סיגנאַלז
פאַרבינדן און קאָנטראָלירן די IP.
זייגער און באַשטעטיק צובינד סיגנאַלז =
טיש 8. זייגער און באַשטעטיק צובינד סיגנאַלז

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג
tx_clk	1	אַרייַנשרייַב	טראַנסמיטער זייגער. זייגער אָפטקייַט איז 390.625 מהז פֿאַר 25 גבפּס און 156.25 מהז פֿאַר 10 גבפּס. כל טראַנסמיטער צובינד סיגנאַלז זענען סינטשראָנאָוס צו דעם זייגער.
rx_clk	1	אַרייַנשרייַב	ופנעמער זייגער. זייגער אָפטקייַט איז 390.625 מהז פֿאַר 25 גבפּס און 156.25 מהז פֿאַר 10 גבפּס. אַלע סיגנאַלז פון די ופנעמער צובינד זענען סינטשראָנאָוס צו דעם זייגער.
csr_clk	1	אַרייַנשרייַב	זייגער פֿאַר קסר צובינד. זייגער אָפטקייַט איז 100 מהז.

tx_rst_n	1	אַרייַנשרייַב	אַקטיוו נידעריק באַשטעטיק פֿאַר טראַנסמיטער צובינד סינטשראָנאָוס צו טקס_קלק.
rx_rst_n	1	אַרייַנשרייַב	אַקטיוו נידעריק באַשטעטיק פֿאַר ופנעמער צובינד סינטשראָנאָוס צו רקס_קלק.
csr_rst_n	1	אַרייַנשרייַב	אַקטיוו נידעריק באַשטעטיק פֿאַר CSR צובינד סינטשראָנאָוס צו csr_clk.

טראַנסמיט טראַנספּאָרט צובינד סיגנאַלז
טיש 9. טראַנסמיט טראַנספּאָרט צובינד סיגנאַלז
אַלע סיגנאַל טייפּס זענען אַנסיינד ינטאַדזשער.

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג
tx_avst_source_valid	1	רעזולטאַט	ווען אַססיסטעד, ינדיקייץ גילטיק דאַטן זענען בנימצא אויף avst_source_data.
tx_avst_source_data	64	רעזולטאַט	PRB פעלדער אַרייַנגערעכנט udCompParam, iSample און qSample. ווייַטער אָפּטיילונג פּרב פעלדער זענען קאַנקאַטאַנייטיד צו פרייַערדיק אָפּטיילונג פּרב פעלד.
tx_avst_source_startofpacket	1	רעזולטאַט	ינדיקייץ ערשטער בייט פון אַ ראַם.
tx_avst_source_endofpacket	1	רעזולטאַט	ינדיקייץ לעצטע בייט פון אַ ראַם.
tx_avst_source_ready	1	אַרייַנשרייַב	ווען אַססיסטעד, ינדיקייץ די אַריבערפירן שיכטע איז גרייט צו אָננעמען דאַטן. readyLatency = 0 פֿאַר דעם צובינד.
tx_avst_source_empty	3	רעזולטאַט	ספּעציפיצירט די נומער פון ליידיק ביטעס אויף avst_source_data ווען avst_source_endofpacket איז באַשטימט.
tx_udcomphdr_o	8	רעזולטאַט	באַניצער דאַטן קאַמפּרעשאַן כעדער פעלד. סינטשראָנאָוס מיט tx_avst_source_valid. דיפיינז די קאַמפּרעשאַן אופֿן און יק ביסל ברייט פֿאַר די באַניצער דאַטן אין אַ דאַטן אָפּטיילונג. • [7:4] : ודקווידטה • 16 פֿאַר udIqWidth=0, אַנדערש איז יקוואַלז udIqWidth, למשל: - 0000b מיטל איך און ק זענען יעדער 16 ביץ ברייט; - 0001b מיטל איך און ק זענען יעדער 1 ביסל ברייט; - 1111b מיטל איך און Q זענען יעדער 15 ביטן ברייט • [3:0] : udCompMeth - 0000ב - קיין קאַמפּרעשאַן - 0001ב - בלאָק-פלאָוטינג פונט — 0011ב – µ-געזעץ - אנדערע - רעזערווירט פֿאַר צוקונפֿט מעטהאָדס.
tx_metadata_o	METADATA_WIDTH	רעזולטאַט	קאַנדויט סיגנאַלז פאָרן און זענען נישט קאַמפּרעסט. סינטשראָנאָוס מיט tx_avst_source_valid. קאָנפיגוראַבלע ביטווידט METADATA_WIDTH. ווען איר קער אויף אָ-ראַן געהאָרכיק, אָפּשיקן צו טיש 13 אויף בלאַט 17.ווען איר קער אַוועק אָ-ראַן געהאָרכיק, דער סיגנאַל איז בלויז גילטיק ווען tx_avst_source_startofpacket איז 1. tx_metadata_o האט נישט אַ גילטיק סיגנאַל און ניצט tx_avst_source_valid צו אָנווייַזן אַ גילטיק ציקל. ניט בנימצא ווען איר אויסקלייַבן 0 דיסייבאַל מעטאַדאַטאַ פּאָרץ פֿאַר מעטאַדאַטאַ ברייט.

באַקומען טראַנספּאָרט צובינד סיגנאַלז
טיש 10. באַקומען טראַנספּאָרט צובינד סיגנאַלז
קיין באַקפּרעססורע אין דעם צובינד. Avalon סטרימינג ליידיק סיגנאַל איז ניט נייטיק אין דעם צובינד ווייַל עס איז שטענדיק נול.

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג
rx_avst_sink_valid	1	אַרייַנשרייַב	ווען אַססיסטעד, ינדיקייץ גילטיק דאַטן זענען בנימצא אויף avst_sink_data. קיין avst_sink_ready סיגנאַל אין דעם צובינד.
rx_avst_sink_data	64	אַרייַנשרייַב	PRB פעלדער אַרייַנגערעכנט udCompParam, iSample און qSample. ווייַטער אָפּטיילונג פּרב פעלדער זענען קאַנקאַטאַנייטיד צו פרייַערדיק אָפּטיילונג פּרב פעלד.
rx_avst_sink_startofpacket	1	אַרייַנשרייַב	ינדיקייץ ערשטער בייט פון אַ ראַם.
rx_avst_sink_endofpacket	1	אַרייַנשרייַב	ינדיקייץ לעצטע בייט פון אַ ראַם.
rx_avst_sink_error	1	אַרייַנשרייַב	ווען אַססיסטעד אין דער זעלביקער ציקל ווי avst_sink_endofpacket, ינדיקייץ די קראַנט פּאַקאַט איז אַ טעות פּאַקאַט
rx_udcomphdr_i	8	אַרייַנשרייַב	באַניצער דאַטן קאַמפּרעשאַן כעדער פעלד. סינטשראָנאָוס מיט rx_metadata_valid_i. דיפיינז די קאַמפּרעשאַן אופֿן און IQ ביסל ברייט פֿאַר די באַניצער דאַטן אין אַ דאַטן אָפּטיילונג. • [7:4] : ודקווידטה • 16 פֿאַר udIqWidth=0, אַנדערש איז יקוואַלז ודיקווידטה. למשל - 0000b מיטל איך און ק זענען יעדער 16 ביץ ברייט; - 0001b מיטל איך און ק זענען יעדער 1 ביסל ברייט; - 1111b מיטל איך און Q זענען יעדער 15 ביטן ברייט • [3:0] : udCompMeth - 0000ב - קיין קאַמפּרעשאַן - 0001ב - פאַרשפּאַרן פלאָוטינג פונט — 0011ב – µ-געזעץ - אנדערע - רעזערווירט פֿאַר צוקונפֿט מעטהאָדס.
rx_metadata_i	METADATA_WIDTH	אַרייַנשרייַב	ונקאָמפּרעססעד קאַנדוויט סיגנאַלז דורכפאָר. rx_metadata_i סיגנאַלז זענען גילטיק ווען rx_metadata_valid_i איז באַשטימט, סינטשראָנאָוס מיט rx_avst_sink_valid. קאָנפיגוראַבלע ביטווידט METADATA_WIDTH. ווען איר קער אויף אָ-ראַן געהאָרכיק, אָפּשיקן צו טיש 15 אויף בלאַט 18. ווען איר קער אַוועק אָ-ראַן געהאָרכיק, דעם rx_metadata_i סיגנאַל איז בלויז גילטיק ווען ביידע rx_metadata_valid_i און rx_avst_sink_startofpacket איז גלייַך צו 1. ניט בנימצא ווען איר אויסקלייַבן 0 דיסייבאַל מעטאַדאַטאַ פּאָרץ פֿאַר מעטאַדאַטאַ ברייט.
rx_metadata_valid_i	1	אַרייַנשרייַב	ינדיקייץ אַז די כעדערז (rx_udcomphdr_i און rx_metadata_i) זענען גילטיק. סינטשראָנאָוס מיט rx_avst_sink_valid. קאַמפּאַלסערי סיגנאַל. פֿאַר אָ-ראַן צוריק קאַמפּאַטאַבילאַטי, באַשטעטיקן rx_metadata_valid_i אויב די IP האט גילטיק פּראָסט כעדער IE און ריפּיטיד אָפּטיילונג IE. אויף פּראַוויידינג נייַ אָפּטיילונג גשמיות ריסאָרס בלאָק (PRB) פעלדער אין rx_avst_sink_data, צושטעלן נייַ אָפּטיילונג IEs אין rx_metadata_i אַרייַנשרייַב צוזאַמען מיט rx_metadata_valid_i.

יבערשיקן אַפּפּליקאַטיאָן צובינד סיגנאַלז
טיש 11. טראַנסמיט אַפּפּליקאַטיאָן צובינד סיגנאַלז

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג
tx_avst_sink_valid	1	אַרייַנשרייַב	ווען אַססיסטעד, ינדיקייץ גילטיק פּרב פעלדער זענען בנימצא אין דעם צובינד. ווען אַפּערייטינג אין סטרימינג מאָדע, פאַרזיכערן קיין גילטיק סיגנאַל דיאַסערשאַן צווישן אָנהייב פון פּאַקאַט און סוף פון פּאַקאַט די בלויז ויסנעם איז ווען די גרייט סיגנאַל דיאַסערטיד.
tx_avst_sink_data	128	אַרייַנשרייַב	דאַטן פון אַפּלאַקיישאַן שיכטע אין נעץ בייט סדר.
tx_avst_sink_startofpacket	1	אַרייַנשרייַב	אָנווייַזן דער ערשטער פּרב בייט פון אַ פּאַקאַט
tx_avst_sink_endofpacket	1	אַרייַנשרייַב	אָנווייַזן די לעצטע פּרב בייט פון אַ פּאַקאַט
tx_avst_sink_ready	1	רעזולטאַט	ווען אַססיסטעד, ינדיקייץ די O-RAN IP איז גרייט צו אָננעמען דאַטן פֿון די אַפּלאַקיישאַן צובינד. readyLatency = 0 פֿאַר דעם צובינד
tx_udcomphdr_i	8	אַרייַנשרייַב	באַניצער דאַטן קאַמפּרעשאַן כעדער פעלד. סינטשראָנאָוס מיט tx_avst_sink_valid. דיפיינז די קאַמפּרעשאַן אופֿן און IQ ביסל ברייט פֿאַר די באַניצער דאַטן אין אַ דאַטן אָפּטיילונג. • [7:4] : ודקווידטה • 16 פֿאַר udIqWidth=0, אַנדערש איז יקוואַלז ודיקווידטה. למשל - 0000b מיטל איך און ק זענען יעדער 16 ביץ ברייט; - 0001b מיטל איך און ק זענען יעדער 1 ביסל ברייט; - 1111b מיטל איך און Q זענען יעדער 15 ביטן ברייט • [3:0] : udCompMeth - 0000ב - קיין קאַמפּרעשאַן - 0001ב - בלאָק-פלאָוטינג פונט — 0011ב – µ-געזעץ - אנדערע - רעזערווירט פֿאַר צוקונפֿט מעטהאָדס.
tx_metadata_i	METADATA_WIDTH	אַרייַנשרייַב	קאַנדויט סיגנאַלז פאָרן און זענען נישט קאַמפּרעסט. סינטשראָנאָוס מיט tx_avst_sink_valid. קאָנפיגוראַבלע ביטווידט METADATA_WIDTH. ווען איר קער אויף אָ-ראַן געהאָרכיק, אָפּשיקן צו טיש 13 אויף בלאַט 17. ווען איר קער אַוועק אָ-ראַן געהאָרכיק, דער סיגנאַל איז גילטיק בלויז ווען tx_avst_sink_startofpacket איז גלייַך צו 1. tx_metadata_i האט נישט אַ גילטיק סיגנאַל און ניצט tx_avst_sink_valid צו אָנווייַזן גילטיק ציקל. ניט בנימצא ווען איר אויסקלייַבן 0 דיסייבאַל מעטאַדאַטאַ פּאָרץ פֿאַר מעטאַדאַטאַ ברייט.

באַקומען אַפּפּליקאַטיאָן צובינד סיגנאַלז
טיש 12. באַקומען אַפּפּליקאַטיאָן צובינד סיגנאַלז

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג
rx_avst_source_valid	1	רעזולטאַט	ווען אַססיסטעד, ינדיקייץ גילטיק פּרב פעלדער זענען בנימצא אין דעם צובינד. קיין avst_source_ready סיגנאַל אין דעם צובינד.
rx_avst_source_data	128	רעזולטאַט	דאַטע צו אַפּלאַקיישאַן שיכטע אין נעץ בייט סדר.
rx_avst_source_startofpacket	1	רעזולטאַט	ינדיקייץ דער ערשטער פּרב בייט פון אַ פּאַקאַט
rx_avst_source_endofpacket	1	רעזולטאַט	ינדיקייץ די לעצטע פּרב בייט פון אַ פּאַקאַט
rx_avst_source_error	1	רעזולטאַט	ינדיקייץ די פּאַקיץ כּולל טעות
rx_udcomphdr_o	8	רעזולטאַט	באַניצער דאַטן קאַמפּרעשאַן כעדער פעלד. סינטשראָנאָוס מיט rx_avst_source_valid. דיפיינז די קאַמפּרעשאַן אופֿן און IQ ביסל ברייט פֿאַר די באַניצער דאַטן אין אַ דאַטן אָפּטיילונג. • [7:4] : ודקווידטה • 16 פֿאַר udIqWidth=0, אַנדערש איז יקוואַלז ודיקווידטה. למשל - 0000b מיטל איך און ק זענען יעדער 16 ביץ ברייט; - 0001b מיטל איך און ק זענען יעדער 1 ביסל ברייט; - 1111b מיטל איך און Q זענען יעדער 15 ביטן ברייט • [3:0] : udCompMeth - 0000ב - קיין קאַמפּרעשאַן - 0001b - בלאָק פלאָוטינג פונט (BFP) — 0011ב – µ-געזעץ - אנדערע - רעזערווירט פֿאַר צוקונפֿט מעטהאָדס.
rx_metadata_o	METADATA_WIDTH	רעזולטאַט	ונקאָמפּרעססעד קאַנדוויט סיגנאַלז דורכפאָר. rx_metadata_o סיגנאַלז זענען גילטיק ווען rx_metadata_valid_o איז באשטעטיקט, סינטשראָנאָוס מיט rx_avst_source_valid. קאָנפיגוראַבלע ביטווידט METADATA_WIDTH. ווען איר קער אויף אָ-ראַן געהאָרכיק, אָפּשיקן צו טיש 14 אויף בלאַט 18. ווען איר קער אַוועק אָ-ראַן געהאָרכיק, rx_metadata_o איז בלויז גילטיק ווען rx_metadata_valid_o איז גלייַך צו 1. ניט בנימצא ווען איר אויסקלייַבן 0 דיסייבאַל מעטאַדאַטאַ פּאָרץ פֿאַר מעטאַדאַטאַ ברייט.
rx_metadata_valid_o	1	רעזולטאַט	ינדיקייץ אַז די כעדערז (rx_udcomphdr_o און rx_metadata_o) זענען גילטיק. rx_metadata_valid_o איז באַשטימט ווען rx_metadata_o איז גילטיק, סינטשראָנאָוס מיט rx_avst_source_valid.

מעטאַדאַטאַ מאַפּינג פֿאַר O-RAN צוריק קאַמפּאַטאַבילאַטי
טיש 13. טקס_מעטאַדאַטאַ_י 128-ביסל אַרייַנשרייַב

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג	מעטאַדאַטאַ מאַפּינג
רעזערווירט	16	אַרייַנשרייַב	רעזערווירט.	טקס_מעטאַדאַטאַ_י[127:112]
tx_u_size	16	אַרייַנשרייַב	U-פּלאַן פּאַקאַט גרייס אין ביטעס פֿאַר סטרימינג מאָדע.	טקס_מעטאַדאַטאַ_י[111:96]
tx_u_seq_id	16	אַרייַנשרייַב	SeqID פון די פּאַקאַט, וואָס איז יקסטראַקטיד פון eCPRI אַריבערפירן כעדער.	טקס_מעטאַדאַטאַ_י[95:80]
tx_u_pc_id	16	אַרייַנשרייַב	PCID פֿאַר eCPRI אַריבערפירן און RoEflowId פֿאַר ראַדיאָ איבער עטהערנעט (ראָע) אַריבערפירן.	טקס_מעטאַדאַטאַ_י[79:64]
רעזערווירט	4	אַרייַנשרייַב	רעזערווירט.	טקס_מעטאַדאַטאַ_י[63:60]
tx_u_dataDirection	1	אַרייַנשרייַב	גנב דאַטן ריכטונג. ווערט קייט: {0b=Rx (ד"ה ופּלאָאַד), 1b=Tx (ד"ה אראפקאפיע)}	tx_metadata_i[59]
tx_u_filterאינדעקס	4	אַרייַנשרייַב	דיפיינז אַן אינדעקס צו די קאַנאַל פילטער צו זיין געוויינט צווישן IQ דאַטן און לופט צובינד. ווערט קייט: {0000b-1111b}	טקס_מעטאַדאַטאַ_י[58:55]
tx_u_frameId	8	אַרייַנשרייַב	א טאָמבאַנק פֿאַר 10 מס ראָמען (ראַפּינג צייַט 2.56 סעקונדעס), ספּאַסיפיקלי frameId = ראַם נומער מאָדולאָ 256. ווערט קייט: {0000 0000b-1111 1111b}	טקס_מעטאַדאַטאַ_י[54:47]
tx_u_subframeId	4	אַרייַנשרייַב	א טאָמבאַנק פֿאַר 1 מיז סובפראַמעס ין 10 מס ראַם. ווערט קייט: {0000b-1111b}	טקס_מעטאַדאַטאַ_י[46:43]
tx_u_slotID	6	אַרייַנשרייַב	דער פּאַראַמעטער איז די שפּעלטל נומער אין אַ סובפראַמע פון ​​1 מס. אַלע סלאָץ אין איין סובפראַמע זענען גערעכנט דורך דעם פּאַראַמעטער. ווערט קייט: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved}	טקס_מעטאַדאַטאַ_י[42:37]
tx_u_symbolid	6	אַרייַנשרייַב	יידענאַפייד אַ סימבאָל נומער אין אַ שפּעלטל. ווערט קייט: {00 0000b-11 1111b}	טקס_מעטאַדאַטאַ_י[36:31]
tx_u_sectionId	12	אַרייַנשרייַב	די SectionID מאַפּס די U-פּלאַן דאַטן סעקשאַנז צו די קאָראַספּאַנדינג C-פּלאַן אָנזאָג (און סעקשאַן טיפּ) פֿאַרבונדן מיט די דאַטן. ווערט קייט: {0000 0000 0000b-11111111 1111ב}	טקס_מעטאַדאַטאַ_י[30:19]
tx_u_rb	1	אַרייַנשרייַב	מיטל בלאָק ינדיקאַטאָר. אָנווייַזן אויב יעדער מיטל בלאָק איז געניצט אָדער יעדער אנדערע מיטל בלאָק איז געניצט. ווערט קייט: {0b=יעדער מיטל בלאָק געניצט; 1b=יעדער אנדערע מיטל בלאָק געניצט}	tx_metadata_i[18]
tx_u_startPrb	10	אַרייַנשרייַב	די סטאַרטינג פּרב פון אַ באַניצער פלאַך דאַטן אָפּטיילונג. ווערט קייט: {00 0000 0000b-11 1111 1111b}	טקס_מעטאַדאַטאַ_י[17:8]
tx_u_numPrb	8	אַרייַנשרייַב	דעפינירן די PRBs ווו די באַניצער פלאַך דאַטן אָפּטיילונג איז גילטיק.	טקס_מעטאַדאַטאַ_י[7:0]

			ווערט קייט: {0000 0001b-1111 1111b, 0000 0000b = אַלע פּרבס אין די ספּעסיפיעד סובקאַריער ספּייסינג (SCS) און טראַנספּאָרט באַנדווידט }
tx_u_udCompHdr	8	אַרייַנשרייַב	דעפינירן די קאַמפּרעשאַן אופֿן און IQ ביסל ברייט פון די באַניצער דאַטן אין אַ דאַטן אָפּטיילונג. ווערט קייט: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

טיש 14. rx_metadata_valid_i/o

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג	מעטאַדאַטאַ מאַפּינג
rx_sec_hdr_valid	1	רעזולטאַט	ווען rx_sec_hdr_valid איז 1, די דאַטן פעלדער פון די ו-פּלאַן אָפּטיילונג זענען גילטיק. פּראָסט כעדער יעס זענען גילטיק ווען rx_sec_hdr_valid איז אַססיסטעד, סינטשראָנאָוס מיט avst_sink_u_startofpacket און avst_sink_u_valid. ריפּיטיד אָפּטיילונג יעס זענען גילטיק ווען rx_sec_hdr_valid איז אַססיסטעד, סינטשראָנאָוס מיט avst_sink_u_valid. אויף פּראַוויידינג נייַ אָפּטיילונג פּרב פעלדער אין avst_sink_u_data, צושטעלן נייַ אָפּטיילונג IEs מיט rx_sec_hdr_valid אַסערד.	rx_metadata_valid_o

טיש 15. רקס_מעטאַדאַטאַ_אָ 128-ביסל רעזולטאַט

סיגנאַל נאָמען	ביטווידט	ריכטונג	באַשרייַבונג	מעטאַדאַטאַ מאַפּינג
רעזערווירט	32	רעזולטאַט	רעזערווירט.	rx_metadata_o[127:96]
rx_u_seq_id	16	רעזולטאַט	SeqID פון די פּאַקאַט, וואָס איז יקסטראַקטיד פון eCPRI אַריבערפירן כעדער.	rx_metadata_o[95:80]
rx_u_pc_id	16	רעזולטאַט	PCID פֿאַר eCPRI אַריבערפירן און RoEflowId פֿאַר ראָע אַריבערפירן	rx_metadata_o[79:64]
רעזערווירט	4	רעזולטאַט	רעזערווירט.	rx_metadata_o[63:60]
rx_u_dataDirection	1	רעזולטאַט	גנב דאַטן ריכטונג. ווערט קייט: {0b=Rx (ד"ה ופּלאָאַד), 1b=Tx (ד"ה אראפקאפיע)}	rx_metadata_o[59]
rx_u_filterאינדעקס	4	רעזולטאַט	דיפיינז אַן אינדעקס צו די קאַנאַל פילטער צו נוצן צווישן יק דאַטן און לופט צובינד. ווערט קייט: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	רעזולטאַט	א טאָמבאַנק פֿאַר 10 מס ראָמען (ראַפּינג צייַט 2.56 סעקונדעס), ספּאַסיפיקלי frameId= ראַם נומער מאָדולאָ 256. ווערט קייט: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	רעזולטאַט	א טאָמבאַנק פֿאַר 1ms סובפראַמעס ין 10 מס ראַם. ווערט קייט: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	רעזולטאַט	די שפּעלטל נומער ין אַ 1ms סובפראַמע. אַלע סלאָץ אין איין סובפראַמע זענען גערעכנט דורך דעם פּאַראַמעטער. ווערט קייט: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved}	rx_metadata_o[42:37]
rx_u_symbolid	6	רעזולטאַט	יידענאַפייד אַ סימבאָל נומער אין אַ שפּעלטל. ווערט קייט: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	רעזולטאַט	די SectionID מאַפּס די U-פּלאַן דאַטן סעקשאַנז צו די קאָראַספּאַנדינג C-פּלאַן אָנזאָג (און סעקשאַן טיפּ) פֿאַרבונדן מיט די דאַטן. ווערט קייט: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	רעזולטאַט	מיטל בלאָק ינדיקאַטאָר. ינדיקייץ אויב יעדער מיטל בלאָק איז געניצט אָדער יעדער אנדערע מיטל איז געניצט. ווערט קייט: {0b=יעדער מיטל בלאָק געניצט; 1b=יעדער אנדערע מיטל בלאָק געניצט}	rx_metadata_o[18]
rx_u_startPrb	10	רעזולטאַט	די סטאַרטינג פּרב פון אַ באַניצער פלאַך דאַטן אָפּטיילונג. ווערט קייט: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	רעזולטאַט	דיפיינז די PRBs ווו די באַניצער פלאַך דאַטן אָפּטיילונג איז גילטיק. ווערט קייט: {0000 0001b-1111 1111b, 0000 0000b = אַלע פּרבס אין די ספּעסיפיעד SCS און טראַנספּאָרט באַנדווידט }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	רעזולטאַט	דיפיינז די קאַמפּרעשאַן אופֿן און יק ביסל ברייט פון די באַניצער דאַטן אין אַ דאַטן אָפּטיילונג. ווערט קייט: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

קסר צובינד סיגנאַלז
טיש 16. קסר צובינד סיגנאַלז

סיגנאַל נאָמען	ביסל ברייט	ריכטונג	באַשרייַבונג
csr_address	16	אַרייַנשרייַב	קאָנפיגוראַטיאָן רעגיסטרירן אַדרעס.
csr_write	1	אַרייַנשרייַב	קאָנפיגוראַטיאָן רעגיסטרירן שרייַבן געבן.
csr_writedata	32	אַרייַנשרייַב	קאָנפיגוראַטיאָן רעגיסטרירן שרייַבן דאַטן.
csr_readdata	32	רעזולטאַט	קאָנפיגוראַטיאָן רעגיסטרירן לייענען דאַטן.
csr_read	1	אַרייַנשרייַב	קאַנפיגיעריישאַן רעגיסטרירן לייענען געבן.
csr_readdatavalid	1	רעזולטאַט	קאַנפיגיעריישאַן רעגיסטרירן לייענען דאַטן גילטיק.
csr_waitrequest	1	רעזולטאַט	קאָנפיגוראַטיאָן רעגיסטרירן וואַרטן בעטן.

פראָנטהאַול קאַמפּרעשאַן IP רעדזשיסטערס

קאָנטראָל און מאָניטאָר פראָנטהאַול קאַמפּרעשאַן פאַנגקשאַנאַליטי דורך די קאָנטראָל און סטאַטוס צובינד.
טיש 17. רעגיסטרירן מאַפּע

CSR_ADDRESS (וואָרט אָפסעט)	רעגיסטרירן נאָמען
0x0	קאַמפּרעשאַן_מאָדע
0x1	tx_error
0x2	rx_error

טיש 18. compression_mode רעגיסטרירן

ביסל ברייט	באַשרייַבונג	אַקסעס	HW באַשטעטיק ווערט
31:9	רעזערווירט	RO	0x0
8:8	פאַנגקשאַנאַל מאָדע: • 1'ב0 ​​איז סטאַטיק קאַמפּרעשאַן מאָדע • 1'ב1 איז דינאַמיש קאַמפּרעשאַן מאָדע	RW	0x0
7:0	סטאַטיק באַניצער דאַטן קאַמפּרעשאַן כעדער: • 7:4 איז ודיקווידטה - 4'ב0000 איז 16 ביץ - 4'ב1111 איז 15 ביץ -: - 4'ב0001 איז 1 ביסל • 3:0 איז ודקאָמפּמעטה - 4'ב0000 איז קיין קאַמפּרעשאַן - 4'ב0001 איז בלאָק פלאָוטינג פונט — 4'ב0011 איז µ-געזעץ • אנדערע זענען רעזערווירט	RW	0x0

טיש 19. טקס טעות רעגיסטרירן

ביסל ברייט	באַשרייַבונג	אַקסעס	HW באַשטעטיק ווערט
31:2	רעזערווירט	RO	0x0
1:1	אומגילטיק IqWidth. די IP שטעלט Iqwidth צו 0 (16-ביסל Iqwidth) אויב עס דיטעקץ פאַרקריפּלט אָדער אַנסאַפּאָרטיד Iqwidth.	RW1C	0x0
0:0	פאַרקריפּלט קאַמפּרעשאַן אופֿן. די IP טראפנס די פּאַקאַט.	RW1C	0x0

טיש 20. רקס טעות רעגיסטרירן

ביסל ברייט	באַשרייַבונג	אַקסעס	HW באַשטעטיק ווערט
31:8	רעזערווירט	RO	0x0
1:1	אומגילטיק IqWidth. די IP טראפנס די פּאַקאַט.	RW1C	0x0
0:0	פאַרקריפּלט קאַמפּרעשאַן אופֿן. די IP שטעלט די קאַמפּרעשאַן אופֿן צו די פאלגענדע פעליקייַט געשטיצט קאַמפּרעשאַן אופֿן: • ענאַבלעד בלאָק-פלאָוטינג פונט בלויז: פעליקייַט צו בלאָק-פלאָוטינג פונט. • ענאַבלעד בלויז μ-געזעץ: פעליקייַט צו μ-געזעץ. • ענייבאַלד ביידע בלאָק-פלאָוטינג פונט און μ-געזעץ: פעליקייַט צו בלאָק-פלאָוטינג פונט.	RW1C	0x0

פראָנטהאַול קאַמפּרעשאַן Intel FPGA IPs User Guide Archive

פֿאַר די לעצטע און פריערדיקע ווערסיעס פון דעם דאָקומענט, אָפּשיקן צו: Fronthaul Compression Intel FPGA IP User Guide. אויב אַן IP אָדער ווייכווארג ווערסיע איז נישט ליסטעד, דער באַניצער פירער פֿאַר די פריערדיקע IP אָדער ווייכווארג ווערסיע אַפּלייז.

דאָקומענט רעוויזיע געשיכטע פֿאַר די פראָנטהאַול קאַמפּרעשאַן Intel FPGA IP באַניצער גייד

דאָקומענט ווערסיע	Intel Quartus Prime ווערסיע	IP ווערסיע	ענדערונגען
2022.08.08	21.4	1.0.1	קערעקטאַד מעטאַדאַטאַ ברייט 0 צו 0 (דיסאַבלע מעטאַדאַטאַ פּאָרץ).
2022.03.22	21.4	1.0.1	• סוואַפּט סיגנאַל דיסקריפּשאַנז: - tx_avst_sink_data און tx_avst_source_data - rx_avst_sink_data און rx_avst_source_data • צוגעגעבן מיטל סופּפּאָרטעד ספּיד גראַדעס טיש • צוגעגעבן פאָרשטעלונג און ריסאָרס באַניץ
2021.12.07	21.3	1.0.0	דערהייַנטיקט אָרדערינג קאָד.
2021.11.23	21.3	1.0.0	ערשט מעלדונג.

Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון ​​די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס. * אנדערע נעמען און בראַנדז קען זיין קליימד ווי די פאַרמאָג פון אנדערע.

אָנליין ווערסיע
שיקן באַמערקונגען
שייַן: 709301
UG-20346
ווערסיע: 2022.08.08
ISO 9001:2015 רעגיסטרירט

דאָקומענטן / רעסאָורסעס

	ינטעל פראָנטהאַול קאַמפּרעשאַן FPGA IP [pdfבאַניצער גייד פראָנטהאַול קאַמפּרעשאַן FPGA IP, פראָנטהאַול, קאַמפּרעשאַן FPGA IP, FPGA IP
	ינטעל פראָנטהאַול קאַמפּרעשאַן FPGA IP [pdfבאַניצער גייד UG-20346, 709301, פראָנטהאַול קאַמפּרעשאַן FPGA IP, פראָנטהאַול FPGA IP, קאַמפּרעשאַן FPGA IP, FPGA IP

רעפערענצן

• באַניצער מאַנואַל