logo intelFronthaul Compression FPGA IP
Používateľská príručkaintel Fronthaul Compression FPGA IP

Fronthaul Compression FPGA IP

Fronthaul Compression Užívateľská príručka Intel® FPGA IP
Aktualizované pre Intel® Quartus® Prime
Design Suite: 21.4 IP
Verzia: 1.0.1

O Fronthaul Compression Intel® FPGA IP

Fronthaul Compression IP pozostáva z kompresie a dekompresie údajov IQ v rovine U. Kompresný mechanizmus vypočíta µ-zákon alebo blokovú kompresiu s pohyblivou rádovou čiarkou na základe hlavičky kompresie používateľských údajov (udCompHdr). Táto IP používa Avalon streamingové rozhranie pre IQ dáta, conduit signály a pre metadáta a signály postranného pásma a Avalon pamäťovo mapované rozhranie pre riadiace a stavové registre (CSR).
IP mapuje komprimované IQ a parameter kompresie používateľských údajov (udCompParam) podľa formátu rámca užitočného zaťaženia sekcie špecifikovaného v špecifikácii O-RAN O-RAN Fronthaul Control, User and Synchronization Plane, verzia 3.0 apríl 2020 (O-RAN-WG4.CUS .0-v03.00). Šírka dát streamingového a zdrojového rozhrania Avalon je 128 bitov pre aplikačné rozhranie a 64 bitov pre prenosové rozhranie, aby sa podporil maximálny pomer kompresie 2:1.
Súvisiace informácie
O-RAN webstránky
1.1. Funkcie Fronthaul Compression Intel® FPGA IP

  • -zákon a blok kompresie a dekompresie s pohyblivou rádovou čiarkou
  • Šírka IQ 8-bit až 16-bit
  • Statická a dynamická konfigurácia formátu U-plane IQ a kompresnej hlavičky
  • Viacsekčný paket (ak je zapnutý O-RAN Compliant)

1.2. Fronthaul Compression Podpora rodiny zariadení Intel® FPGA IP
Intel ponúka nasledujúce úrovne podpory zariadení pre Intel FPGA IP:

  • Pokročilá podpora – IP je k dispozícii na simuláciu a kompiláciu pre túto rodinu zariadení. Programovanie FPGA file Podpora (.pof) nie je dostupná pre softvér Quartus Prime Pro Stratix 10 Edition Beta, a preto nemožno zaručiť uzavretie časovania IP. Modely načasovania zahŕňajú počiatočné technické odhady oneskorení založené na skorých informáciách po rozložení. Modely časovania podliehajú zmenám, pretože testovanie kremíka zlepšuje koreláciu medzi skutočným kremíkom a modelmi časovania. Toto jadro IP môžete použiť na štúdie architektúry systému a využitia zdrojov, simuláciu, pinout, hodnotenie latencie systému, základné hodnotenia časovania (rozpočtovanie potrubia) a stratégiu prenosu I/O (šírka dátovej cesty, hĺbka zhluku, kompromisy I/O štandardov ).
  • Predbežná podpora – Intel overuje jadro IP pomocou predbežných modelov časovania pre túto rodinu zariadení. Jadro IP spĺňa všetky funkčné požiadavky, ale stále môže prebiehať analýza časovania pre rodinu zariadení. S opatrnosťou ho môžete použiť vo výrobných návrhoch.
  • Konečná podpora – Intel overuje IP s konečnými modelmi časovania pre túto rodinu zariadení. IP spĺňa všetky funkčné a časové požiadavky pre rodinu zariadení. Môžete ho použiť vo výrobných návrhoch.

Tabuľka 1. Podpora rodiny zariadení IP fronthaul Compression

Rodina zariadení Podpora
Intel® Agilex™ (E-dlaždice) Predbežné
Intel Agilex (F-dlaždice) Advance
Intel Arria® 10 Konečná
Intel Stratix® 10 (iba zariadenia H- a E-tile) Konečná
Ďalšie rodiny zariadení Žiadna podpora

Tabuľka 2. Rýchlostné stupne podporované zariadením

Rodina zariadení Stupeň rýchlosti tkaniny FPGA
Intel Agilex 3
Intel Arria 10 2
Intel Stratix 10 2

1.3. Informácie o vydaní pre Fronthaul Compression Intel FPGA IP
Verzie Intel FPGA IP zodpovedajú verziám softvéru Intel Quartus® Prime Design Suite až do verzie 19.1. Počnúc softvérom Intel Quartus Prime Design Suite verzie 19.2 má Intel FPGA IP novú schému verzií.
Číslo verzie Intel FPGA IP (XYZ) sa môže meniť s každou verziou softvéru Intel Quartus Prime. Zmena v:

  • X označuje veľkú revíziu IP. Ak aktualizujete softvér Intel Quartus Prime, musíte obnoviť adresu IP.
  • Y označuje, že IP obsahuje nové funkcie. Obnovte svoju IP tak, aby obsahovala tieto nové funkcie.
  • Z znamená, že IP obsahuje menšie zmeny. Obnovte svoju adresu IP, aby zahŕňala tieto zmeny.

Tabuľka 3. Informácie o vydaní IP kompresie fronthaul

Položka Popis
Verzia 1.0.1
Dátum vydania február 2022
Objednávací kód IP-FH-COMP

1.4. Výkon fronthaul kompresie a využitie zdrojov
Zdroje adresy IP zacielenej na zariadenie Intel Agilex, zariadenie Intel Arria 10 a zariadenie Intel Stratix 10
Tabuľka 4. Výkon kompresie fronthaul a využitie zdrojov
Všetky položky sú pre kompresiu a dekompresiu dát smer IP

Zariadenie IP ALM Logické registre M20K
  Primárne Sekundárne
Intel Agilex Blok s pohyblivou rádovou čiarkou 14,969 25,689 6,093 0
µ-zákon 22,704 39,078 7,896 0
Blok s pohyblivou rádovou čiarkou a µ-zákon 23,739 41,447 8,722 0
Blok s pohyblivou rádovou čiarkou, µ-zákon a rozšírená šírka IQ 23,928 41,438 8,633 0
Intel Arria 10 Blok s pohyblivou rádovou čiarkou 12,403 16,156 5,228 0
µ-zákon 18,606 23,617 5,886 0
Blok s pohyblivou rádovou čiarkou a µ-zákon 19,538 24,650 6,140 0
Blok s pohyblivou rádovou čiarkou, µ-zákon a rozšírená šírka IQ 19,675 24,668 6,141 0
Intel Stratix 10 Blok s pohyblivou rádovou čiarkou 16,852 30,548 7,265 0
µ-zákon 24,528 44,325 8,080 0
Blok s pohyblivou rádovou čiarkou a µ-zákon 25,690 47,357 8,858 0
Blok s pohyblivou rádovou čiarkou, µ-zákon a rozšírená šírka IQ 25,897 47,289 8,559 0

Začíname s Fronthaul Compression Intel FPGA IP

Opisuje inštaláciu, parametrizáciu, simuláciu a inicializáciu Fronthaul Compression IP.
2.1. Získanie, inštalácia a licencovanie Fronthaul Compression IP
Fronthaul Compression IP je rozšírená Intel FPGA IP, ktorá nie je súčasťou vydania Intel Quartus Prime.

  1. Vytvorte si účet My Intel, ak ho nemáte.
  2. Prihláste sa pre prístup do samoobslužného licenčného centra (SSLC).
  3. Kúpte si Fronthaul Compression IP.
  4. Na stránke SSLC kliknite na položku Spustiť pre adresu IP. SSLC poskytuje inštalačné dialógové okno, ktoré vám pomôže pri inštalácii IP.
  5. Nainštalujte do rovnakého umiestnenia ako priečinok Intel Quartus Prime.

Tabuľka 5. Miesta inštalácie prednej kompresie

Poloha softvér Platforma
:\intelFPGA_pro\\quartus\ip \altera_cloud Edícia Intel Quartus Prime Pro Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud Edícia Intel Quartus Prime Pro Linux *

Obrázok 1. Štruktúra inštalačného adresára IP Fronthaul Compression Inštalačný adresár Intel Quartus Prime

intel Fronthaul Compression FPGA IP obr. 7
Fronthaul Compression Intel FPGA IP sa teraz objavuje v IP katalógu.
Súvisiace informácie

  • Intel FPGA webstránky
  • Samoobslužné licenčné centrum (SSLC)

2.2. Parametrizácia IP kompresie fronthaul
Rýchlo nakonfigurujte svoju vlastnú variáciu IP v Editore parametrov IP.

  1. Vytvorte projekt Intel Quartus Prime Pro Edition, do ktorého integrujete svoje jadro IP.
    a. V Intel Quartus Prime Pro Edition kliknite na File New Project Wizard na vytvorenie nového projektu Intel Quartus Prime, príp File Otvorte projekt na otvorenie existujúceho projektu Quartus Prime. Sprievodca vás vyzve na zadanie zariadenia.
    b. Zadajte rodinu zariadení, ktorá spĺňa požiadavky na rýchlosť pre IP.
    c. Kliknite na tlačidlo Dokončiť.
  2. V katalógu IP vyberte Fronthaul Compression Intel FPGA IP. Zobrazí sa okno Nová variácia IP.
  3. Zadajte názov najvyššej úrovne pre vašu novú vlastnú variáciu adresy IP. Editor parametrov uloží nastavenia variácie IP do a file pomenovaný .ip.
  4. Kliknite na tlačidlo OK. Zobrazí sa editor parametrov.
    intel Fronthaul Compression FPGA IP obr. 6Obrázok 2. Fronthaul Compression IP Parameter Editor
  5. Zadajte parametre pre variáciu adresy IP. Informácie o konkrétnych parametroch IP nájdete v časti Parametre.
  6. Kliknite na Design Example a zadajte parametre pre váš návrh naprample.
    intel Fronthaul Compression FPGA IP obr. 5Obrázok 3. Dizajn Prample Editor parametrov
  7. Kliknite na Generovať HDL. Zobrazí sa dialógové okno Generovanie.
  8. Zadajte výstup file možnosti generovania a potom kliknite na položku Generovať. Variácia IP files generovať podľa vašich špecifikácií.
  9. Kliknite na tlačidlo Dokončiť. Editor parametrov pridá .ip najvyššej úrovne file automaticky do aktuálneho projektu. Ak sa zobrazí výzva na manuálne pridanie súboru .ip file k projektu, kliknite na Project Add/Remove Files v Project pridať file.
  10. Po vygenerovaní a vytvorení inštancie vašej variácie IP vykonajte príslušné priradenia pinov na pripojenie portov a nastavte všetky vhodné parametre RTL pre jednotlivé inštancie.

2.2.1. Parametre IP kompresie fronthaul
Tabuľka 6. Parametre IP kompresie fronthaul

Meno Platné hodnoty

Popis

Smer údajov TX a RX, len TX, iba RX Vyberte TX pre kompresiu; RX na dekompresiu.
Kompresná metóda BFP, mu-Law, alebo BFP a mu-Law Vyberte blok s pohyblivou rádovou čiarkou, µ-zákon alebo oboje.
Šírka metadát 0 (Zakázať porty metadát), 32, 64, 96, 128 (bit) Zadajte bitovú šírku zbernice metadát (nekomprimované údaje).
Povoliť rozšírenú šírku IQ Zapnuté alebo vypnuté Zapnite pre podporovanú IqWidth 8-bit až 16-bit.
Vypnite pre podporované IqWidth 9, 12, 14 a 16 bitov.
Vyhovujúce O-RAN Zapnuté alebo vypnuté Zapnite, aby ste sledovali mapovanie IP ORAN pre port metadát a potvrdili platný signál metadát pre každú hlavičku sekcie. IP podporuje iba 128-bitové metadáta. IP podporuje jednu sekciu a viacero sekcií na paket. Metadáta sú platné v každej sekcii s platným tvrdením metaúdajov.
Vypnite, aby IP používala metadáta ako signály priechodného vedenia bez požiadavky na mapovanie (napr.: U-rovina numPrb sa predpokladá 0). IP podporuje šírky metadát 0 (Zakázať porty metadát), 32, 64, 96, 128 bitov. IP podporuje jednu sekciu na paket. Metaúdaje sú platné iba raz pri platnom výraze metaúdajov pre každý paket.

2.3. Vygenerovaná IP File Štruktúra
Softvér Intel Quartus Prime Pro Edition generuje nasledujúci výstup jadra IP file štruktúru.
Tabuľka 7. Generovaná IP Files

File Meno

Popis

<your_ip>.ip Systém Platform Designer alebo variácia IP najvyššej úrovne file.your_ip> je názov, ktorý zadáte variácii svojej adresy IP.
<your_ip>.cmp Vyhlásenie komponentu VHDL (.cmp) file je text file ktorý obsahuje lokálne generické a portové definície, ktoré môžete použiť v návrhu VHDL files.
<your_ip>.html Správa, ktorá obsahuje informácie o pripojení, mapu pamäte zobrazujúcu adresu každého podriadeného zariadenia vzhľadom na každý master, ku ktorému je pripojený, a priradenia parametrov.
<your_ip>_generation.rpt Protokol generovania IP alebo Platform Designer file. Súhrn správ počas generovania IP.
<your_ip>.qgsimc Uvádza parametre simulácie na podporu prírastkovej regenerácie.
<your_ip>.qgsynthc Uvádza parametre syntézy na podporu prírastkovej regenerácie.
<your_ip>.qip Obsahuje všetky požadované informácie o komponente IP na integráciu a kompiláciu komponentu IP v softvéri Intel Quartus Prime.
<your_ip>.sopcinfo Popisuje pripojenia a parametrizácie komponentov IP vo vašom systéme Platform Designer. Pri vývoji softvérových ovládačov pre komponenty IP môžete analyzovať jeho obsah, aby ste získali požiadavky.
Používajú to nadväzujúce nástroje, ako napríklad reťaz nástrojov Nios® II file. Súbor .sopcinfo file a systém.h file generované pre reťazec nástrojov Nios II obsahujú informácie o mape adries pre každý slave vo vzťahu ku každému master, ktorý pristupuje k slave. Rôzni nadriadení môžu mať odlišnú mapu adries na prístup ku konkrétnemu podriadenému komponentu.
<your_ip>.csv Obsahuje informácie o stave aktualizácie komponentu IP.
<your_ip>.bsf Symbol bloku File (.bsf) reprezentácia variácie IP na použitie v blokovom diagrame Intel Quartus Prime Files (.bdf).
<your_ip>.spd Požadovaný vstup file pre ip-make-simscript na generovanie simulačných skriptov pre podporované simulátory. Súbor .spd file obsahuje zoznam files generované na simuláciu spolu s informáciami o pamätiach, ktoré môžete inicializovať.
<your_ip>.ppf Plánovač pinov File (.ppf) ukladá priradenia portov a uzlov pre komponenty IP vytvorené na použitie s plánovačom pinov.
<your_ip>_bb.v Môžete použiť čiernu skrinku Verilog (_bb.v) file ako prázdna deklarácia modulu na použitie ako čierna skrinka.
<your_ip>_inst.v alebo _inst.vhd HDL example inštanciačná šablóna. Môžete skopírovať a vložiť obsah tohto file do vášho HDL file na vytvorenie inštancie IP variácie.
<your_ip>.v oryour_ip>.vhd HDL files, ktoré vytvárajú inštanciu každého submodulu alebo podradeného jadra IP na syntézu alebo simuláciu.
mentor/ Obsahuje ModelSim* skript msim_setup.tcl na nastavenie a spustenie simulácie.
synopsys/vcs/ synopsys/vcsmx/ Obsahuje skript shellu vcs_setup.sh na nastavenie a spustenie simulácie VCS*.
Obsahuje shell skript vcsmx_setup.sh a synopsys_ sim.setup file na nastavenie a spustenie simulácie VCS MX*.
kadencia/ Obsahuje shell skript ncsim_setup.sh a ďalšie nastavenia files na nastavenie a spustenie simulácie NCSIM*.
aldec/ Obsahuje shell skript rivierapro_setup.sh na nastavenie a spustenie simulácie Aldec*.
xcelium/ Obsahuje shell skript xcelium_setup.sh a ďalšie nastavenia files na nastavenie a spustenie simulácie Xcelium*.
submoduly/ Obsahuje HDL files pre základné submoduly IP.
<podriadené IP jadrá>/ Platform Designer generuje pre každý vygenerovaný podradený adresár podriadenej adresy IP synth/ a sim/ podadresáre.

Popis funkcie Fronthaul Compression IP

Obrázok 4. Fronthaul Compression IP zahŕňa kompresiu a dekompresiu. Bloková schéma IP kompresie fronthaulintel Fronthaul Compression FPGA IP obr. 4

Kompresia a dekompresia
Blok bitového posunu na základe bloku predbežného spracovania generuje optimálne bitové posuny pre zdrojový blok 12 zdrojových prvkov (RE). Blok znižuje kvantizačný šum, najmä pri nízkychamplitude samples. Znižuje teda veľkosť vektora chyby (EVM), ktorú prináša kompresia. Kompresný algoritmus je takmer nezávislý od hodnoty výkonu. Za predpokladu komplexného vstupu samples je x = x1 + jxQ, maximálna absolútna hodnota reálnych a imaginárnych komponentov pre zdrojový blok je:
intel Fronthaul Compression FPGA IP obr. 3Ak máme maximálnu absolútnu hodnotu pre zdrojový blok, nasledujúca rovnica určuje hodnotu posunu doľava priradenú tomuto zdrojovému bloku:intel Fronthaul Compression FPGA IP obr. 2kde bitWidth je vstupná bitová šírka.
IP podporuje kompresné pomery 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law kompresia a dekompresia
Algoritmus využíva kompenzačnú techniku ​​Mu-law, ktorú kompresia reči široko používa. Táto technika prechádza vstupným nekomprimovaným signálom x cez kompresor s funkciou f(x) pred zaokrúhlením a skrátením bitov. Technika posiela komprimované dáta, y, cez rozhranie. Prijaté dáta prechádzajú cez rozširujúcu funkciu (čo je inverzná funkcia kompresora, F-1(y). Technika reprodukuje nekomprimované dáta s minimálnou chybou kvantizácie.
Rovnica 1. Funkcie kompresora a dekompresora
intel Fronthaul Compression FPGA IP obr. 1Algoritmus kompresie Mu-law IQ sa riadi špecifikáciou O-RAN.
Súvisiace informácie
O-RAN webstránky
3.1. Predné kompresné IP signály
Pripojte a ovládajte IP.
Hodiny a resetovanie signálov rozhrania=
Tabuľka 8. Hodiny a signály rozhrania reset

Názov signálu Bitová šírka Smer

Popis

tx_clk 1 Vstup Vysielacie hodiny.
Frekvencia hodín je 390.625 MHz pre 25 Gbps a 156.25 MHz pre 10 Gbps. Všetky signály rozhrania vysielača sú synchrónne s týmito hodinami.
rx_clk 1 Vstup Hodiny prijímača.
Frekvencia hodín je 390.625 MHz pre 25 Gbps a 156.25 MHz pre 10 Gbps. Všetky signály rozhrania prijímača sú synchrónne s týmito hodinami.
csr_clk 1 Vstup Hodiny pre rozhranie CSR. Frekvencia hodín je 100 MHz.
tx_rst_n 1 Vstup Aktívny nízky reset pre rozhranie vysielača synchrónne s tx_clk.
rx_rst_n 1 Vstup Aktívny nízky reset pre rozhranie prijímača synchrónne s rx_clk.
csr_rst_n 1 Vstup Aktívny nízky reset pre rozhranie CSR synchrónne s csr_clk.

Vysielajte signály transportného rozhrania
Tabuľka 9. Prenos signálov transportného rozhrania
Všetky typy signálov sú celé čísla bez znamienka.

Názov signálu

Bitová šírka Smer

Popis

tx_avst_source_valid 1 Výstup Keď sa potvrdí, znamená to, že na avst_source_data sú dostupné platné údaje.
tx_avst_source_data 64 Výstup PRB polia vrátane udCompParam, iSample a qSample. Polia PRB v ďalšej sekcii sú spojené s poľom PRB v predchádzajúcej sekcii.
tx_avst_source_startofpacket 1 Výstup Označuje prvý bajt rámca.
tx_avst_source_endofpacket 1 Výstup Označuje posledný bajt rámca.
tx_avst_source_ready 1 Vstup Keď sa potvrdí, znamená to, že transportná vrstva je pripravená prijímať údaje. readyLatency = 0 pre toto rozhranie.
tx_avst_source_empty 3 Výstup Špecifikuje počet prázdnych bajtov na avst_source_data, keď sa uplatňuje avst_source_endofpacket.
tx_udcomphdr_o 8 Výstup Pole hlavičky kompresie používateľských údajov. Synchrónne s tx_avst_source_valid.
Definuje metódu kompresie a bitovú šírku IQ
pre údaje používateľa v sekcii údajov.
• [7:4] : udIqWidth
• 16 pre udIqWidth=0, inak sa rovná udIqWidth e,g,:
— 0000b znamená, že I a Q majú šírku 16 bitov;
— 0001b znamená, že I a Q majú šírku 1 bit;
— 1111b znamená, že I a Q majú šírku 15 bitov
• [3:0] : udCompMeth
— 0000b – žiadna kompresia
— 0001b – blok s pohyblivou rádovou čiarkou
— 0011b – µ-zákon
— ostatné – vyhradené pre budúce metódy.
tx_metadata_o METADATA_WIDTH Výstup Signály vedenia prechádzajú a nie sú komprimované.
Synchrónne s tx_avst_source_valid. Konfigurovateľná bitová šírka METADATA_WIDTH.
Keď zapnete Vyhovujúce O-RAN, pozri Tabuľka 13 na strane 17.Keď vypnete Vyhovujúce O-RAN, tento signál je platný len vtedy, keď tx_avst_source_startofpacket je 1. tx_metadata_o nemá platný signál a používa tx_avst_source_valid na označenie platného cyklu.
Nie je k dispozícii, keď vyberiete 0 Zakázať porty metadát pre Šírka metadát.

Prijímať signály transportného rozhrania
Tabuľka 10. Prijímanie signálov transportného rozhrania
Žiadny spätný tlak na tomto rozhraní. Streamovanie prázdneho signálu Avalonu nie je v tomto rozhraní potrebné, pretože je vždy nulové.

Názov signálu Bitová šírka Smer

Popis

rx_avst_sink_valid 1 Vstup Keď sa potvrdí, znamená to, že na avst_sink_data sú dostupné platné údaje.
Na tomto rozhraní nie je žiadny signál avst_sink_ready.
rx_avst_sink_data 64 Vstup PRB polia vrátane udCompParam, iSample a qSample. Polia PRB v ďalšej sekcii sú spojené s poľom PRB v predchádzajúcej sekcii.
rx_avst_sink_startofpacket 1 Vstup Označuje prvý bajt rámca.
rx_avst_sink_endofpacket 1 Vstup Označuje posledný bajt rámca.
rx_avst_sink_error 1 Vstup Keď sa potvrdí v rovnakom cykle ako avst_sink_endofpacket, znamená to, že aktuálny paket je chybový paket
rx_udcomphdr_i 8 Vstup Pole hlavičky kompresie používateľských údajov. Synchrónne s rx_metadata_valid_i.
Definuje metódu kompresie a bitovú šírku IQ pre užívateľské dáta v dátovej sekcii.
• [7:4] : udIqWidth
• 16 pre udIqWidth=0, inak sa rovná udIqWidth. napr
— 0000b znamená, že I a Q majú šírku 16 bitov;
— 0001b znamená, že I a Q majú šírku 1 bit;
— 1111b znamená, že I a Q majú šírku 15 bitov
• [3:0] : udCompMeth
— 0000b – žiadna kompresia
— 0001b – blok s pohyblivou rádovou čiarkou
— 0011b – µ-zákon
— ostatné – vyhradené pre budúce metódy.
rx_metadata_i METADATA_WIDTH Vstup Nekomprimované vedenie signálov prechádza.
Signály rx_metadata_i sú platné, keď sa uplatňuje rx_metadata_valid_i, synchrónne s rx_avst_sink_valid.
Konfigurovateľná bitová šírka METADATA_WIDTH.
Keď zapnete Vyhovujúce O-RAN, pozri Tabuľka 15 na strane 18.
Keď vypnete Vyhovujúce O-RAN, tento signál rx_metadata_i je platný len vtedy, keď sa rx_metadata_valid_i aj rx_avst_sink_startofpacket rovnajú 1. Nie je k dispozícii, keď vyberiete 0 Zakázať porty metadát pre Šírka metadát.
rx_metadata_valid_i 1 Vstup Označuje, že hlavičky (rx_udcomphdr_i a rx_metadata_i) sú platné. Synchrónne s rx_avst_sink_valid. Povinný signál. Pre spätnú kompatibilitu O-RAN použite rx_metadata_valid_i, ak má IP platnú spoločnú hlavičku IE a IE opakovanej sekcie. Pri poskytovaní polí nového bloku fyzického zdroja sekcie (PRB) v rx_avst_sink_data poskytnite nové IE sekcie vo vstupe rx_metadata_i spolu s rx_metadata_valid_i.

Prenášať signály aplikačného rozhrania
Tabuľka 11. Vysielanie signálov aplikačného rozhrania

Názov signálu

Bitová šírka Smer

Popis

tx_avst_sink_valid 1 Vstup Keď sa potvrdí, znamená to, že v tomto rozhraní sú dostupné platné polia PRB.
Pri prevádzke v režime streamovania zaistite, aby medzi začiatkom paketu a koncom paketu nedošlo k zrušeniu platného signálu. Jedinou výnimkou je prípad, keď sa signál pripravenosti zruší.
tx_avst_sink_data 128 Vstup Údaje z aplikačnej vrstvy v sieťovom poradí bajtov.
tx_avst_sink_startofpacket 1 Vstup Označte prvý bajt PRB paketu
tx_avst_sink_endofpacket 1 Vstup Označte posledný bajt PRB paketu
tx_avst_sink_ready 1 Výstup Keď sa potvrdí, indikuje, že O-RAN IP je pripravená prijímať dáta z aplikačného rozhrania. readyLatency = 0 pre toto rozhranie
tx_udcomphdr_i 8 Vstup Pole hlavičky kompresie používateľských údajov. Synchrónne s tx_avst_sink_valid.
Definuje metódu kompresie a bitovú šírku IQ pre užívateľské dáta v dátovej sekcii.
• [7:4] : udIqWidth
• 16 pre udIqWidth=0, inak sa rovná udIqWidth. napr
— 0000b znamená, že I a Q majú šírku 16 bitov;
— 0001b znamená, že I a Q majú šírku 1 bit;
— 1111b znamená, že I a Q majú šírku 15 bitov
• [3:0] : udCompMeth
— 0000b – žiadna kompresia
— 0001b – blok s pohyblivou rádovou čiarkou
— 0011b – µ-zákon
— ostatné – vyhradené pre budúce metódy.
tx_metadata_i METADATA_WIDTH Vstup Signály vedenia prechádzajú a nie sú komprimované. Synchrónne s tx_avst_sink_valid.
Konfigurovateľná bitová šírka METADATA_WIDTH.
Keď zapnete Vyhovujúce O-RAN, pozri Tabuľka 13 na strane 17.
Keď vypnete Vyhovujúce O-RAN, tento signál je platný len vtedy, keď sa tx_avst_sink_startofpacket rovná 1.
tx_metadata_i nemá platný signál a používa sa
tx_avst_sink_valid na označenie platného cyklu.
Nie je k dispozícii, keď vyberiete 0 Zakázať porty metadát pre Šírka metadát.

Prijímať signály aplikačného rozhrania
Tabuľka 12. Prijímanie signálov aplikačného rozhrania

Názov signálu

Bitová šírka Smer

Popis

rx_avst_source_valid 1 Výstup Keď sa potvrdí, znamená to, že v tomto rozhraní sú dostupné platné polia PRB.
Na tomto rozhraní nie je žiadny signál avst_source_ready.
rx_avst_source_data 128 Výstup Údaje do aplikačnej vrstvy v sieťovom poradí bajtov.
rx_avst_source_startofpacket 1 Výstup Označuje prvý bajt PRB paketu
rx_avst_source_endofpacket 1 Výstup Označuje posledný bajt PRB paketu
rx_avst_source_error 1 Výstup Označuje, že pakety obsahujú chybu
rx_udcomphdr_o 8 Výstup Pole hlavičky kompresie používateľských údajov. Synchrónne s rx_avst_source_valid.
Definuje metódu kompresie a bitovú šírku IQ pre užívateľské dáta v dátovej sekcii.
• [7:4] : udIqWidth
• 16 pre udIqWidth=0, inak sa rovná udIqWidth. napr
— 0000b znamená, že I a Q majú šírku 16 bitov;
— 0001b znamená, že I a Q majú šírku 1 bit;
— 1111b znamená, že I a Q majú šírku 15 bitov
• [3:0] : udCompMeth
— 0000b – žiadna kompresia
— 0001b – blok s pohyblivou rádovou čiarkou (BFP)
— 0011b – µ-zákon
— ostatné – vyhradené pre budúce metódy.
rx_metadata_o METADATA_WIDTH Výstup Nekomprimované vedenie signálov prechádza.
Signály rx_metadata_o sú platné, keď sa uplatňuje rx_metadata_valid_o, synchrónne s rx_avst_source_valid.
Konfigurovateľná bitová šírka METADATA_WIDTH. Keď zapnete Vyhovujúce O-RAN, pozri Tabuľka 14 na strane 18.
Keď vypnete Vyhovujúce O-RAN, rx_metadata_o je platné len vtedy, keď sa rx_metadata_valid_o rovná 1.
Nie je k dispozícii, keď vyberiete 0 Zakázať porty metadát pre Šírka metadát.
rx_metadata_valid_o 1 Výstup Označuje, že hlavičky (rx_udcomphdr_o and
rx_metadata_o) sú platné.
rx_metadata_valid_o sa uplatňuje, keď je rx_metadata_o platné, synchrónne s rx_avst_source_valid.

Mapovanie metadát pre spätnú kompatibilitu O-RAN
Tabuľka 13. tx_metadata_i 128-bitový vstup

Názov signálu

Bitová šírka Smer Popis

Mapovanie metadát

Rezervované 16 Vstup Rezervované. tx_metadata_i[127:112]
tx_u_size 16 Vstup Veľkosť paketu U roviny v bajtoch pre režim streamovania. tx_metadata_i[111:96]
tx_u_seq_id 16 Vstup SeqID paketu, ktorý je extrahovaný z hlavičky transportu eCPRI. tx_metadata_i[95:80]
tx_u_pc_id 16 Vstup PCID pre transport eCPRI a RoEflowId
pre rádiový prenos cez ethernet (RoE).
tx_metadata_i[79:64]
Rezervované 4 Vstup Rezervované. tx_metadata_i[63:60]
tx_u_dataDirection 1 Vstup smer dát gNB.
Rozsah hodnôt: {0b=Rx (tj upload), 1b=Tx (tj download)}
tx_metadata_i[59]
tx_u_filterIndex 4 Vstup Definuje index kanálového filtra, ktorý sa má použiť medzi údajmi IQ a vzduchovým rozhraním.
Rozsah hodnôt: {0000b-1111b}
tx_metadata_i[58:55]
tx_u_frameId 8 Vstup Počítadlo pre 10 ms snímok (obdobie balenia 2.56 sekundy), konkrétne frameId = číslo snímky modulo 256.
Rozsah hodnôt: {0000 0000b-1111 1111b}
tx_metadata_i[54:47]
tx_u_subframeId 4 Vstup Počítadlo pre 1 ms podrámce v rámci 10 ms rámca. Rozsah hodnôt: {0000b-1111b} tx_metadata_i[46:43]
tx_u_slotID 6 Vstup Tento parameter je číslo slotu v rámci 1 ms podrámca. Týmto parametrom sa počítajú všetky sloty v jednom podrámci.
Rozsah hodnôt: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=rezervované}
tx_metadata_i[42:37]
tx_u_symbolid 6 Vstup Identifikuje číslo symbolu v rámci slotu. Rozsah hodnôt: {00 0000b-11 1111b} tx_metadata_i[36:31]
tx_u_sectionId 12 Vstup SectionID mapuje dátové úseky roviny U na zodpovedajúcu správu roviny C (a Typ sekcie) spojenú s dátami.
Rozsah hodnôt: {0000 0000 0000b-11111111 1111b}
tx_metadata_i[30:19]
tx_u_rb 1 Vstup Indikátor blokovania zdrojov.
Uveďte, či sa používa každý blok prostriedkov alebo či sa používa každý iný blok prostriedkov.
Rozsah hodnôt: {0b=každý použitý zdrojový blok; 1b=každý ďalší použitý zdrojový blok}
tx_metadata_i[18]
tx_u_startPrb 10 Vstup Počiatočný PRB sekcie údajov používateľskej roviny.
Rozsah hodnôt: {00 0000 0000b-11 1111 1111b}
tx_metadata_i[17:8]
tx_u_numPrb 8 Vstup Definujte PRB, kde je platná sekcia údajov používateľskej roviny. tx_metadata_i[7:0]
      Rozsah hodnôt: {0000 0001b-1111 1111b, 0000 0000b = všetky PRB v špecifikovanom rozstupe subnosných (SCS) a šírke pásma nosnej }  
tx_u_udCompHdr 8 Vstup Definujte metódu kompresie a bitovú šírku IQ používateľských údajov v dátovej časti. Rozsah hodnôt: {0000 0000b-1111 1111b} N/A (tx_udcomphdr_i)

Tabuľka 14. rx_metadata_valid_i/o

Názov signálu

Bitová šírka Smer Popis

Mapovanie metadát

rx_sec_hdr_valid 1 Výstup Keď je rx_sec_hdr_valid 1, dátové polia sekcie U roviny sú platné.
Bežné IE hlavičky sú platné, keď je potvrdené rx_sec_hdr_valid, synchrónne s avst_sink_u_startofpacket a avst_sink_u_valid.
IE s opakovanou sekciou sú platné, keď sa uplatňuje rx_sec_hdr_valid, synchrónne s avst_sink_u_valid.
Pri poskytovaní nových polí PRB sekcie v avst_sink_u_data poskytnite nové IE sekcie s uplatnením rx_sec_hdr_valid.
rx_metadata_valid_o

Tabuľka 15. rx_metadata_o 128-bitový výstup

Názov signálu Bitová šírka Smer Popis

Mapovanie metadát

Rezervované 32 Výstup Rezervované. rx_metadata_o[127:96]
rx_u_seq_id 16 Výstup SeqID paketu, ktorý je extrahovaný z hlavičky transportu eCPRI. rx_metadata_o[95:80]
rx_u_pc_id 16 Výstup PCID pre prenos eCPRI a RoEflowId pre prenos RoE rx_metadata_o[79:64]
rezervované 4 Výstup Rezervované. rx_metadata_o[63:60]
rx_u_dataDirection 1 Výstup smer dát gNB. Rozsah hodnôt: {0b=Rx (tj upload), 1b=Tx (tj download)} rx_metadata_o[59]
rx_u_filterIndex 4 Výstup Definuje index kanálového filtra, ktorý sa má použiť medzi údajmi IQ a vzduchovým rozhraním.
Rozsah hodnôt: {0000b-1111b}
rx_metadata_o[58:55]
rx_u_frameId 8 Výstup Počítadlo pre 10 ms snímok (obdobie balenia 2.56 sekundy), konkrétne frameId= číslo snímky modulo 256. Rozsah hodnôt: {0000 0000b-1111 1111b} rx_metadata_o[54:47]
rx_u_subframeId 4 Výstup Počítadlo pre 1 ms podrámce v rámci 10 ms rámca. Rozsah hodnôt: {0000b-1111b} rx_metadata_o[46:43]
rx_u_slotID 6 Výstup Číslo slotu v rámci podrámca 1 ms. Týmto parametrom sa počítajú všetky sloty v jednom podrámci. Rozsah hodnôt: {00 0000b-00 1111b=slotID, 01 0000b-111111b=rezervované} rx_metadata_o[42:37]
rx_u_symbolid 6 Výstup Identifikuje číslo symbolu v rámci slotu.
Rozsah hodnôt: {00 0000b-11 1111b}
rx_metadata_o[36:31]
rx_u_sectionId 12 Výstup SectionID mapuje dátové úseky roviny U na zodpovedajúcu správu roviny C (a Typ sekcie) spojenú s dátami.
Rozsah hodnôt: {0000 0000 0000b-1111 1111 1111b}
rx_metadata_o[30:19]
rx_u_rb 1 Výstup Indikátor blokovania zdrojov.
Označuje, či je použitý každý blok zdroja alebo každý iný zdroj.
Rozsah hodnôt: {0b=každý použitý zdrojový blok; 1b=každý ďalší použitý zdrojový blok}
rx_metadata_o[18]
rx_u_startPrb 10 Výstup Počiatočný PRB sekcie údajov používateľskej roviny.
Rozsah hodnôt: {00 0000 0000b-11 1111 1111b}
rx_metadata_o[17:8]
rx_u_numPrb 8 Výstup Definuje PRB, kde je platná dátová sekcia užívateľskej roviny.
Rozsah hodnôt: {0000 0001b-1111 1111b, 0000 0000b = všetky PRB v špecifikovanom SCS a šírke pásma nosiča }
rx_metadata_o[7:0]
rx_u_udCompHdr 8 Výstup Definuje metódu kompresie a bitovú šírku IQ užívateľských údajov v dátovej sekcii.
Rozsah hodnôt: {0000 0000b-1111 1111b}
N/A (rx_udcomphdr_o)

Signály rozhrania CSR
Tabuľka 16. Signály rozhrania CSR

Názov signálu Bitová šírka Smer

Popis

csr_address 16 Vstup Adresa konfiguračného registra.
csr_write 1 Vstup Povolenie zápisu konfiguračného registra.
csr_writedata 32 Vstup Zápis údajov konfiguračného registra.
csr_readdata 32 Výstup Čítanie údajov konfiguračného registra.
csr_read 1 Vstup Povolenie čítania konfiguračného registra.
csr_readdatavalid 1 Výstup Čítané údaje konfiguračného registra sú platné.
csr_waitrequest 1 Výstup Požiadavka čakania na konfiguračný register.

Fronthaul Compression IP registre

Ovládajte a monitorujte funkčnosť fronthaul kompresie prostredníctvom ovládacieho a stavového rozhrania.
Tabuľka 17. Mapa registra

CSR_ADDRESS (posun slov) Registrovať meno
0x0 kompresný_režim
0x1 tx_error
0x2 rx_error

Tabuľka 18. register kompresie_režimu

Bitová šírka Popis Prístup

HW Reset Value

31:9 Rezervované RO 0x0
8:8 Funkčný režim:
• 1'b0 je režim statickej kompresie
• 1'b1 je režim dynamickej kompresie
RW 0x0
7:0 Statická hlavička kompresie používateľských údajov:
• 7:4 je udIqWidth
— 4'b0000 je 16 bitov
— 4'b1111 je 15 bitov
-:
— 4'b0001 je 1 bit
• 3:0 je udCompMeth
— 4'b0000 nie je žiadna kompresia
— 4'b0001 je blok s pohyblivou rádovou čiarkou
— 4'b0011 je µ-zákon
• Ostatné sú vyhradené
RW 0x0

Tabuľka 19. Register chýb TX

Bitová šírka Popis Prístup

HW Reset Value

31:2 Rezervované RO 0x0
1:1 Neplatná IqWidth. IP nastaví Iqwidth na 0 (16-bit Iqwidth), ak zistí neplatnú alebo nepodporovanú Iqwidth. RW1C 0x0
0:0 Neplatná metóda kompresie. IP zahodí paket. RW1C 0x0

Tabuľka 20. Register chýb rx

Bitová šírka Popis Prístup

HW Reset Value

31:8 Rezervované RO 0x0
1:1 Neplatná IqWidth. IP zahodí paket. RW1C 0x0
0:0 Neplatná metóda kompresie. IP nastavuje metódu kompresie na nasledujúcu predvolenú podporovanú metódu kompresie:
• Enabled block-floating point only: predvolená možnosť block-floating point.
• Enabled μ-law only: predvolená hodnota je μ-law.
• Povolené ako blok s pohyblivou rádovou čiarkou, tak aj μ-law: predvolená možnosť je blok s pohyblivou rádovou čiarkou.
RW1C 0x0

Fronthaul Compression Archív používateľskej príručky pre Intel FPGA IPs

Najnovšie a predchádzajúce verzie tohto dokumentu nájdete v: Fronthaul Compression Intel FPGA IP Užívateľská príručka. Ak IP alebo verzia softvéru nie je uvedená, platí používateľská príručka pre predchádzajúcu verziu IP alebo softvéru.

História revízií dokumentu pre Fronthaul Compression Užívateľská príručka Intel FPGA IP

Verzia dokumentu

Verzia Intel Quartus Prime Verzia IP

Zmeny

2022.08.08 21.4 1.0.1 Opravená šírka metadát 0 až 0 (Zakázať porty metadát).
2022.03.22 21.4 1.0.1 • Vymenené popisy signálov:
— tx_avst_sink_data a tx_avst_source_data
— rx_avst_sink_data a rx_avst_source_data
• Pridané Rýchlostné stupne podporované zariadením tabuľky
• Pridané Výkon a využitie zdrojov
2021.12.07 21.3 1.0.0 Aktualizovaný objednávací kód.
2021.11.23 21.3 1.0.0 Prvotné uvoľnenie.

Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, s výnimkou prípadov, keď to spoločnosť Intel výslovne písomne ​​odsúhlasí. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadení skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb. *Iné názvy a značky môžu byť majetkom iných.

logo intelIkona intel Fronthaul Compression FPGA IP 2 Online verzia
Ikona intel Fronthaul Compression FPGA IP 1 Odoslať spätnú väzbu
ID: 709301
UG-20346
Verzia: 2022.08.08
Registrované podľa ISO 9001:2015

Dokumenty / zdroje

intel Fronthaul Compression FPGA IP [pdf] Používateľská príručka
Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
intel Fronthaul Compression FPGA IP [pdf] Používateľská príručka
UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Referencie

Zanechajte komentár

Vaša emailová adresa nebude zverejnená. Povinné polia sú označené *