Fronthaul Compression FPGA IP
Uputstvo za upotrebu

Fronthaul Compression FPGA IP

Fronthaul Compression Intel® FPGA IP korisnički priručnik
Ažurirano za Intel® Quartus® Prime
Design Suite: 21.4 IP
Verzija: 1.0.1

O Fronthaul kompresiji Intel® FPGA IP

Fronthaul Compression IP se sastoji od kompresije i dekompresije za IQ podatke u ravnini U. Mehanizam kompresije izračunava kompresiju µ-zakona ili blok sa pomičnim zarezom na osnovu zaglavlja kompresije korisničkih podataka (udCompHdr). Ovaj IP koristi Avalon streaming interfejs za IQ podatke, provodne signale i za metapodatke i signale bočnog pojasa, i Avalon memorijsko mapirano sučelje za kontrolne i statusne registre (CSR).
IP mapira komprimirane IQ i parametar kompresije korisničkih podataka (udCompParam) prema formatu okvira korisnog opterećenja odjeljka navedenog u O-RAN specifikaciji O-RAN Fronthaul Control, User and Synchronization Plane verzija 3.0, april 2020. (O-RAN-WG4.CUS .0-v03.00). Avalon streaming sink i širina podataka izvornog interfejsa su 128 bita za sučelje aplikacije i 64 bita za transportno sučelje kako bi se podržao maksimalni omjer kompresije od 2:1.
Povezane informacije
O-RAN website
1.1. Fronthaul Compression Intel® FPGA IP karakteristike

• -kompresiju i dekompresiju po zakonu i bloku s pomičnim zarezom
• IQ širina od 8 do 16 bita
• Statička i dinamička konfiguracija U-ravnine IQ formata i kompresijskog zaglavlja
• Multisection paket (ako je uključen O-RAN Compliant)

1.2. Fronthaul Compression Intel® FPGA IP Device Support Family Support
Intel nudi sljedeće nivoe podrške za uređaje za Intel FPGA IP:

• Napredna podrška – IP je dostupan za simulaciju i kompilaciju za ovu familiju uređaja. FPGA programiranje file (.pof) podrška nije dostupna za Quartus Prime Pro Stratix 10 Edition Beta softver i kao takvo zatvaranje IP vremena ne može se garantovati. Vremenski modeli uključuju početne inženjerske procjene kašnjenja zasnovane na ranim informacijama nakon rasporeda. Modeli vremena su podložni promjenama jer testiranje na silikonu poboljšava korelaciju između stvarnog silicijuma i vremenskih modela. Možete koristiti ovo jezgro IP-a za studije arhitekture sistema i resursa, simulaciju, pinout, procjenu kašnjenja sistema, osnovnu procjenu vremena (budžetiranje naftovoda) i strategiju I/O prijenosa (širina putanje podataka, dubina burstova, kompromisi sa I/O standardima ).
• Preliminarna podrška – Intel verifikuje IP jezgro sa preliminarnim vremenskim modelima za ovu familiju uređaja. IP jezgro ispunjava sve funkcionalne zahtjeve, ali je možda još uvijek u fazi analize vremena za porodicu uređaja. Možete ga koristiti u proizvodnim dizajnima s oprezom.
• Konačna podrška – Intel verifikuje IP sa konačnim vremenskim modelima za ovu porodicu uređaja. IP ispunjava sve funkcionalne i vremenske zahtjeve za familiju uređaja. Možete ga koristiti u dizajnu proizvodnje.

Tabela 1. Podrška porodice IP uređaja Fronthaul Compression

Porodica uređaja	Podrška
Intel® Agilex™ (E-pločica)	Preliminarni
Intel Agilex (F-pločica)	Napred
Intel Arria® 10	Final
Intel Stratix® 10 (samo uređaji H- i E-tile)	Final
Druge porodice uređaja	Nema podrške

Tabela 2. Ocjene brzine koje podržava uređaj

Porodica uređaja	FPGA Fabric Speed ​​Grade
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Informacije o izdanju za Fronthaul Compression Intel FPGA IP
Intel FPGA IP verzije odgovaraju verzijama softvera Intel Quartus® Prime Design Suite do v19.1. Počevši od verzije softvera Intel Quartus Prime Design Suite 19.2, Intel FPGA IP ima novu šemu verzioniranja.
Broj Intel FPGA IP verzije (XYZ) može se promijeniti sa svakom verzijom softvera Intel Quartus Prime. Promjena u:

• X označava veliku reviziju IP-a. Ako ažurirate softver Intel Quartus Prime, morate regenerisati IP.
• Y označava da IP uključuje nove funkcije. Regenerirajte svoj IP da biste uključili ove nove funkcije.
• Z označava da IP uključuje manje promjene. Ponovo generirajte svoj IP kako biste uključili ove promjene.

Tabela 3. Fronthaul Compression IP Release Information

Stavka	Opis
Verzija	1.0.1
Datum izlaska	februar 2022
Šifra za naručivanje	IP-FH-COMP

1.4. Performanse kompresije Fronthaul i korištenje resursa
Resursi IP-a koji ciljaju na Intel Agilex uređaj, Intel Arria 10 uređaj i Intel Stratix 10 uređaj
Tabela 4. Performanse kompresije Fronthaul i korištenje resursa
Svi unosi su za komprimiranje i dekompresiju podataka smjer IP

Uređaj	IP	ALMs	Logički registri		M20K
			Primarni	Sekundarni
Intel Agilex	Blok-pokretni zarez	14,969	25,689	6,093	0
	µ-zakon	22,704	39,078	7,896	0
	Blok-pokretni zarez i µ-zakon	23,739	41,447	8,722	0
	Blok s plutajućim zarezom, µ-zakon i proširena IQ širina	23,928	41,438	8,633	0
Intel Arria 10	Blok-pokretni zarez	12,403	16,156	5,228	0
	µ-zakon	18,606	23,617	5,886	0
	Blok-pokretni zarez i µ-zakon	19,538	24,650	6,140	0
	Blok s plutajućim zarezom, µ-zakon i proširena IQ širina	19,675	24,668	6,141	0
Intel Stratix 10	Blok-pokretni zarez	16,852	30,548	7,265	0
	µ-zakon	24,528	44,325	8,080	0
	Blok-pokretni zarez i µ-zakon	25,690	47,357	8,858	0
	Blok s plutajućim zarezom, µ-zakon i proširena IQ širina	25,897	47,289	8,559	0

Početak rada sa Fronthaul kompresijom Intel FPGA IP

Opisuje instalaciju, parametriranje, simulaciju i inicijalizaciju Fronthaul Compression IP-a.
2.1. Pribavljanje, instaliranje i licenciranje Fronthaul Compression IP-a
Fronthaul Compression IP je prošireni Intel FPGA IP koji nije uključen u izdanje Intel Quartus Prime.

1. Kreirajte My Intel nalog ako ga nemate.
2. Prijavite se da biste pristupili Centru za samouslužno licenciranje (SSLC).
3. Kupite Fronthaul Compression IP.
4. Na stranici SSLC kliknite na Pokreni za IP. SSLC pruža dijaloški okvir za instalaciju koji vodi vašu instalaciju IP-a.
5. Instalirajte na istu lokaciju kao Intel Quartus Prime folder.

Tabela 5. Lokacije za ugradnju kompresije Fronthaul

Lokacija	Softver	Platforma
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Windows*
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

Slika 1. Fronthaul Compression IP instalacijski direktorij Struktura Intel Quartus Prime instalacioni direktorij

Fronthaul Compression Intel FPGA IP sada se pojavljuje u IP katalogu.
Povezane informacije

• Intel FPGA website
  
• Samouslužni centar za licenciranje (SSLC)

2.2. Parametriranje IP kompresije Fronthaul
Brzo konfigurišite svoju prilagođenu IP varijaciju u uređivaču IP parametara.

1. Kreirajte projekat Intel Quartus Prime Pro Edition u koji ćete integrisati svoju IP jezgru.
   a. U Intel Quartus Prime Pro izdanju kliknite File Novi čarobnjak za projekte za kreiranje novog Intel Quartus Prime projekta, ili File Otvorite projekat da otvorite postojeći Quartus Prime projekat. Čarobnjak od vas traži da navedete uređaj.
   b. Odredite familiju uređaja koja ispunjava zahtjeve za stepen brzine za IP.
   c. Kliknite na Završi.
2. U IP katalogu izaberite Fronthaul Compression Intel FPGA IP. Pojavljuje se prozor Nova varijacija IP adrese.
3. Odredite naziv najviše razine za vašu novu prilagođenu varijaciju IP-a. Editor parametara sprema postavke IP varijacije u a file imenovani .ip.
4. Kliknite OK. Pojavljuje se uređivač parametara.
   Slika 2. Fronthaul Compression IP Parameter Editor
5. Odredite parametre za vašu IP varijaciju. Pogledajte Parametri za informacije o određenim IP parametrima.
6. Kliknite na Design Example tab i odredite parametre za vaš dizajn nprample.
   Slika 3. Dizajn prample Parameter Editor
7. Kliknite Generate HDL. Pojavljuje se dijaloški okvir Generacija.
8. Navedite izlaz file opcije generisanja, a zatim kliknite na Generiraj. IP varijanta files generirati prema vašim specifikacijama.
9. Kliknite na Završi. Uređivač parametara dodaje .ip najvišeg nivoa file na trenutni projekat automatski. Ako se od vas zatraži da ručno dodate .ip file na projekat, kliknite na Project Add/Remove Files u Project da biste dodali file.
10. Nakon generiranja i instanciranja vaše IP varijacije, izvršite odgovarajuće dodjele pinova za povezivanje portova i postavite sve odgovarajuće RTL parametre po instanci.

2.2.1. Fronthaul Compression IP Parameters
Tabela 6. IP parametri kompresije Fronthaul

Ime	Valid Values	Opis
Smjer podataka	TX i RX, samo TX, samo RX	Odaberite TX za kompresiju; RX za dekompresiju.
Metoda kompresije	BFP, mu-Law, ili BFP i mu-Law	Odaberite blok s pomičnim zarezom, µ-zakon ili oboje.

Širina metapodataka	0 (Onemogući portove za metapodatke), 32, 64, 96, 128 (bit)	Navedite širinu bita magistrale metapodataka (nekomprimirani podaci).
Omogući proširenu širinu IQ	Uključeno ili isključeno	Uključite za podržanu IqWidth od 8 do 16 bita. Isključite za podržanu IqWidth od 9, 12, 14 i 16 bita.
O-RAN usklađen	Uključeno ili isključeno	Uključite da pratite ORAN IP mapiranje za port metapodataka i potvrdite validan signal metapodataka za svako zaglavlje odjeljka. IP podržava samo metapodatke širine 128 bita. IP podržava jednu sekciju i više sekcija po paketu. Metapodaci su važeći u svakoj sekciji sa validnom tvrdnjom metapodataka. Isključite tako da IP koristi metapodatke kao prolazne provodne signale bez zahtjeva za mapiranje (npr.: U-ravan numPrb se pretpostavlja 0). IP podržava širine metapodataka od 0 (Onemogući portove za metapodatke), 32, 64, 96, 128 bita. IP podržava jednu sekciju po paketu. Metapodaci su važeći samo jednom na validnoj tvrdnji metapodataka za svaki paket.

2.3. Generirana IP adresa File Struktura
Softver Intel Quartus Prime Pro Edition generiše sledeće IP jezgro file strukturu.
Tabela 7. Generisani IP Files

File Ime	Opis
<your_ip>.ip	Platform Designer sistem ili varijanta IP najvišeg nivoa file.your_ip> je ime koje ste dali svojoj IP varijaciji.
<your_ip>.cmp	Deklaracija VHDL komponente (.cmp) file je tekst file koji sadrži lokalne generičke definicije i definicije portova koje možete koristiti u VHDL dizajnu files.
<your_ip>.html	Izvještaj koji sadrži informacije o povezivanju, memorijsku mapu koja prikazuje adresu svakog slave-a u odnosu na svaki master na koji je povezan i dodjelu parametara.
<your_ip>_generation.rpt	IP ili Platform Designer dnevnik generacije file. Sažetak poruka tokom IP generisanja.
<your_ip>.qgsimc	Navodi parametre simulacije koji podržavaju inkrementalnu regeneraciju.
<your_ip>.qgsynthc	Navodi parametre sinteze koji podržavaju inkrementalnu regeneraciju.
<your_ip>.qip	Sadrži sve potrebne informacije o IP komponenti za integraciju i kompajliranje IP komponente u softver Intel Quartus Prime.
<your_ip>.sopcinfo	Opisuje veze i parametrizacije IP komponenti u vašem sistemu Platform Designer. Možete raščlaniti njegov sadržaj da biste dobili zahtjeve kada razvijate softverske upravljačke programe za IP komponente. Nizvodni alati kao što je Nios® II lanac alata koriste ovo file. The .sopcinfo file i sistem.h file generirani za Nios II lanac alata uključuju informacije mape adresa za svaki slave u odnosu na svaki master koji pristupa slave-u. Različiti masteri mogu imati različitu mapu adresa za pristup određenoj slave komponenti.
<your_ip>.csv	Sadrži informacije o statusu nadogradnje IP komponente.
<your_ip>.bsf	Simbol bloka File (.bsf) prikaz IP varijacije za upotrebu u Intel Quartus Prime Block Dijagramu Files (.bdf).
<your_ip>.spd	Potreban unos file za ip-make-simscript za generiranje simulacijskih skripti za podržane simulatore. .spd file sadrži listu files generiran za simulaciju, zajedno s informacijama o memorijama koje možete inicijalizirati.

<your_ip>.ppf	Pin Planner File (.ppf) pohranjuje dodjela portova i čvorova za IP komponente kreirane za korištenje s Pin Plannerom.
<your_ip>_bb.v	Možete koristiti Verilog crnu kutiju (_bb.v) file kao prazna deklaracija modula za upotrebu kao crna kutija.
<your_ip>_inst.v ili _inst.vhd	HDL example instantiation template. Možete kopirati i zalijepiti sadržaj ovoga file u vaš HDL file za instanciranje IP varijacije.
<your_ip>.v iliyour_ip>.vhd	HDL filekoji instanciraju svaki podmodul ili podređeno IP jezgro za sintezu ili simulaciju.
mentor/	Sadrži ModelSim* skriptu msim_setup.tcl za postavljanje i pokretanje simulacije.
synopsys/vcs/ synopsys/vcsmx/	Sadrži shell skriptu vcs_setup.sh za postavljanje i pokretanje VCS* simulacije. Sadrži shell skriptu vcsmx_setup.sh i synopsys_ sim.setup file za postavljanje i pokretanje VCS MX* simulacije.
kadenca/	Sadrži shell skriptu ncsim_setup.sh i druge postavke files za postavljanje i pokretanje NCSIM* simulacije.
aldec/	Sadrži shell skriptu rivierapro_setup.sh za postavljanje i pokretanje Aldec* simulacije.
xcelium/	Sadrži shell skriptu xcelium_setup.sh i druge postavke files za postavljanje i pokretanje Xcelium* simulacije.
podmoduli/	Sadrži HDL files za podmodule jezgre IP-a.
<podređena IP jezgra>/	Za svaki generirani podređeni IP direktorij jezgre, Platform Designer generiše synth/ i sim/ poddirektorije.

Fronthaul Compression IP funkcionalni opis

Slika 4. Fronthaul Compression IP sadrži kompresiju i dekompresiju. Fronthaul Compression IP blok dijagram

Kompresija i dekompresija
Blok pomaka bita koji se bazira na predprocesiranju generiše optimalne pomake bita za blok resursa od 12 elemenata resursa (RE). Blok smanjuje šum kvantizacije, posebno za niskeamplitude samples. Dakle, smanjuje veličinu vektora greške (EVM) koju kompresija uvodi. Algoritam kompresije je gotovo nezavisan od vrijednosti snage. Uz pretpostavku kompleksnog ulaza samples je x = x1 + jxQ, maksimalna apsolutna vrijednost stvarne i imaginarne komponente za blok resursa je:
Imajući maksimalnu apsolutnu vrijednost za blok resursa, sljedeća jednačina određuje vrijednost lijevog pomaka koja je dodijeljena tom bloku resursa:Gdje je bitWidth ulazna širina bita.
IP podržava omjere kompresije od 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law kompresija i dekompresija
Algoritam koristi tehniku ​​kompandiranja Mu-law, koju kompresija govora naširoko koristi. Ova tehnika prolazi ulazni nekompresovani signal, x, kroz kompresor sa funkcijom, f(x), prije zaokruživanja i skraćivanja bitova. Tehnika šalje komprimirane podatke, y, preko interfejsa. Primljeni podaci prolaze kroz funkciju proširenja (koja je inverzna od kompresora, F-1(y). Tehnika reprodukuje nekomprimirane podatke sa minimalnom greškom kvantizacije.
Jednačina 1. Funkcije kompresora i dekompresora
Mu-law IQ algoritam kompresije prati O-RAN specifikaciju.
Povezane informacije
O-RAN website
3.1. Fronthaul Compression IP signali
Povežite se i kontrolirajte IP.
Sat i signali interfejsa za resetovanje=
Tabela 8. Signali interfejsa sata i resetovanja

Naziv signala	Bitwidth	Smjer	Opis
tx_clk	1	Input	Sat predajnika. Frekvencija takta je 390.625 MHz za 25 Gbps i 156.25 MHz za 10 Gbps. Svi signali interfejsa predajnika su sinhroni sa ovim satom.
rx_clk	1	Input	Sat prijemnika. Frekvencija takta je 390.625 MHz za 25 Gbps i 156.25 MHz za 10 Gbps. Svi signali interfejsa prijemnika su sinhroni sa ovim satom.
csr_clk	1	Input	Sat za CSR interfejs. Frekvencija takta je 100 MHz.

tx_rst_n	1	Input	Aktivno nisko resetiranje za sučelje predajnika sinkrono na tx_clk.
rx_rst_n	1	Input	Aktivno nisko resetiranje za sučelje prijemnika sinkrono na rx_clk.
csr_rst_n	1	Input	Aktivno nisko resetiranje za CSR sučelje sinkrono na csr_clk.

Prenos signala transportnog interfejsa
Tablica 9. Prijenos signala transportnog sučelja
Svi tipovi signala su cijeli brojevi bez predznaka.

Naziv signala	Bitwidth	Smjer	Opis
tx_avst_source_valid	1	Izlaz	Kada se potvrdi, označava da su validni podaci dostupni na avst_source_data.
tx_avst_source_data	64	Izlaz	PRB polja uključujući udCompParam, iSample i qSample. Sljedeća sekcija PRB polja su povezana s prethodnim odjeljenjem PRB polja.
tx_avst_source_startofpacket	1	Izlaz	Označava prvi bajt okvira.
tx_avst_source_endofpacket	1	Izlaz	Označava zadnji bajt okvira.
tx_avst_source_ready	1	Input	Kada se potvrdi, označava da je transportni sloj spreman da prihvati podatke. readyLatency = 0 za ovaj interfejs.
tx_avst_source_empty	3	Izlaz	Određuje broj praznih bajtova na avst_source_data kada se potvrdi avst_source_endofpacket.
tx_udcomphdr_o	8	Izlaz	Polje zaglavlja kompresije korisničkih podataka. Sinhroni s tx_avst_source_valid. Definira metodu kompresije i širinu bita IQ za korisničke podatke u odjeljku podataka. • [7:4] : udIqWidth • 16 za udIqWidth=0, inače jednako udIqWidth e,g,: — 0000b znači da su I i Q svaki široki 16 bita; — 0001b znači da su I i Q svaki široki 1 bit; — 1111b znači da su I i Q svaki široki 15 bita • [3:0] : udCompMeth — 0000b – nema kompresije — 0001b – blok-pokretni zarez — 0011b – µ-zakon — ostali – rezervisani za buduće metode.
tx_metadata_o	METADATA_WIDTH	Izlaz	Provodni signali prolaze i nisu komprimirani. Sinhroni s tx_avst_source_valid. Konfigurabilna bitna širina METADATA_WIDTH. Kada se uključi O-RAN usklađen, pogledajte Tabela 13 na strani 17. Kada isključite O-RAN usklađen, ovaj signal je važeći samo kada je tx_avst_source_startofpacket 1. tx_metadata_o nema važeći signal i koristi tx_avst_source_valid da naznači važeći ciklus. Nije dostupno kada odaberete 0 Onemogućite portove za metapodatke za Širina metapodataka.

Primanje signala transportnog interfejsa
Tablica 10. Prijem signala transportnog sučelja
Nema povratnog pritiska na ovom interfejsu. Avalon streaming prazan signal nije neophodan u ovom interfejsu jer je uvijek nula.

Naziv signala	Bitwidth	Smjer	Opis
rx_avst_sink_valid	1	Input	Kada se potvrdi, označava da su validni podaci dostupni na avst_sink_data. Nema signala avst_sink_ready na ovom interfejsu.
rx_avst_sink_data	64	Input	PRB polja uključujući udCompParam, iSample i qSample. Sljedeća sekcija PRB polja su povezana s prethodnim odjeljenjem PRB polja.
rx_avst_sink_startofpacket	1	Input	Označava prvi bajt okvira.
rx_avst_sink_endofpacket	1	Input	Označava zadnji bajt okvira.
rx_avst_sink_error	1	Input	Kada se potvrdi u istom ciklusu kao avst_sink_endofpacket, označava da je trenutni paket paket greške
rx_udcomphdr_i	8	Input	Polje zaglavlja kompresije korisničkih podataka. Sinhroni s rx_metadata_valid_i. Definira metodu kompresije i širinu bita IQ za korisničke podatke u odjeljku podataka. • [7:4] : udIqWidth • 16 za udIqWidth=0, inače jednako udIqWidth. npr — 0000b znači da su I i Q svaki široki 16 bita; — 0001b znači da su I i Q svaki široki 1 bit; — 1111b znači da su I i Q svaki široki 15 bita • [3:0] : udCompMeth — 0000b – nema kompresije — 0001b – blok s pomičnim zarezom — 0011b – µ-zakon — ostali – rezervisani za buduće metode.
rx_metadata_i	METADATA_WIDTH	Input	Nekomprimirani vod signalizira prolaz. rx_metadata_i signali su važeći kada je rx_metadata_valid_i potvrđen, sinhroni sa rx_avst_sink_valid. Konfigurabilna bitna širina METADATA_WIDTH. Kada se uključi O-RAN usklađen, pogledajte Table 15 na strani 18. Kada se isključite O-RAN usklađen, ovaj rx_metadata_i signal je važeći samo kada su i rx_metadata_valid_i i rx_avst_sink_startofpacket jednaki 1. Nije dostupno kada odaberete 0 Onemogućite portove za metapodatke za Širina metapodataka.
rx_metadata_valid_i	1	Input	Označava da su zaglavlja (rx_udcomphdr_i i rx_metadata_i) važeća. Sinhroni s rx_avst_sink_valid. Obavezan signal. Za O-RAN kompatibilnost unatrag, potvrdite rx_metadata_valid_i ako IP ima važeće zajedničke IE-ove zaglavlja i IE-ove ponovljenih odjeljaka. Prilikom obezbjeđivanja polja bloka fizičkih resursa (PRB) novog odjeljka u rx_avst_sink_data, navedite nove IE-ove odjeljka u unosu rx_metadata_i zajedno sa rx_metadata_valid_i.

Prenos signala interfejsa aplikacije
Tablica 11. Prijenos signala sučelja aplikacije

Naziv signala	Bitwidth	Smjer	Opis
tx_avst_sink_valid	1	Input	Kada se potvrdi, označava da su važeća PRB polja dostupna u ovom interfejsu. Kada radite u režimu striminga, osigurajte da nema valjanog deassertiranja signala između početka paketa i kraja paketa. Jedini izuzetak je kada se signal spremnosti poništi.
tx_avst_sink_data	128	Input	Podaci sa sloja aplikacije u mrežnom redoslijedu bajtova.
tx_avst_sink_startofpacket	1	Input	Označite prvi PRB bajt paketa
tx_avst_sink_endofpacket	1	Input	Navedite posljednji PRB bajt paketa
tx_avst_sink_ready	1	Izlaz	Kada se potvrdi, označava da je O-RAN IP spreman da prihvati podatke iz sučelja aplikacije. readyLatency = 0 za ovaj interfejs
tx_udcomphdr_i	8	Input	Polje zaglavlja kompresije korisničkih podataka. Sinhroni s tx_avst_sink_valid. Definira metodu kompresije i širinu bita IQ za korisničke podatke u odjeljku podataka. • [7:4] : udIqWidth • 16 za udIqWidth=0, inače jednako udIqWidth. npr — 0000b znači da su I i Q svaki široki 16 bita; — 0001b znači da su I i Q svaki široki 1 bit; — 1111b znači da su I i Q svaki široki 15 bita • [3:0] : udCompMeth — 0000b – nema kompresije — 0001b – blok-pokretni zarez — 0011b – µ-zakon — ostali – rezervisani za buduće metode.
tx_metadata_i	METADATA_WIDTH	Input	Provodni signali prolaze i nisu komprimirani. Sinhroni s tx_avst_sink_valid. Konfigurabilna bitna širina METADATA_WIDTH. Kada se uključi O-RAN usklađen, pogledajte Table 13 na strani 17. Kada se isključite O-RAN usklađen, ovaj signal vrijedi samo kada je tx_avst_sink_startofpacket jednak 1. tx_metadata_i nema važeći signal i koristi tx_avst_sink_valid za označavanje važećeg ciklusa. Nije dostupno kada odaberete 0 Onemogućite portove za metapodatke za Širina metapodataka.

Primanje signala interfejsa aplikacije
Tablica 12. Prijem signala sučelja aplikacije

Naziv signala	Bitwidth	Smjer	Opis
rx_avst_source_valid	1	Izlaz	Kada se potvrdi, označava da su važeća PRB polja dostupna u ovom interfejsu. Nema signala avst_source_ready na ovom interfejsu.
rx_avst_source_data	128	Izlaz	Podaci u sloj aplikacije u mrežnom redoslijedu bajtova.
rx_avst_source_startofpacket	1	Izlaz	Označava prvi PRB bajt paketa
rx_avst_source_endofpacket	1	Izlaz	Označava posljednji PRB bajt paketa
rx_avst_source_error	1	Izlaz	Označava da paketi sadrže grešku
rx_udcomphdr_o	8	Izlaz	Polje zaglavlja kompresije korisničkih podataka. Sinhroni s rx_avst_source_valid. Definira metodu kompresije i širinu bita IQ za korisničke podatke u odjeljku podataka. • [7:4] : udIqWidth • 16 za udIqWidth=0, inače jednako udIqWidth. npr — 0000b znači da su I i Q svaki široki 16 bita; — 0001b znači da su I i Q svaki široki 1 bit; — 1111b znači da su I i Q svaki široki 15 bita • [3:0] : udCompMeth — 0000b – nema kompresije — 0001b – blok s pomičnim zarezom (BFP) — 0011b – µ-zakon — ostali – rezervisani za buduće metode.
rx_metadata_o	METADATA_WIDTH	Izlaz	Nekomprimirani vod signalizira prolaz. rx_metadata_o signali su važeći kada je rx_metadata_valid_o potvrđen, sinhroni sa rx_avst_source_valid. Konfigurabilna bitna širina METADATA_WIDTH. Kada se uključi O-RAN usklađen, pogledajte Tabela 14 na strani 18. Kada se isključite O-RAN usklađen, rx_metadata_o je važeći samo kada je rx_metadata_valid_o jednak 1. Nije dostupno kada odaberete 0 Onemogućite portove za metapodatke za Širina metapodataka.
rx_metadata_valid_o	1	Izlaz	Označava da su zaglavlja (rx_udcomphdr_o i rx_metadata_o) su važeći. rx_metadata_valid_o se potvrđuje kada je rx_metadata_o važeći, sinkrono sa rx_avst_source_valid.

Mapiranje metapodataka za kompatibilnost unatrag O-RAN
Tablica 13. tx_metadata_i 128-bitni ulaz

Naziv signala	Bitwidth	Smjer	Opis	Mapiranje metapodataka
Rezervirano	16	Input	Rezervirano.	tx_metadata_i[127:112]
tx_u_size	16	Input	Veličina paketa u U-ravni u bajtovima za streaming mod.	tx_metadata_i[111:96]
tx_u_seq_id	16	Input	SeqID paketa, koji se izdvaja iz eCPRI transportnog zaglavlja.	tx_metadata_i[95:80]
tx_u_pc_id	16	Input	PCID za eCPRI transport i RoEflowId za radio preko Ethernet (RoE) transport.	tx_metadata_i[79:64]
Rezervirano	4	Input	Rezervirano.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Input	gNB smjer podataka. Raspon vrijednosti: {0b=Rx (tj. otpremanje), 1b=Tx (tj. preuzimanje)}	tx_metadata_i[59]
tx_u_filterIndex	4	Input	Definira indeks filtera kanala koji će se koristiti između IQ podataka i zračnog interfejsa. Raspon vrijednosti: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Input	Brojač za okvire od 10 ms (period prelamanja 2.56 sekundi), konkretno frameId= broj okvira po modulu 256. Raspon vrijednosti: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Input	Brojač za podokvire od 1 ms unutar okvira od 10 ms. Raspon vrijednosti: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Input	Ovaj parametar je broj slota unutar podokvira od 1 ms. Ovim parametrom se broje svi slotovi u jednom podokviru. Raspon vrijednosti: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Rezervirano}	tx_metadata_i[42:37]
tx_u_symbolid	6	Input	Identificira broj simbola unutar slota. Raspon vrijednosti: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Input	SectionID mapira sekcije podataka U-ravnine na odgovarajuću poruku C-ravnine (i Tip sekcije) pridruženu podacima. Raspon vrijednosti: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Input	Indikator bloka resursa. Označite da li se koristi svaki blok resursa ili se koristi svaki drugi blok resursa. Raspon vrijednosti: {0b=svaki korišteni blok resursa; 1b=svaki drugi korišteni blok resursa}	tx_metadata_i[18]
tx_u_startPrb	10	Input	Početni PRB odjeljka podataka korisničke ravni. Raspon vrijednosti: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Input	Definirajte PRB-ove u kojima je važeći odjeljak podataka korisničke ravni.	tx_metadata_i[7:0]

			Raspon vrijednosti: {0000 0001b-1111 1111b, 0000 0000b = svi PRB-ovi u specificiranom razmaku podnosećih (SCS) i propusnosti nosioca }
tx_u_udCompHdr	8	Input	Definirajte metodu kompresije i IQ bitnu širinu korisničkih podataka u odjeljku podataka. Raspon vrijednosti: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

Tabela 14. rx_metadata_valid_i/o

Naziv signala	Bitwidth	Smjer	Opis	Mapiranje metapodataka
rx_sec_hdr_valid	1	Izlaz	Kada je rx_sec_hdr_valid 1, polja podataka presjeka U ravnine su važeća. Uobičajeni IE-ovi zaglavlja su važeći kada se potvrdi rx_sec_hdr_valid, sinhroni sa avst_sink_u_startofpacket i avst_sink_u_valid. Ponovljeni odjeljak IE-ovi su važeći kada se potvrdi rx_sec_hdr_valid, sinkrono sa avst_sink_u_valid. Prilikom pružanja novih PRB polja odjeljka u avst_sink_u_data, obezbijedite nove IE-ove odjeljka s potvrđenim rx_sec_hdr_valid.	rx_metadata_valid_o

Tablica 15. rx_metadata_o 128-bitni izlaz

Naziv signala	Bitwidth	Smjer	Opis	Mapiranje metapodataka
Rezervirano	32	Izlaz	Rezervirano.	rx_metadata_o[127:96]
rx_u_seq_id	16	Izlaz	SeqID paketa, koji se izdvaja iz eCPRI transportnog zaglavlja.	rx_metadata_o[95:80]
rx_u_pc_id	16	Izlaz	PCID za eCPRI transport i RoEflowId za RoE transport	rx_metadata_o[79:64]
rezervisano	4	Izlaz	Rezervirano.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Izlaz	gNB smjer podataka. Raspon vrijednosti: {0b=Rx (tj. otpremanje), 1b=Tx (tj. preuzimanje)}	rx_metadata_o[59]
rx_u_filterIndex	4	Izlaz	Definira indeks filtera kanala za korištenje između IQ podataka i zračnog interfejsa. Raspon vrijednosti: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Izlaz	Brojač za okvire od 10 ms (period premotavanja 2.56 sekundi), konkretno frameId= broj okvira po modulu 256. Raspon vrijednosti: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Izlaz	Brojač za podokvire od 1 ms unutar okvira od 10 ms. Raspon vrijednosti: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Izlaz	Broj slota unutar podokvira od 1 ms. Ovim parametrom se broje svi slotovi u jednom podokviru. Raspon vrijednosti: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Rezervirano}	rx_metadata_o[42:37]
rx_u_symbolid	6	Izlaz	Identificira broj simbola unutar slota. Raspon vrijednosti: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Izlaz	SectionID mapira sekcije podataka U-ravnine na odgovarajuću poruku C-ravnine (i Tip sekcije) pridruženu podacima. Raspon vrijednosti: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Izlaz	Indikator bloka resursa. Označava da li se koristi svaki blok resursa ili se koristi svaki drugi resurs. Raspon vrijednosti: {0b=svaki korišteni blok resursa; 1b=svaki drugi korišteni blok resursa}	rx_metadata_o[18]
rx_u_startPrb	10	Izlaz	Početni PRB odjeljka podataka korisničke ravni. Raspon vrijednosti: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Izlaz	Definira PRB-ove u kojima je važeći odjeljak podataka korisničke ravni. Raspon vrijednosti: {0000 0001b-1111 1111b, 0000 0000b = svi PRB-ovi u navedenom SCS-u i propusni opseg nosioca }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Izlaz	Definira metodu kompresije i IQ bitnu širinu korisničkih podataka u odjeljku podataka. Raspon vrijednosti: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

CSR Interface Signals
Tabela 16. Signali CSR interfejsa

Naziv signala	Bit Width	Smjer	Opis
csr_address	16	Input	Adresa registra konfiguracije.
csr_write	1	Input	Omogućavanje pisanja registra konfiguracije.
csr_writedata	32	Input	Podaci za upis u konfiguracijski registar.
csr_readdata	32	Izlaz	Registar konfiguracije čita podatke.
csr_read	1	Input	Omogućavanje čitanja registra konfiguracije.
csr_readdatavalid	1	Izlaz	Važeći podaci za čitanje registra konfiguracije.
csr_waitrequest	1	Izlaz	Zahtjev za čekanje registra konfiguracije.

Fronthaul Compression IP registri

Kontrolirajte i nadzirite funkcionalnost kompresije fronthaul preko upravljačkog i statusnog interfejsa.
Tabela 17. Registarska karta

CSR_ADDRESS (Pomak riječi)	Registrirajte ime
0x0	compression_mode
0x1	tx_error
0x2	rx_error

Tablica 18. Registar compression_mode

Bit Width	Opis	Pristup	HW Reset Value
31:9	Rezervirano	RO	0x0
8:8	Funkcionalni način rada: • 1'b0 je statički način kompresije • 1'b1 je dinamički način kompresije	RW	0x0
7:0	Statičko zaglavlje kompresije korisničkih podataka: • 7:4 je udIqWidth — 4'b0000 je 16 bita — 4'b1111 je 15 bita -: — 4'b0001 je 1 bit • 3:0 je udCompMeth — 4'b0000 nije kompresija — 4'b0001 je blok s pomičnim zarezom — 4'b0011 je µ-zakon • Ostali su rezervisani	RW	0x0

Tabela 19. tx registar grešaka

Bit Width	Opis	Pristup	HW Reset Value
31:2	Rezervirano	RO	0x0
1:1	Nevažeći IqWidth. IP postavlja Iqwidth na 0 (16-bitni Iqwidth) ako otkrije nevažeći ili nepodržani Iqwidth.	RW1C	0x0
0:0	Nevažeći način kompresije. IP ispušta paket.	RW1C	0x0

Tablica 20. Registar rx greške

Bit Width	Opis	Pristup	HW Reset Value
31:8	Rezervirano	RO	0x0
1:1	Nevažeći IqWidth. IP ispušta paket.	RW1C	0x0
0:0	Nevažeći način kompresije. IP postavlja metodu kompresije na sljedeću zadanu podržanu metodu kompresije: • Omogućen samo blok s pomičnim zarezom: zadano na blok-pokretnom zarezu. • Omogućeno samo μ-zakon: podrazumevano na μ-zakon. • Omogućeno i blok-pokretni zarez i μ-zakon: zadano na blok-pokretni zarez.	RW1C	0x0

Fronthaul Compression Intel FPGA IP-ovi Korisnički vodič Arhiva

Za najnoviju i prethodnu verziju ovog dokumenta pogledajte: Fronthaul Compression Intel FPGA IP korisnički priručnik. Ako IP ili verzija softvera nisu navedeni, primjenjuje se korisnički vodič za prethodnu IP adresu ili verziju softvera.

Istorija revizija dokumenta za Fronthaul Compression Intel FPGA IP korisnički priručnik

Verzija dokumenta	Intel Quartus Prime verzija	IP verzija	Promjene
2022.08.08	21.4	1.0.1	Ispravljena širina metapodataka od 0 do 0 (Onemogući portove za metapodatke).
2022.03.22	21.4	1.0.1	• Zamijenjeni opisi signala: — tx_avst_sink_data i tx_avst_source_data — rx_avst_sink_data i rx_avst_source_data • Dodato Ocjene brzine koje podržava uređaj sto • Dodato Performanse i korištenje resursa
2021.12.07	21.3	1.0.0	Ažuriran kod za narudžbu.
2021.11.23	21.3	1.0.0	Prvo izdanje.

Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga. *Druga imena i robne marke mogu se smatrati vlasništvom drugih.

Online verzija
Pošalji povratne informacije
ID: 709301
UG-20346
Verzija: 2022.08.08
ISO 9001:2015 Registrovan

Dokumenti / Resursi

	intel Fronthaul Compression FPGA IP [pdf] Korisnički priručnik Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdf] Korisnički priručnik UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Reference

• Uputstvo za upotrebu