Fronthaul کمپریشن FPGA IP
د کارن لارښود

Fronthaul کمپریشن FPGA IP

د فرونتال کمپریشن Intel® FPGA IP کارن لارښود
د Intel® Quartus® Prime لپاره تازه شوی
ډیزاین سوټ: 21.4 IP
نسخه: 1.0.1

د Fronthaul Compression Intel® FPGA IP په اړه

د Fronthaul کمپریشن IP د U-plane IQ ډیټا لپاره کمپریشن او ډیکمپریشن لري. د کمپریشن انجن د کارونکي ډیټا کمپریشن سرلیک (udCompHdr) پراساس µ-قانون یا بلاک فلوټینګ پوائنټ کمپریشن محاسبه کوي. دا IP د IQ ډیټا ، کانډیوټ سیګنالونو ، او د میټاډاټا او سایډ بانډ سیګنالونو لپاره ، او د کنټرول او وضعیت راجسټرونو (CSRs) لپاره د Avalon حافظې نقشه شوی انٹرفیس کاروي.
د IP نقشې کمپریس شوي IQs او د کارونکي ډیټا کمپریشن پیرامیټر (udCompParam) د برخې پایلوډ فریم فارمیټ سره سم چې د O-RAN مشخصات O-RAN فرونتال کنټرول ، کارن او همغږي کولو پلان نسخه 3.0 اپریل 2020 (O-RAN-WG4.CUS) کې مشخص شوي .0-v03.00). د Avalon سټریمینګ سنک او د سرچینې انٹرفیس ډیټا عرض د غوښتنلیک انٹرفیس لپاره 128-bits او د ټرانسپورټ انٹرفیس لپاره 64 بټونه دي ترڅو د 2: 1 اعظمي کمپریسون تناسب ملاتړ وکړي.
اړوند معلومات
O-RAN webسایټ
۱.۱. د Fronthaul کمپریشن Intel® FPGA IP ځانګړتیاوې

• - قانون او بلاک فلوټینګ پوائنټ کمپریشن او ډیکمپریشن
• د IQ پراخوالی له 8-bit څخه تر 16-bit پورې
• د U-plan IQ فارمیټ او کمپریشن سرلیک جامد او متحرک ترتیب
• د څو برخو کڅوړه (که د O-RAN مطابق وي)

1.2. د Fronthaul کمپریشن Intel® FPGA IP آلې کورنۍ ملاتړ
Intel د Intel FPGA IP لپاره د لاندې وسیلو ملاتړ کچې وړاندیز کوي:

• مخکینۍ ملاتړ – IP د دې وسیلې کورنۍ لپاره د سمولو او تالیف لپاره شتون لري. د FPGA پروګرامونه file (.pof) ملاتړ د Quartus Prime Pro Stratix 10 Edition Beta سافټویر لپاره شتون نلري او لکه څنګه چې د IP وخت بندول نشي تضمین کیدی. د وخت په ماډلونو کې د ځنډ لومړني انجینري اټکلونه شامل دي چې د ترتیب وروسته لومړني معلوماتو پراساس دي. د وخت ماډلونه د بدلون تابع دي ځکه چې د سیلیکون ازموینې د ریښتیني سیلیکون او د وخت ماډلونو ترمینځ اړیکه ښه کوي. تاسو کولی شئ دا IP کور د سیسټم جوړښت او د سرچینو کارولو مطالعاتو لپاره وکاروئ ، سمولیشن ، پینټ آوټ ، د سیسټم ځنډ ارزونه ، د لومړني وخت ارزونې (د پایپ لاین بودیجه کول) ، او د I/O لیږد ستراتیژي (د ډیټا لارې پلنوالی ، د ژور ژوروالی ، د I/O معیارونو تجارتونه ).
• لومړني ملاتړ – انټیل د دې وسیلې کورنۍ لپاره د لومړني وخت ماډلونو سره د IP کور تاییدوي. د IP کور ټولې فعالې اړتیاوې پوره کوي ، مګر ممکن لاهم د وسیلې کورنۍ لپاره د وخت تحلیل لاندې وي. تاسو کولی شئ دا په احتیاط سره د تولید ډیزاینونو کې وکاروئ.
• وروستی ملاتړ – انټیل د دې وسیلې کورنۍ لپاره د وروستي وخت ماډلونو سره IP تاییدوي. IP د وسیلې کورنۍ لپاره ټولې فعالې او د وخت اړتیاوې پوره کوي. تاسو کولی شئ دا د تولید ډیزاینونو کې وکاروئ.

جدول 1. د فرونتاول کمپریشن IP آلې کورنۍ ملاتړ

د وسیلې کورنۍ	ملاتړ
Intel® Agilex™ (ای ټایل)	لومړني
Intel Agilex (F-tile)	پرمختگ
Intel Arria® 10	وروستی
Intel Stratix® 10 (یوازې H-، او E-tile وسایل)	وروستی
د نورو وسایلو کورنۍ	نه ملاتړ

جدول 2. د وسیلې ملاتړ شوي سرعت درجې

د وسیلې کورنۍ	د FPGA پارچه سرعت درجه
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. د Fronthaul کمپریشن Intel FPGA IP لپاره د معلوماتو خپرول
د Intel FPGA IP نسخې تر 19.1 پورې د Intel Quartus® Prime Design Suite سافټویر نسخو سره سمون لري. د Intel Quartus Prime Design Suite سافټویر نسخه 19.2 کې پیل کول، Intel FPGA IP د نوي نسخې سکیم لري.
د Intel FPGA IP نسخه (XYZ) شمیره د هر Intel Quartus Prime سافټویر نسخه سره بدلیدلی شي. بدلون په کې:

• ایکس د IP لوی بیاکتنې ته اشاره کوي. که تاسو د Intel Quartus Prime سافټویر تازه کړئ، تاسو باید IP بیا تولید کړئ.
• Y په ګوته کوي چې IP نوي ځانګړتیاوې لري. خپل IP بیا تولید کړئ ترڅو دا نوي ځانګړتیاوې شاملې کړي.
• Z په ګوته کوي چې په IP کې کوچني بدلونونه شامل دي. خپل IP بیا تولید کړئ ترڅو دا بدلونونه شامل کړئ.

جدول 3. د فرونتاول کمپریشن IP خوشې کولو معلومات

توکي	تفصیل
نسخه	1.0.1
د خپریدو نیټه	فبروري ۲۰۲۲
د امر کوډ	IP-FH-COMP

1.4. د فرونتاول کمپریشن فعالیت او د سرچینو کارول
د IP سرچینې د Intel Agilex وسیله په نښه کوي، Intel Arria 10 وسیله، او Intel Stratix 10 وسیله
جدول 4. د فرونتاول کمپریشن فعالیت او د سرچینو کارول
ټولې داخلې د کمپریشن او ډیکمپریشن ډیټا سمت IP لپاره دي

وسیله	IP	ALMs	منطق ثبتوي		M20K
			لومړني	ثانوي
Intel Agilex	د بلاک فلټینګ ټکی	14,969	25,689	6,093	0
	µ-قانون	22,704	39,078	7,896	0
	د بلاک فلټینګ ټکی او µ-قانون	23,739	41,447	8,722	0
	د بلاک فلټینګ ټکی، µ-قانون، او د IQ پراخوالی	23,928	41,438	8,633	0
Intel Arria 10	د بلاک فلټینګ ټکی	12,403	16,156	5,228	0
	µ-قانون	18,606	23,617	5,886	0
	د بلاک فلټینګ ټکی او µ-قانون	19,538	24,650	6,140	0
	د بلاک فلټینګ ټکی، µ-قانون، او د IQ پراخوالی	19,675	24,668	6,141	0
Intel Stratix 10	د بلاک فلټینګ ټکی	16,852	30,548	7,265	0
	µ-قانون	24,528	44,325	8,080	0
	د بلاک فلټینګ ټکی او µ-قانون	25,690	47,357	8,858	0
	د بلاک فلټینګ ټکی، µ-قانون، او د IQ پراخوالی	25,897	47,289	8,559	0

د فرونتاول کمپریشن انټیل FPGA IP سره پیل کول

د فرونتال کمپریشن IP نصب کول، پیرامیټریز کول، سمول کول، او پیل کول تشریح کوي.
2.1. د فرونتال کمپریشن IP ترلاسه کول، نصب کول، او جواز ورکول
د فرونتاول کمپریشن IP یو پراخ شوی Intel FPGA IP دی چې د Intel Quartus Prime ریلیز سره نه دی شامل شوی.

1. زما Intel حساب جوړ کړئ که تاسو نه لرئ.
2. د ځان خدمت جواز ورکولو مرکز (SSLC) ته د لاسرسي لپاره ننوتل.
3. د فرونتاول کمپریشن IP وپیرئ.
4. په SSLC پاڼه کې، د IP لپاره چلول کلیک وکړئ. SSLC ستاسو د IP نصبولو لارښود کولو لپاره د نصب کولو ډیالوګ بکس چمتو کوي.
5. ورته ځای ته د Intel Quartus Prime فولډر په څیر نصب کړئ.

جدول 5. د فرونتاول کمپریشن نصبولو ځایونه

ځای	سافټویر	پلیټ فارم
:\intelFPGA_pro\\ کوارټس \ ip \ altera_Cloud	د Intel Quartus Prime Pro Edition	وینډوز *
:/intelFPGA_pro// کوارټس/ip/altera_cloud	د Intel Quartus Prime Pro Edition	لینکس *

شکل 1. د فرونتاول کمپریشن IP نصبولو لارښود جوړښت د Intel Quartus Prime د نصبولو لارښود

د فرونتاول کمپریشن انټیل FPGA IP اوس د IP کتلاګ کې ښکاري.
اړوند معلومات

• Intel FPGA webسایټ
  
• د ځان خدمت جواز ورکولو مرکز (SSLC)

2.2. د فرونتاول کمپریشن IP پیرامیټریز کول
په چټکۍ سره د IP پیرامیټر ایډیټر کې خپل دودیز IP تغیرات تنظیم کړئ.

1. د Intel Quartus Prime Pro Edition پروژه جوړه کړئ په کوم کې چې ستاسو د IP کور مدغم کړئ.
   a. د Intel Quartus Prime Pro Edition کې، کلیک وکړئ File د نوي Intel Quartus Prime پروژه جوړولو لپاره د نوې پروژې وزرډ، یا File د موجوده کوارټس پریم پروژې خلاصولو لپاره پروژه خلاص کړئ. وزرډ تاسو ته د وسیله مشخص کولو لپاره هڅوي.
   ب. د وسیلې کورنۍ مشخص کړئ چې د IP لپاره د سرعت درجې اړتیاوې پوره کوي.
   ج. په پای کې کلیک وکړئ.
2. په IP کتلاګ کې، د Fronthaul Compression Intel FPGA IP غوره کړئ. د نوي IP تغیر کړکۍ څرګندیږي.
3. د خپل نوي دودیز IP توپیر لپاره د لوړې کچې نوم مشخص کړئ. د پیرامیټر مدیر د IP تغیراتو تنظیمات په a کې خوندي کوي file نومول شوی .ip.
4. په OK کلیک وکړئ. د پیرامیټر مدیر څرګندیږي.
   شکل 2. د فرونتاول کمپریشن IP پیرامیټر مدیر
5. د خپل IP تغیر لپاره پیرامیټونه مشخص کړئ. د ځانګړو IP پیرامیټونو په اړه د معلوماتو لپاره پیرامیټرو ته مراجعه وکړئ.
6. په ډیزاین کلیک وکړئample tab او ستاسو د ډیزاین لپاره پیرامیټونه مشخص کړئample.
   شکل 3. ډیزاین مثالampد پیرامیټر مدیر
7. کلیک وکړئ HDL پیدا کړئ. د نسل ډیالوګ بکس څرګندیږي.
8. محصول مشخص کړئ file د نسل اختیارونه، او بیا تولید کلیک وکړئ. د IP توپیر fileستاسو د ځانګړتیاوو سره سم تولید کړئ.
9. په پای کې کلیک وکړئ. د پیرامیټر مدیر د لوړې کچې .ip اضافه کوي file اوسنۍ پروژې ته په اوتومات ډول. که تاسو ته په لاسي ډول د .ip اضافه کولو غوښتنه وشي file پروژې ته، د پروژې اضافه کول / لرې کول کلیک وکړئ Fileپه پروژه کې د اضافه کولو لپاره file.
10. ستاسو د IP تغیراتو رامینځته کولو او انسټینټ کولو وروسته ، د بندرونو سره وصل کولو لپاره مناسب پن دندې ترسره کړئ او د هر ډول مناسب RTL پیرامیټرې تنظیم کړئ.

2.2.1. د فرونتاول کمپریشن IP پیرامیټونه
جدول 6. د فرونتاول کمپریشن IP پیرامیټونه

نوم	د اعتبار وړ ارزښتونه	تفصیل
د معلوماتو لارښوونه	TX او RX، یوازې TX، یوازې RX	د کمپریشن لپاره TX غوره کړئ؛ د کمپریشن لپاره RX.
د کمپریشن طریقه	BFP، mu-Law، یا BFP او mu-Law	د بلاک فلوټینګ ټکی، µ-قانون، یا دواړه غوره کړئ.

د میټاډاټا عرض	0 (د میټاډاټا بندرونه غیر فعال کړئ)، 32، 64، 96، 128 (بټ)	د میټاډاټا بس بیټ پلنوالی مشخص کړئ (غیر کمپریس شوي ډاټا).
پراخ شوی IQ عرض فعال کړئ	آن یا بند	د ملاتړ شوي IqWidth لپاره د 8-bit څخه تر 16-bit پورې فعال کړئ. د 9، 12، 14 او 16 بټونو ملاتړ شوي IqWidth لپاره بند کړئ.
د O-RAN مطابق	آن یا بند	د میټاډاټا پورټ لپاره د ORAN IP نقشه کولو تعقیبولو لپاره وګرځئ او د هرې برخې سرلیک لپاره د میټاډاټا معتبر سیګنال تایید کړئ. IP یوازې د 128-bit عرض میټاډاټا ملاتړ کوي. IP په هر پاکټ کې د یوې برخې او څو برخې ملاتړ کوي. میټاډاټا په هره برخه کې د میټاډاټا معتبر ادعا سره اعتبار لري. وتړئ نو IP د نقشې کولو اړتیا پرته د پاسټرو کانډویټ سیګنالونو په توګه میټاډاټا کاروي (د مثال په توګه: U-plane numPrb 0 فرض شوی). IP د 0 میټاډاټا پلن ملاتړ کوي (د میټاډاټا بندرونه غیر فعال کړئ)، 32، 64، 96، 128 بټونه. IP په هر پاکټ کې د یوې برخې ملاتړ کوي. میټاډاټا یوازې یو ځل د میټاډاټا معتبر ادعا کې د هرې کڅوړې لپاره اعتبار لري.

2.3. تولید شوی IP File جوړښت
د Intel Quartus Prime Pro Edition سافټویر لاندې IP کور محصول تولیدوي file جوړښت
جدول 7. تولید شوی IP Files

File نوم	تفصیل
<ستاسو_ip>.ip	د پلیټ فارم ډیزاینر سیسټم یا د لوړې کچې IP توپیر file.ستاسو_ip> هغه نوم دی چې تاسو خپل IP تغیر ورکوئ.
<ستاسو_ip>.cmp	د VHDL جز اعالمیه (.cmp) file یو متن دی file چې ځایی عمومي او پورټ تعریفونه لري چې تاسو یې د VHDL ډیزاین کې کارولی شئ files.
<ستاسو_ip>.html	یو راپور چې د پیوستون معلومات لري، د حافظې نقشه د هر مالک په اړه د هر غلام پته ښیې چې دا ورسره تړلی دی، او د پیرامیټر دندې.
<ستاسو_ip>_generation.rpt	IP یا د پلیټ فارم ډیزاینر نسل لاګ file. د IP تولید په جریان کې د پیغامونو لنډیز.
<ستاسو_ip>.qgsimc	د زیاتیدونکي بیا رغولو مالتړ لپاره د سمولو پیرامیټونه لیست کوي.
<ستاسو_ip>.qgsynthc	د ترکیب پیرامیټرونه لیست کوي ترڅو د زیاتیدونکي بیا تولید ملاتړ وکړي.
<ستاسو_ipqip	په Intel Quartus Prime سافټویر کې د IP برخې مدغم او تالیف کولو لپاره د IP برخې په اړه ټول اړین معلومات لري.
<ستاسو_ip>.sopcinfo	ستاسو د پلیټ فارم ډیزاینر سیسټم کې اړیکې او د IP برخې پیرامیټریزیشنونه تشریح کوي. تاسو کولی شئ د دې مینځپانګې تحلیل کړئ ترڅو اړتیاوې ترلاسه کړئ کله چې تاسو د IP برخو لپاره سافټویر ډرایور رامینځته کوئ. لاندې وسیلې لکه د Nios® II اوزار سلسله دا کاروي file. د .sopcinfo file او سیسټم file د Nios II وسیلې سلسلې لپاره رامینځته شوي د هر مالک لپاره د هر غلام لپاره د پتې نقشې معلومات شامل دي چې غلام ته لاسرسی لري. مختلف ماسټران ممکن د ځانګړي غلام برخې ته د لاسرسي لپاره مختلف پته نقشه ولري.
<ستاسو_ip>.csv	د IP برخې د اپ گریڈ حالت په اړه معلومات لري.
<ستاسو_ip>.bsf	د بلاک سمبول File (.bsf) د Intel Quartus Prime Block Diagram کې د کارولو لپاره د IP توپیر استازیتوب کوي Files (.bdf).
<ستاسو_ip>.spd	اړین داخله file د ip-make-simscript لپاره د ملاتړ شوي سمیلیټرونو لپاره د سمولو سکریپټ تولیدولو لپاره. د .spd file یو لیست لري fileد سمولو لپاره رامینځته شوی ، د یادونو په اړه معلوماتو سره چې تاسو یې پیل کولی شئ.

<ستاسو_ip>.ppf	د پن پلانر File (.ppf) د IP اجزاو لپاره پورټ او نوډ دندې ذخیره کوي چې د پن پلانر سره کارولو لپاره رامینځته شوي.
<ستاسو_ip>_bb.v	تاسو کولی شئ د ویریلوګ تور بکس وکاروئ (_bb.v) file د تور بکس په توګه د کارولو لپاره د خالي ماډل اعالمیې په توګه.
<ستاسو_ip> _inst.v یا _inst.vhd	HDL example instantiation template. تاسو کولی شئ د دې مینځپانګې کاپي او پیسټ کړئ file ستاسو په HDL کې file د IP تغیرات پیلولو لپاره.
<ستاسو_ip>.v یاستاسو_ip>.vhd	HDL files چې د ترکیب یا سمولیشن لپاره هر فرعي ماډل یا د ماشوم IP کور انسټیټیوټ کوي.
لارښود/	د ماډل سیم * سکریپټ msim_setup.tcl لري ترڅو سمولیشن تنظیم او چل کړي.
synopsys/vcs/ synopsys/vcsmx/	یو شیل سکریپټ لري vcs_setup.sh د VCS * سمولیشن تنظیم او چلولو لپاره. د شیل سکریپټ vcsmx_setup.sh او synopsys_ sim.setup لري file د VCS MX * سمولیشن تنظیم او چلولو لپاره.
قالب/	د شیل سکریپټ ncsim_setup.sh او نور ترتیب لري fileد NCSIM* سمولیشن تنظیم او چلولو لپاره.
aldec/	د شیل سکریپټ لري rivierapro_setup.sh د Aldec* سمولیشن تنظیم او چلولو لپاره.
xcelium/	د شیل سکریپټ xcelium_setup.sh او نور ترتیب لري fileد Xcelium* سمولیشن تنظیم او چلولو لپاره.
فرعي ماډلونه/	HDL لري fileد IP اصلي فرعي ماډلونو لپاره.
<د ماشوم IP کورونه>/	د هر تولید شوي ماشوم IP اصلي لارښود لپاره، د پلیټ فارم ډیزاینر synth/ او sim/ فرعي لارښودونه تولیدوي.

د فرونتاول کمپریشن IP فعالیت توضیحات

شکل 4. د فرونتاول کمپریشن IP کې کمپریشن او ډیکمپریشن شامل دي. د فرونتاول کمپریشن IP بلاک ډیاګرام

کمپریشن او ډیکمپریشن
د پری پروسس کولو بلاک پراساس بټ شفټ بلاک د 12 سرچینو عناصرو (REs) د سرچینې بلاک لپاره غوره بټ شفټ رامینځته کوي. بلاک د مقدار کولو شور کموي ، په ځانګړي توګه د ټیټ لپارهamplitude samples. له همدې امله، دا د غلطی ویکتور شدت (EVM) کموي چې کمپریشن معرفي کوي. د کمپریشن الګوریتم تقریبا د بریښنا ارزښت څخه خپلواک دی. د پیچلي داخلې فرض کول samples x = x1 + jxQ دی، د سرچینې بلاک لپاره د اصلي او خیالي اجزاو اعظمي مطلق ارزښت دا دی:
د سرچینې بلاک لپاره د اعظمي مطلق ارزښت درلودل ، لاندې معادل د دې سرچینې بلاک ته ټاکل شوي کیڼ شفټ ارزښت ټاکي:چیرته چې bitWidth د ان پټ بټ پراخوالی دی.
IP د 8، 9، 10، 11، 12، 13، 14، 15، 16 د کمپریشن تناسب ملاتړ کوي.
Mu-Law کمپریشن او Decompression
الګوریتم د Mu-law companding تخنیک کاروي، کوم چې د وینا کمپریشن په پراخه کچه کاروي. دا تخنیک د انپټ غیر کمپریس شوي سیګنال ، x ، د فعالیت سره د کمپرسور له لارې تیریږي ، f (x) ، مخکې له گول کولو او بټ ترنکیشن. دا تخنیک د انټرفیس په اوږدو کې کمپریس شوي ډاټا، y، لیږي. ترلاسه شوي معلومات د پراخیدونکي فنکشن څخه تیریږي (کوم چې د کمپرسور برعکس دی، F-1(y) . دا تخنیک د لږ تر لږه اندازه کولو غلطۍ سره غیر کمپریس شوي ډاټا بیا تولیدوي.
مساوي 1. د کمپرسور او ډیکمپریسور دندې
د Mu-law IQ کمپریشن الګوریتم د O-RAN مشخصات تعقیبوي.
اړوند معلومات
O-RAN webسایټ
3.1. د فرونتاول کمپریشن IP سیګنالونه
IP سره وصل او کنټرول کړئ.
ساعت او د انٹرفیس سیګنالونه بیا تنظیم کړئ=
جدول 8. د انٹرفیس سیګنالونه ساعت او بیا تنظیم کړئ

د سیګنال نوم	Bitwidth	هدایت	تفصیل
tx_clk	1	داخلول	د لیږدونکي ساعت. د ساعت فریکونسۍ د 390.625 Gbps لپاره 25 MHz او د 156.25 Gbps لپاره 10 MHz ده. ټول ټرانسمیټر انٹرفیس سیګنالونه د دې ساعت سره همغږي دي.
rx_clk	1	داخلول	د رسیدونکي ساعت. د ساعت فریکونسۍ د 390.625 Gbps لپاره 25 MHz او د 156.25 Gbps لپاره 10 MHz ده. د رسیدونکي انٹرفیس ټول سیګنالونه د دې ساعت سره همغږي دي.
csr_clk	1	داخلول	د CSR انٹرفیس لپاره ساعت. د ساعت فریکونسۍ 100 MHz ده.

tx_rst_n	1	داخلول	tx_clk ته همغږي د لیږدونکي انٹرفیس لپاره فعال ټیټ ریسیټ.
rx_rst_n	1	داخلول	rx_clk ته د رسیدونکي انٹرفیس همغږي لپاره فعال ټیټ ریسیټ.
csr_rst_n	1	داخلول	د CSR انٹرفیس لپاره فعال ټیټ ریسیټ د csr_clk سره همغږي.

د ټرانسپورټ انٹرفیس سیګنالونه لیږدول
جدول 9. د ټرانسپورټ انٹرفیس سیګنالونه لیږدول
د سیګنال ټول ډولونه غیر لاسلیک شوي عدد دي.

د سیګنال نوم	Bitwidth	هدایت	تفصیل
tx_avst_source_valid	1	محصول	کله چې تاکید وشي، دا په ګوته کوي چې باوري معلومات په avst_source_data کې شتون لري.
tx_avst_source_data	64	محصول	د PRB ساحې په شمول د udCompParam، iSample او qSample. د PRB بله برخه د پخوانۍ برخې PRB ساحې سره یوځای کیږي.
tx_avst_source_startofpacket	1	محصول	د چوکاټ لومړی بایټ په ګوته کوي.
tx_avst_source_endofpacket	1	محصول	د چوکاټ وروستی بایټ په ګوته کوي.
tx_avst_source_ready	1	داخلول	کله چې ټینګار وشي، د ټرانسپورټ پرت د معلوماتو منلو ته چمتو دی. د دې انٹرفیس لپاره readyLatency = 0.
tx_avst_source_empty	3	محصول	په avst_source_data کې د خالي بایټونو شمیر مشخص کوي کله چې avst_source_endofpacket ادعا کیږي.
tx_udcomphdr_o	8	محصول	د کارن ډیټا کمپریشن سرلیک ساحه. د tx_avst_source_valid سره همغږي. د کمپریشن میتود او د IQ بټ عرض تعریفوي د ډیټا برخه کې د کارونکي ډیټا لپاره. • [7:4] : udIqWidth • 16 د udIqWidth=0 لپاره، که نه نو د udIqWidth e,g, سره مساوي وي: - 0000b پدې معنی چې I او Q هر یو 16 بټونه پراخه دي؛ - 0001b پدې معنی چې I او Q هر یو 1 بټ پراخه دي؛ - 1111b پدې معنی چې I او Q هر یو 15 بټ پراخه دي • [3:0] : udCompMeth - 0000b - هیڅ فشار نشته - 0001b - د بلاک فلټینګ ټکی — 0011b – µ-قانون - نور - د راتلونکو میتودونو لپاره ساتل شوي.
tx_metadata_o	METADATA_WIDTH	محصول	کنډویټ سیګنالونه تیریږي او نه فشاریږي. د tx_avst_source_valid سره همغږي. د ترتیب وړ bitwidth METADATA_WIDTH. کله چې تاسو چالان کړئ د O-RAN مطابقته مراجعه وکړئ جدول 13 په پاڼه 17. کله چې تاسو بند کړئ د O-RAN مطابق, دا سیګنال یوازې د اعتبار وړ دی کله چې tx_avst_source_startofpacket 1 وي. tx_metadata_o معتبر سیګنال نلري او د درست دورې ښودلو لپاره tx_avst_source_valid کاروي. شتون نلري کله چې تاسو غوره کړئ 0 د میټاډاټا بندرونه غیر فعال کړئ لپاره د میټاډاټا عرض.

د ټرانسپورټ انٹرفیس سیګنالونه ترلاسه کړئ
جدول 10. د ټرانسپورټ انٹرفیس سیګنالونه ترلاسه کړئ
پدې انٹرفیس کې هیڅ بیک فشار نشته. په دې انٹرفیس کې د Avalon سټیمینګ خالي سیګنال اړین ندي ځکه چې دا تل صفر وي.

د سیګنال نوم	Bitwidth	هدایت	تفصیل
rx_avst_sink_valid	1	داخلول	کله چې تاکید وشي، دا په ګوته کوي چې باوري معلومات په avst_sink_data کې شتون لري. پدې انٹرفیس کې هیڅ avst_sink_ready سیګنال نشته.
rx_avst_sink_data	64	داخلول	د PRB ساحې په شمول د udCompParam، iSample او qSample. د PRB بله برخه د پخوانۍ برخې PRB ساحې سره یوځای کیږي.
rx_avst_sink_startofpacket	1	داخلول	د چوکاټ لومړی بایټ په ګوته کوي.
rx_avst_sink_endofpacket	1	داخلول	د چوکاټ وروستی بایټ په ګوته کوي.
rx_avst_sink_error	1	داخلول	کله چې په ورته دوره کې د avst_sink_endofpacket په څیر ټینګار وشي، دا په ګوته کوي چې اوسنی پاکټ د تېروتنې پاکټ دی
rx_udcomphdr_i	8	داخلول	د کارن ډیټا کمپریشن سرلیک ساحه. د rx_metadata_valid_i سره همغږي. د ډیټا برخه کې د کارونکي ډیټا لپاره د کمپریشن میتود او IQ بټ عرض تعریفوي. • [7:4] : udIqWidth • 16 د udIqWidth=0 لپاره، که نه نو د udIqWidth سره مساوي وي. د مثال په توګه - 0000b پدې معنی چې I او Q هر یو 16 بټونه پراخه دي؛ - 0001b پدې معنی چې I او Q هر یو 1 بټ پراخه دي؛ - 1111b پدې معنی چې I او Q هر یو 15 بټ پراخه دي • [3:0] : udCompMeth - 0000b - هیڅ فشار نشته - 0001b - بلاک فلټینګ ټکی — 0011b – µ-قانون - نور - د راتلونکو میتودونو لپاره ساتل شوي.
rx_metadata_i	METADATA_WIDTH	داخلول	غیر کمپریس شوي کانډیټ سیګنالونه پاس ترو. rx_metadata_i سیګنالونه د اعتبار وړ دي کله چې rx_metadata_valid_i ادعا کیږي، د rx_avst_sink_valid سره همغږي کیږي. د ترتیب وړ bitwidth METADATA_WIDTH. کله چې تاسو چالان کړئ د O-RAN مطابقته مراجعه وکړئ میز 15 په 18 پاڼه کې. کله چې تاسو بند کړئ د O-RAN مطابق, دا rx_metadata_i سیګنال یوازې د اعتبار وړ دی کله چې دواړه rx_metadata_valid_i او rx_avst_sink_startofpacket د 1 سره مساوي وي. شتون نلري کله چې تاسو انتخاب کړئ 0 د میټاډاټا بندرونه غیر فعال کړئ لپاره د میټاډاټا عرض.
rx_metadata_valid_i	1	داخلول	په ګوته کوي چې سرلیکونه (rx_udcomphdr_i او rx_metadata_i) اعتبار لري. د rx_avst_sink_valid سره همغږي. اجباري سیګنال. د O-RAN شاته مطابقت لپاره، د rx_metadata_valid_i ادعا وکړئ که چیرې IP معتبر عام سرلیک IEs او تکراري برخې IEs ولري. په rx_avst_sink_data کې د نوي برخې فزیکي سرچینې بلاک (PRB) ساحو چمتو کولو په اړه، د rx_metadata_i ان پټ کې د rx_metadata_valid_i سره یوځای نوې برخه IEs چمتو کړئ.

د غوښتنلیک انٹرفیس سیګنالونه لیږدول
جدول 11. د غوښتنلیک انٹرفیس سیګنالونه لیږدوي

د سیګنال نوم	Bitwidth	هدایت	تفصیل
tx_avst_sink_valid	1	داخلول	کله چې تاکید وشي، دا په ګوته کوي چې په دې انٹرفیس کې د PRB معتبر ساحې شتون لري. کله چې د سټرینګ حالت کې کار کوئ، ډاډ ترلاسه کړئ چې د پیکټ د پیل او د کڅوړې پای تر منځ د اعتبار وړ سیګنال بې ځایه کیدل یوازینۍ استثنا ده کله چې چمتو سیګنال بند شي.
tx_avst_sink_data	128	داخلول	د شبکې بایټ ترتیب کې د غوښتنلیک پرت څخه ډاټا.
tx_avst_sink_startofpacket	1	داخلول	د یوې کڅوړې لومړی PRB بایټ په ګوته کړئ
tx_avst_sink_endofpacket	1	داخلول	د یوې کڅوړې وروستی PRB بایټ په ګوته کړئ
tx_avst_sink_ready	1	محصول	کله چې تاکید وشي، په ګوته کوي چې د O-RAN IP د غوښتنلیک انٹرفیس څخه ډاټا منلو ته چمتو دی. د دې انٹرفیس لپاره readyLatency = 0
tx_udcomphdr_i	8	داخلول	د کارن ډیټا کمپریشن سرلیک ساحه. د tx_avst_sink_valid سره همغږي. د ډیټا برخه کې د کارونکي ډیټا لپاره د کمپریشن میتود او IQ بټ عرض تعریفوي. • [7:4] : udIqWidth • 16 د udIqWidth=0 لپاره، که نه نو د udIqWidth سره مساوي وي. د مثال په توګه - 0000b پدې معنی چې I او Q هر یو 16 بټونه پراخه دي؛ - 0001b پدې معنی چې I او Q هر یو 1 بټ پراخه دي؛ - 1111b پدې معنی چې I او Q هر یو 15 بټ پراخه دي • [3:0] : udCompMeth - 0000b - هیڅ فشار نشته - 0001b - د بلاک فلټینګ ټکی — 0011b – µ-قانون - نور - د راتلونکو میتودونو لپاره ساتل شوي.
tx_metadata_i	METADATA_WIDTH	داخلول	کنډویټ سیګنالونه تیریږي او نه فشاریږي. د tx_avst_sink_valid سره همغږي. د ترتیب وړ bitwidth METADATA_WIDTH. کله چې تاسو چالان کړئ د O-RAN مطابقته مراجعه وکړئ میز 13 په 17 پاڼه کې. کله چې تاسو بند کړئ د O-RAN مطابق، دا سیګنال یوازې د اعتبار وړ وي کله چې tx_avst_sink_startofpacket د 1 سره مساوي وي. tx_metadata_i معتبر سیګنال نلري او کاروي tx_avst_sink_valid د اعتبار وړ دورې ښودلو لپاره. شتون نلري کله چې تاسو غوره کړئ 0 د میټاډاټا بندرونه غیر فعال کړئ لپاره د میټاډاټا عرض.

د غوښتنلیک انٹرفیس سیګنالونه ترلاسه کړئ
جدول 12. د غوښتنلیک انٹرفیس سیګنالونه ترلاسه کړئ

د سیګنال نوم	Bitwidth	هدایت	تفصیل
rx_avst_source_valid	1	محصول	کله چې تاکید وشي، دا په ګوته کوي چې په دې انٹرفیس کې د PRB معتبر ساحې شتون لري. په دې انٹرفیس کې هیڅ avst_source_ready سیګنال نشته.
rx_avst_source_data	128	محصول	د شبکې بایټ ترتیب کې د غوښتنلیک پرت ته ډاټا.
rx_avst_source_startofpacket	1	محصول	د کڅوړې لومړی PRB بایټ په ګوته کوي
rx_avst_source_endofpacket	1	محصول	د یوې کڅوړې وروستی PRB بایټ په ګوته کوي
rx_avst_source_error	1	محصول	ښیي چې په کڅوړو کې تېروتنه شتون لري
rx_udcomphdr_o	8	محصول	د کارن ډیټا کمپریشن سرلیک ساحه. د rx_avst_source_valid سره همغږي. د ډیټا برخه کې د کارونکي ډیټا لپاره د کمپریشن میتود او IQ بټ عرض تعریفوي. • [7:4] : udIqWidth • 16 د udIqWidth=0 لپاره، که نه نو د udIqWidth سره مساوي وي. د مثال په توګه - 0000b پدې معنی چې I او Q هر یو 16 بټونه پراخه دي؛ - 0001b پدې معنی چې I او Q هر یو 1 بټ پراخه دي؛ - 1111b پدې معنی چې I او Q هر یو 15 بټ پراخه دي • [3:0] : udCompMeth - 0000b - هیڅ فشار نشته - 0001b - بلاک فلټینګ پوائنټ (BFP) — 0011b – µ-قانون - نور - د راتلونکو میتودونو لپاره ساتل شوي.
rx_metadata_o	METADATA_WIDTH	محصول	غیر کمپریس شوي کانډیټ سیګنالونه پاس ترو. rx_metadata_o سیګنالونه د اعتبار وړ دي کله چې rx_metadata_valid_o ادعا کیږي، د rx_avst_source_valid سره همغږي کیږي. د ترتیب وړ bitwidth METADATA_WIDTH. کله چې تاسو چالان کړئ د O-RAN مطابقته مراجعه وکړئ جدول 14 په 18 پاڼه کې. کله چې تاسو بند کړئ د O-RAN مطابق, rx_metadata_o یوازې هغه وخت اعتبار لري کله چې rx_metadata_valid_o د 1 سره مساوي وي. شتون نلري کله چې تاسو غوره کړئ 0 د میټاډاټا بندرونه غیر فعال کړئ لپاره د میټاډاټا عرض.
rx_metadata_valid_o	1	محصول	په ګوته کوي چې سرلیکونه (rx_udcomphdr_o او rx_metadata_o) د اعتبار وړ دي. rx_metadata_valid_o ادعا کیږي کله چې rx_metadata_o اعتبار ولري، د rx_avst_source_valid سره همغږي وي.

د O-RAN شاته مطابقت لپاره د میټاډاټا نقشه کول
جدول 13. tx_metadata_i 128-bit ننوت

د سیګنال نوم	Bitwidth	هدایت	تفصیل	د میټاډاټا نقشه کول
ساتل شوی	16	داخلول	ساتل شوی.	tx_metadata_i[127:112]
tx_u_size	16	داخلول	د سټریمینګ حالت لپاره په بایټس کې د U- الوتکې پیکټ اندازه.	tx_metadata_i[111:96]
tx_u_seq_id	16	داخلول	د پاکټ SeqID، کوم چې د eCPRI ټرانسپورټ سرلیک څخه ایستل شوی.	tx_metadata_i[95:80]
tx_u_pc_id	16	داخلول	PCID د eCPRI ټرانسپورټ او RoEflowId لپاره د ایترنیټ څخه د رادیو (RoE) ترانسپورت لپاره.	tx_metadata_i[79:64]
ساتل شوی	4	داخلول	ساتل شوی.	tx_metadata_i[63:60]
tx_u_data لارښود	1	داخلول	د جی این بی ډیټا لارښود. د ارزښت سلسله: {0b=Rx (یعني اپلوډ)، 1b=Tx (یعني ډاونلوډ)}	tx_metadata_i[59]
tx_u_filterIndex	4	داخلول	د چینل فلټر ته یو شاخص تعریفوي چې د IQ ډیټا او هوایی انٹرفیس ترمینځ کارول کیږي. د ارزښت سلسله: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	داخلول	د 10 ms چوکاټونو لپاره کاونټر (د ریپ کولو موده 2.56 ثانیې) ، په ځانګړي توګه frameId = چوکاټ شمیره ماډل 256. د ارزښت سلسله: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	داخلول	د 1 ms چوکاټ دننه د 10 ms فرعي چوکاټونو لپاره کاونټر. د ارزښت سلسله: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	داخلول	دا پیرامیټر د 1 ms فرعي فریم دننه د سلاټ شمیره ده. په یوه فرعي فریم کې ټول سلاټونه د دې پیرامیټر لخوا شمیرل کیږي. د ارزښت حد: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved}	tx_metadata_i[42:37]
tx_u_symbolid	6	داخلول	په سلاټ کې د سمبول شمیره پیژني. د ارزښت سلسله: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	داخلول	SectionID د U-plan ډیټا برخې د اړونده C-plan پیغام (او د برخې ډول) سره د ډیټا سره تړلي نقشه کوي. د ارزښت سلسله: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	داخلول	د سرچینې بلاک شاخص. په ګوته کړئ چې د هرې سرچینې بلاک کارول کیږي یا د هرې سرچینې بلاک کارول کیږي. د ارزښت حد: {0b=د هرې سرچینې بلاک کارول شوی؛ 1b = د هرې بلې سرچینې بلاک کارول شوی}	tx_metadata_i[18]
tx_u_startPrb	10	داخلول	د کارونکي الوتکې ډیټا برخې پیل PRB. د ارزښت سلسله: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	داخلول	PRBs تعریف کړئ چیرې چې د کارونکي الوتکې ډیټا برخه د اعتبار وړ وي.	tx_metadata_i[7:0]

			د ارزښت سلسله: {0000 0001b-1111 1111b، 0000 0000b = ټول PRBs په ټاکل شوي فرعي کیریر فاصله (SCS) او کیریر بینډ ویت }
tx_u_udCompHdr	8	داخلول	د ډیټا برخه کې د کارونکي ډیټا د کمپریشن میتود او IQ بټ عرض تعریف کړئ. د ارزښت سلسله: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

جدول 14. rx_metadata_valid_i/o

د سیګنال نوم	Bitwidth	هدایت	تفصیل	د میټاډاټا نقشه کول
rx_sec_hdr_valid	1	محصول	کله چې rx_sec_hdr_valid 1 وي، د U-plan برخې ډیټا ساحې د اعتبار وړ دي. عام سرلیک IEs د اعتبار وړ دي کله چې rx_sec_hdr_valid تایید شي، د avst_sink_u_startofpacket او avst_sink_u_valid سره همغږي کیږي. تکرار شوي برخې IEs د اعتبار وړ دي کله چې rx_sec_hdr_valid تایید شي، د avst_sink_u_valid سره همغږي کیږي. په avst_sink_u_data کې د PRB نوې برخې چمتو کولو په اړه، د rx_sec_hdr_valid ادعا سره نوې برخه IEs چمتو کړئ.	rx_metadata_valid_o

جدول 15. rx_metadata_o 128-bit محصول

د سیګنال نوم	Bitwidth	هدایت	تفصیل	د میټاډاټا نقشه کول
ساتل شوی	32	محصول	ساتل شوی.	rx_metadata_o[127:96]
rx_u_seq_id	16	محصول	د پاکټ SeqID، کوم چې د eCPRI ټرانسپورټ سرلیک څخه ایستل شوی.	rx_metadata_o[95:80]
rx_u_pc_id	16	محصول	PCID د eCPRI ټرانسپورټ لپاره او RoEflowId د RoE ټرانسپورټ لپاره	rx_metadata_o[79:64]
ساتل	4	محصول	ساتل شوی.	rx_metadata_o[63:60]
rx_u_data لارښود	1	محصول	د جی این بی ډیټا لارښود. د ارزښت سلسله: {0b=Rx (یعني اپلوډ)، 1b=Tx (یعني ډاونلوډ)}	rx_metadata_o[59]
rx_u_filterIndex	4	محصول	د IQ ډیټا او هوایی انٹرفیس ترمینځ کارولو لپاره چینل فلټر ته شاخص تعریفوي. د ارزښت سلسله: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	محصول	د 10 ms چوکاټونو لپاره کاونټر (د ریپ کولو موده 2.56 ثانیې)، په ځانګړې توګه frameId= د چوکاټ شمیره ماډل 256. د ارزښت حد: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	محصول	د 1ms چوکاټ دننه د 10ms فرعي چوکاټونو لپاره کاونټر. د ارزښت سلسله: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	محصول	د سلاټ شمیره د 1ms فرعي فریم دننه. په یوه فرعي فریم کې ټول سلاټونه د دې پیرامیټر لخوا شمیرل کیږي. د ارزښت سلسله: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved}	rx_metadata_o[42:37]
rx_u_symbolid	6	محصول	په سلاټ کې د سمبول شمیره پیژني. د ارزښت سلسله: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	محصول	SectionID د U-plan ډیټا برخې د اړونده C-plan پیغام (او د برخې ډول) سره د ډیټا سره تړلي نقشه کوي. د ارزښت سلسله: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	محصول	د سرچینې بلاک شاخص. دا په ګوته کوي چې آیا د هرې سرچینې بلاک کارول کیږي یا هره بله سرچینه کارول کیږي. د ارزښت حد: {0b=د هرې سرچینې بلاک کارول شوی؛ 1b = د هرې بلې سرچینې بلاک کارول شوی}	rx_metadata_o[18]
rx_u_startPrb	10	محصول	د کارونکي الوتکې ډیټا برخې پیل PRB. د ارزښت سلسله: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	محصول	PRBs تعریفوي چیرې چې د کارونکي الوتکې ډیټا برخه اعتبار لري. د ارزښت حد: {0000 0001b-1111 1111b، 0000 0000b = ټول PRBs په ټاکل شوي SCS او کیریر بینډ ویت کې }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	محصول	د ډیټا برخه کې د کارونکي ډیټا د کمپریشن میتود او IQ بټ عرض تعریفوي. د ارزښت سلسله: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

د CSR انٹرفیس سیګنالونه
جدول 16. د CSR انٹرفیس سیګنالونه

د سیګنال نوم	د بټ پراخوالی	هدایت	تفصیل
csr_address	16	داخلول	د تنظیم کولو راجستر پته.
csr_write	1	داخلول	د تنظیم کولو راجستر لیکل فعال کړئ.
csr_writedata	32	داخلول	د تنظیم کولو راجستر ډاټا لیکل.
csr_readdata	32	محصول	د تنظیم کولو راجستر ډاټا لوستل.
csr_read	1	داخلول	د تنظیم کولو راجستر لوستل فعال کړئ.
csr_readdatavalid	1	محصول	د تنظیم کولو راجستر د لوستلو ډاټا اعتبار لري.
csr_waitrequest	1	محصول	د تنظیم کولو راجستر انتظار غوښتنه.

د فرونتاول کمپریشن IP راجسترونه

د کنټرول او حالت انٹرفیس له لارې د فرنټاول کمپریشن فعالیت کنټرول او څارنه.
جدول 17. نقشه ثبت کړئ

CSR_ADDRESS (د کلمې آفسیټ)	نوم ثبت کړئ
0x0	کمپریشن_موډ
0x1	tx_error
0x2	rx_error

جدول 18. د کمپریشن_موډ راجستر

د بټ پراخوالی	تفصیل	لاسرسی	د HW ری سیٹ ارزښت
31:9	ساتل شوی	RO	0x0
8:8	کاري حالت: • 1'b0 جامد کمپریشن حالت دی • 1'b1 متحرک کمپریشن حالت دی	RW	0x0
7:0	د جامد کاروونکي ډیټا کمپریشن سرلیک: • 7:4 udIqWidth دی - 4'b0000 16 بټونه دي - 4'b1111 15 بټونه دي -: - 4'b0001 1 بټ دی • 3:0 udCompMeth دی - 4'b0000 هیڅ کمپریشن ندی - 4'b0001 د بلاک فلټینګ ټکی دی - 4'b0011 µ-قانون دی • نور خوندي دي	RW	0x0

جدول 19. tx د تېروتنې راجستر

د بټ پراخوالی	تفصیل	لاسرسی	د HW ری سیٹ ارزښت
31:2	ساتل شوی	RO	0x0
1:1	ناسم IqWidth. IP د Iqwidth 0 (16-bit Iqwidth) ته ټاکي که چیرې دا ناباوره یا غیر ملاتړ شوي اقوایډ کشف کړي.	RW1C	0x0
0:0	ناسم کمپریشن طریقه IP کڅوړه راوباسي.	RW1C	0x0

جدول 20. rx د تېروتنې راجستر

د بټ پراخوالی	تفصیل	لاسرسی	د HW ری سیٹ ارزښت
31:8	ساتل شوی	RO	0x0
1:1	ناسم IqWidth. IP کڅوړه راوباسي.	RW1C	0x0
0:0	ناسم کمپریشن طریقه IP د کمپریشن میتود لاندې ډیفالټ ملاتړ شوي کمپریشن میتود ته ټاکي: • یوازې د بلاک فلوټینګ پوائنټ فعال شوی: ډیفالټ بلاک فلټینګ پوائنټ ته. • یوازې μ-قانون فعال شوی: ډیفالټ μ-قانون ته. • د بلاک فلوټینګ پوائنټ او μ-قانون دواړه فعال شوي: د بلاک فلټینګ پوائنټ ته ډیفالټ.	RW1C	0x0

Fronthaul Compression Intel FPGA IPs د کارن لارښود آرشیف

د دې سند د وروستي او پخوانیو نسخو لپاره، مراجعه وکړئ: د فرونتال کمپریشن انټیل FPGA IP کارن لارښود. که چیرې د IP یا سافټویر نسخه لیست نه وي، د مخکینۍ IP یا سافټویر نسخه لپاره د کارونکي لارښود پلي کیږي.

د فرونتاول کمپریشن انټیل FPGA IP کارن لارښود لپاره د سند بیاکتنې تاریخ

د سند نسخه	د Intel Quartus Prime نسخه	IP نسخه	بدلونونه
2022.08.08	21.4	1.0.1	د 0 څخه تر 0 پورې د میټاډاټا پلن درست شوی (د میټاډاټا بندرونه غیر فعال کړئ).
2022.03.22	21.4	1.0.1	• بدل شوی سیګنال توضیحات: - tx_avst_sink_data او tx_avst_source_data - rx_avst_sink_data او rx_avst_source_data اضافه شوی د وسیلې ملاتړ شوي سرعت درجې میز اضافه شوی فعالیت او د سرچینو کارول
2021.12.07	21.3	1.0.0	د امر کولو کوډ تازه شوی.
2021.11.23	21.3	1.0.0	ابتدايي خوشې کول.

Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه. * نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

آنلاین نسخه
فیډبیک واستوئ
ID: 709301
UG-20346
نسخه: 2022.08.08
ISO 9001:2015 ثبت شوی

اسناد / سرچینې

	د انټیل فرونتاول کمپریشن FPGA IP [pdf] د کارونکي لارښود Fronthaul کمپریشن FPGA IP، Fronthaul، کمپریشن FPGA IP، FPGA IP
	د انټیل فرونتاول کمپریشن FPGA IP [pdf] د کارونکي لارښود UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, کمپریشن FPGA IP, FPGA IP

حوالې

• د کارن لارښود