Fronthaul Compression FPGA IP
Uživatelská příručka

Fronthaul Compression FPGA IP

Fronthaul Compression Uživatelská příručka Intel® FPGA IP
Aktualizováno pro Intel® Quartus® Prime
Design Suite: 21.4 IP
Verze: 1.0.1

O Fronthaul Compression Intel® FPGA IP

Fronthaul Compression IP se skládá z komprese a dekomprese pro data IQ U-plane. Kompresní stroj vypočítává µ-zákon nebo blokovou kompresi s plovoucí desetinnou čárkou na základě hlavičky komprese uživatelských dat (udCompHdr). Tato IP používá Avalon streaming interface pro IQ data, conduit signály a pro metadata a signály postranního pásma a Avalon paměťově mapované rozhraní pro řídicí a stavové registry (CSR).
IP mapuje komprimované IQ a parametr komprese uživatelských dat (udCompParam) podle formátu rámce užitečného zatížení sekce specifikovaného ve specifikaci O-RAN O-RAN Fronthaul Control, User and Synchronization Plane verze 3.0 duben 2020 (O-RAN-WG4.CUS .0-v03.00). Šířka dat streamingového a zdrojového rozhraní Avalon je 128 bitů pro aplikační rozhraní a 64 bitů pro přenosové rozhraní, aby byl podporován maximální poměr komprese 2:1.
Související informace
O-RAN webmísto
1.1. Funkce Fronthaul Compression Intel® FPGA IP

• -zákon a blok komprese a dekomprese s plovoucí desetinnou čárkou
• Šířka IQ 8-bit až 16-bit
• Statická a dynamická konfigurace formátu U-plane IQ a kompresní hlavičky
• Paket s více sekcemi (pokud je zapnuto O-RAN kompatibilní)

1.2. Fronthaul Compression Podpora rodiny zařízení Intel® FPGA IP
Intel nabízí následující úrovně podpory zařízení pro Intel FPGA IP:

• Pokročilá podpora – IP je k dispozici pro simulaci a kompilaci pro tuto řadu zařízení. Programování FPGA file Podpora (.pof) není k dispozici pro software Quartus Prime Pro Stratix 10 Edition Beta, a proto nelze zaručit uzavření časování IP. Modely načasování zahrnují počáteční technické odhady zpoždění na základě časných informací po rozvržení. Modely časování podléhají změnám, protože testování křemíku zlepšuje korelaci mezi skutečným křemíkem a modely časování. Toto jádro IP můžete použít pro studie systémové architektury a využití zdrojů, simulace, pinout, hodnocení latence systému, základní hodnocení časování (rozpočtování potrubí) a strategii přenosu I/O (šířka datové cesty, hloubka shluku, kompromisy standardů I/O ).
• Předběžná podpora – Intel ověřuje jádro IP pomocí předběžných modelů časování pro tuto řadu zařízení. Jádro IP splňuje všechny funkční požadavky, ale může stále procházet analýzou časování pro rodinu zařízení. V produkčních návrzích jej můžete používat opatrně.
• Finální podpora – Intel ověřuje IP pomocí finálních modelů časování pro tuto rodinu zařízení. IP splňuje všechny funkční a časové požadavky pro rodinu zařízení. Můžete jej použít ve výrobních návrzích.

Tabulka 1. Podpora rodiny zařízení IP Fronthaul Compression

Rodina zařízení	Podpora
Intel® Agilex™ (E-tile)	Předběžný
Intel Agilex (F-tile)	Záloha
Intel Arria® 10	Finále
Intel Stratix® 10 (pouze zařízení H- a E-tile)	Finále
Další rodiny zařízení	Žádná podpora

Tabulka 2. Rychlostní stupně podporované zařízením

Rodina zařízení	FPGA Fabric Speed ​​Grade
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Informace o vydání pro Fronthaul Compression Intel FPGA IP
Verze Intel FPGA IP odpovídají verzím softwaru Intel Quartus® Prime Design Suite až do verze 19.1. Počínaje softwarem Intel Quartus Prime Design Suite verze 19.2 má Intel FPGA IP nové schéma verzování.
Číslo verze Intel FPGA IP (XYZ) se může měnit s každou verzí softwaru Intel Quartus Prime. Změna v:

• X označuje zásadní revizi IP. Pokud aktualizujete software Intel Quartus Prime, musíte obnovit IP.
• Y znamená, že IP obsahuje nové funkce. Obnovte svou IP adresu tak, aby zahrnovala tyto nové funkce.
• Z znamená, že IP obsahuje drobné změny. Obnovte svou IP adresu tak, aby zahrnovala tyto změny.

Tabulka 3. Informace o vydání IP komprese fronthaul

Položka	Popis
Verze	1.0.1
Datum vydání	února 2022
Objednací kód	IP-FH-COMP

1.4. Výkon komprese fronthaul a využití zdrojů
Zdroje IP zacílené na zařízení Intel Agilex, zařízení Intel Arria 10 a Intel Stratix 10
Tabulka 4. Výkon komprese fronthaul a využití zdrojů
Všechny položky jsou pro kompresi a dekompresi dat směr IP

Zařízení	IP	Almužna	Logické registry		M20K
			Primární	Sekundární
Intel Agilex	Blok s plovoucí desetinnou čárkou	14,969	25,689	6,093	0
	µ-zákon	22,704	39,078	7,896	0
	Blok s plovoucí desetinnou čárkou a µ-zákon	23,739	41,447	8,722	0
	Blok s plovoucí desetinnou čárkou, µ-zákon a rozšířená šířka IQ	23,928	41,438	8,633	0
Intel Arria 10	Blok s plovoucí desetinnou čárkou	12,403	16,156	5,228	0
	µ-zákon	18,606	23,617	5,886	0
	Blok s plovoucí desetinnou čárkou a µ-zákon	19,538	24,650	6,140	0
	Blok s plovoucí desetinnou čárkou, µ-zákon a rozšířená šířka IQ	19,675	24,668	6,141	0
Intel Stratix 10	Blok s plovoucí desetinnou čárkou	16,852	30,548	7,265	0
	µ-zákon	24,528	44,325	8,080	0
	Blok s plovoucí desetinnou čárkou a µ-zákon	25,690	47,357	8,858	0
	Blok s plovoucí desetinnou čárkou, µ-zákon a rozšířená šířka IQ	25,897	47,289	8,559	0

Začínáme s Fronthaul Compression Intel FPGA IP

Popisuje instalaci, parametrizaci, simulaci a inicializaci Fronthaul Compression IP.
2.1. Získání, instalace a licence Fronthaul Compression IP
Fronthaul Compression IP je rozšířený Intel FPGA IP, který není součástí vydání Intel Quartus Prime.

1. Pokud nemáte účet My Intel, vytvořte si jej.
2. Přihlaste se pro přístup do samoobslužného licenčního centra (SSLC).
3. Kupte si Fronthaul Compression IP.
4. Na stránce SSLC klikněte na Spustit pro IP. SSLC poskytuje instalační dialogové okno, které vás provede instalací IP.
5. Nainstalujte do stejného umístění jako složka Intel Quartus Prime.

Tabulka 5. Místa instalace přední komprese

Umístění	Software	Platforma
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Okna*
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

Obrázek 1. Struktura instalačního adresáře IP Fronthaul Compression Adresář instalace Intel Quartus Prime

Fronthaul Compression Intel FPGA IP se nyní objevuje v IP katalogu.
Související informace

• Intel FPGA webmísto
  
• Samoobslužné licenční centrum (SSLC)

2.2. Parametrizace IP komprese fronthaul
Rychle nakonfigurujte vlastní variaci IP v Editoru parametrů IP.

1. Vytvořte projekt Intel Quartus Prime Pro Edition, do kterého integrujete své IP jádro.
   A. V Intel Quartus Prime Pro Edition klepněte na File New Project Wizard pro vytvoření nového projektu Intel Quartus Prime, popř File Otevřete projekt, chcete-li otevřít existující projekt Quartus Prime. Průvodce vás vyzve k zadání zařízení.
   b. Zadejte rodinu zařízení, která splňuje požadavky na rychlostní stupeň pro IP.
   C. Klepněte na tlačítko Dokončit.
2. V katalogu IP vyberte Fronthaul Compression Intel FPGA IP. Zobrazí se okno Nová varianta IP.
3. Zadejte název nejvyšší úrovně pro vaši novou vlastní variantu IP. Editor parametrů uloží nastavení variace IP do a file jmenoval .ip.
4. Klepněte na tlačítko OK. Zobrazí se editor parametrů.
   Obrázek 2. Fronthaul Compression IP Parameter Editor
5. Zadejte parametry pro vaši variantu IP. Informace o konkrétních parametrech IP naleznete v části Parametry.
6. Klepněte na příkaz Design Example a zadejte parametry pro váš návrh, napřample.
   Obrázek 3. Návrh Přample Editor parametrů
7. Klikněte na Generovat HDL. Zobrazí se dialogové okno Generování.
8. Zadejte výstup file možnosti generování a poté klepněte na Generovat. Variace IP files generovat podle vašich specifikací.
9. Klepněte na tlačítko Dokončit. Editor parametrů přidá .ip nejvyšší úrovně file automaticky do aktuálního projektu. Pokud budete vyzváni k ručnímu přidání .ip file k projektu klepněte na Přidat nebo odebrat projekt Files v projektu přidat file.
10. Po vygenerování a vytvoření instance vaší variace IP proveďte vhodná přiřazení pinů pro připojení portů a nastavte jakékoli vhodné parametry RTL pro jednotlivé instance.

2.2.1. Parametry IP komprese fronthaul
Tabulka 6. Parametry IP komprese fronthaul

Jméno	Platné hodnoty	Popis
Směr dat	TX a RX, pouze TX, pouze RX	Vyberte TX pro kompresi; RX pro dekompresi.
Kompresní metoda	BFP, mu-Law, nebo BFP a mu-Law	Vyberte blok s plovoucí desetinnou čárkou, µ-zákon nebo obojí.

Šířka metadat	0 (Zakázat porty metadat), 32, 64, 96, 128 (bit)	Zadejte bitovou šířku sběrnice metadat (nekomprimovaná data).
Povolit rozšířenou šířku IQ	Zapnuto nebo vypnuto	Zapněte pro podporovanou IqWidth 8-bit až 16-bit. Vypněte pro podporované IqWidth 9, 12, 14 a 16 bitů.
Vyhovující O-RAN	Zapnuto nebo vypnuto	Zapněte, abyste sledovali mapování IP ORAN pro port metadat a potvrdili platný signál metadat pro každé záhlaví sekce. IP podporuje pouze metadata o šířce 128 bitů. IP podporuje jednu sekci a více sekcí na paket. Metadata jsou platná v každé sekci s platným tvrzením metadat. Vypněte, aby IP používala metadata jako signály průchozího vedení bez požadavku na mapování (např.: U-rovina numPrb se předpokládá 0). IP podporuje šířky metadat 0 (Zakázat porty metadat), 32, 64, 96, 128 bitů. IP podporuje jednu sekci na paket. Metadata jsou platná pouze jednou v platném výrazu metadat pro každý paket.

2.3. Vygenerovaná IP File Struktura
Software Intel Quartus Prime Pro Edition generuje následující výstup jádra IP file struktura.
Tabulka 7. Generovaná IP Files

File Jméno	Popis
<vaše_ip>.ip	Systém Platform Designer nebo varianta IP nejvyšší úrovně file.vaše_ip> je název, který zadáte své IP variantě.
<vaše_ip>.cmp	Deklarace součásti VHDL (.cmp) file je text file který obsahuje místní obecné definice a definice portů, které můžete použít v návrhu VHDL files.
<vaše_ip>.html	Zpráva, která obsahuje informace o připojení, mapu paměti zobrazující adresu každého slave zařízení s ohledem na každý master, ke kterému je připojen, a přiřazení parametrů.
<vaše_ip>_generation.rpt	Protokol generování IP nebo Platform Designer file. Souhrn zpráv během generování IP.
<vaše_ip>.qgsimc	Uvádí parametry simulace pro podporu přírůstkové regenerace.
<vaše_ip>.qgsynthc	Uvádí parametry syntézy pro podporu přírůstkové regenerace.
<vaše_ip>.qip	Obsahuje všechny požadované informace o IP komponentě pro integraci a kompilaci IP komponenty v softwaru Intel Quartus Prime.
<vaše_ip>.sopcinfo	Popisuje připojení a parametrizace komponent IP ve vašem systému Platform Designer. Jeho obsah můžete analyzovat, abyste získali požadavky při vývoji softwarových ovladačů pro součásti IP. Toho využívají následné nástroje, jako je nástrojový řetěz Nios® II file. Soubor .sopcinfo file a systém.h file generované pro řetězec nástrojů Nios II zahrnují informace o adresové mapě pro každou podřízenou jednotku ve vztahu ke každému masteru, který k podřízené jednotce přistupuje. Různé mastery mohou mít různou mapu adres pro přístup k určité podřízené komponentě.
<vaše_ip>.csv	Obsahuje informace o stavu upgradu součásti IP.
<vaše_ip>.bsf	Symbol bloku File (.bsf) reprezentace varianty IP pro použití v blokovém diagramu Intel Quartus Prime Files (.bdf).
<vaše_ip>.spd	Požadovaný vstup file pro ip-make-simscript ke generování simulačních skriptů pro podporované simulátory. Soubor .spd file obsahuje seznam files generované pro simulaci spolu s informacemi o pamětech, které můžete inicializovat.

<vaše_ip>.ppf	Plánovač pinů File (.ppf) ukládá přiřazení portů a uzlů pro komponenty IP vytvořené pro použití s ​​plánovačem pinů.
<vaše_ip>_bb.v	Můžete použít černou skříňku Verilog (_bb.v) file jako prázdná deklarace modulu pro použití jako černá skříňka.
<vaše_ip>_inst.v nebo _inst.vhd	HDL example instanční šablona. Můžete zkopírovat a vložit obsah tohoto file do vašeho HDL file k vytvoření instance IP variace.
<vaše_ip>.v orvaše_ip>.vhd	HDL files, které vytvářejí instanci každého submodulu nebo podřízeného IP jádra pro syntézu nebo simulaci.
učitel/	Obsahuje skript ModelSim* msim_setup.tcl pro nastavení a spuštění simulace.
synopsys/vcs/ synopsys/vcsmx/	Obsahuje skript shellu vcs_setup.sh pro nastavení a spuštění simulace VCS*. Obsahuje skript shellu vcsmx_setup.sh a synopsys_ sim.setup file k nastavení a spuštění simulace VCS MX*.
kadence/	Obsahuje skript shellu ncsim_setup.sh a další nastavení files k nastavení a spuštění simulace NCSIM*.
aldec/	Obsahuje skript shellu rivierapro_setup.sh pro nastavení a spuštění simulace Aldec*.
xcelium/	Obsahuje shellový skript xcelium_setup.sh a další nastavení files k nastavení a spuštění simulace Xcelium*.
submoduly/	Obsahuje HDL files pro základní submoduly IP.
<podřízená IP jádra>/	Platform Designer generuje pro každý vygenerovaný podřízený adresář IP jádra synth/ a sim/ podadresáře.

Popis funkce Fronthaul Compression IP

Obrázek 4. Fronthaul Compression IP zahrnuje kompresi a dekompresi. Blokové schéma IP komprese fronthaul

Komprese a dekomprese
Blok bitového posunu na základě bloku předběžného zpracování generuje optimální bitové posuny pro zdrojový blok 12 zdrojových prvků (RE). Blok snižuje kvantizační šum, zejména pro nízkéamplitude samples. Snižuje tedy velikost vektoru chyby (EVM), kterou komprese zavádí. Kompresní algoritmus je téměř nezávislý na hodnotě výkonu. Za předpokladu komplexního vstupu samples je x = x1 + jxQ, maximální absolutní hodnota reálné a imaginární složky pro zdrojový blok je:
S maximální absolutní hodnotou pro zdrojový blok určuje následující rovnice hodnotu posunu doleva přiřazenou tomuto zdrojovému bloku:Kde bitWidth je vstupní bitová šířka.
IP podporuje kompresní poměry 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law komprese a dekomprese
Algoritmus využívá techniku ​​kompenzace Mu-law, kterou komprese řeči široce používá. Tato technika prochází vstupní nekomprimovaný signál x přes kompresor s funkcí f(x) před zaokrouhlením a bitovým zkrácením. Technika odesílá komprimovaná data, y, přes rozhraní. Přijatá data procházejí rozšiřující funkcí (což je inverzní funkce kompresoru, F-1(y). Technika reprodukuje nekomprimovaná data s minimální chybou kvantizace.
Rovnice 1. Funkce kompresoru a dekompresoru
Algoritmus komprese Mu-law IQ se řídí specifikací O-RAN.
Související informace
O-RAN webmísto
3.1. Přední kompresní IP signály
Připojte a ovládejte IP.
Clock and Reset Interface Signals=
Tabulka 8. Hodiny a resetovací signály rozhraní

Název signálu	Bitová šířka	Směr	Popis
tx_clk	1	Vstup	Vysílací hodiny. Frekvence hodin je 390.625 MHz pro 25 Gbps a 156.25 MHz pro 10 Gbps. Všechny signály rozhraní vysílače jsou synchronní s těmito hodinami.
rx_clk	1	Vstup	Hodiny přijímače. Frekvence hodin je 390.625 MHz pro 25 Gbps a 156.25 MHz pro 10 Gbps. Všechny signály rozhraní přijímače jsou synchronní s těmito hodinami.
csr_clk	1	Vstup	Hodiny pro rozhraní CSR. Frekvence hodin je 100 MHz.

tx_rst_n	1	Vstup	Aktivní dolní reset pro rozhraní vysílače synchronní s tx_clk.
rx_rst_n	1	Vstup	Aktivní nízký reset pro rozhraní přijímače synchronní s rx_clk.
csr_rst_n	1	Vstup	Aktivní nízký reset pro rozhraní CSR synchronní s csr_clk.

Přenášejte signály transportního rozhraní
Tabulka 9. Přenos signálů transportního rozhraní
Všechny typy signálů jsou celá čísla bez znaménka.

Název signálu	Bitová šířka	Směr	Popis
tx_avst_source_valid	1	Výstup	Při potvrzení znamená, že na avst_source_data jsou dostupná platná data.
tx_avst_source_data	64	Výstup	PRB pole včetně udCompParam, iSample a qSample. Další sekce PRB pole jsou zřetězena k předchozí sekci PRB pole.
tx_avst_source_startofpacket	1	Výstup	Označuje první bajt rámce.
tx_avst_source_endofpacket	1	Výstup	Označuje poslední bajt rámce.
tx_avst_source_ready	1	Vstup	Po potvrzení znamená, že transportní vrstva je připravena přijímat data. readyLatency = 0 pro toto rozhraní.
tx_avst_source_empty	3	Výstup	Určuje počet prázdných bajtů na avst_source_data, když je uplatněn avst_source_endofpacket.
tx_udcomphdr_o	8	Výstup	Pole záhlaví komprese uživatelských dat. Synchronní s tx_avst_source_valid. Definuje metodu komprese a bitovou šířku IQ pro uživatelská data v datové sekci. • [7:4] : udIqWidth • 16 pro udIqWidth=0, jinak se rovná udIqWidth e,g,: — 0000b znamená, že I a Q mají šířku 16 bitů; — 0001b znamená, že I a Q mají šířku 1 bit; — 1111b znamená, že I a Q mají šířku 15 bitů • [3:0]: udCompMeth — 0000b – žádná komprese — 0001b – blok s plovoucí desetinnou čárkou — 0011b – µ-zákon — ostatní – vyhrazené pro budoucí metody.
tx_metadata_o	METADATA_WIDTH	Výstup	Signály vedení procházejí a nejsou komprimovány. Synchronní s tx_avst_source_valid. Konfigurovatelná bitová šířka METADATA_WIDTH. Když zapnete Vyhovující O-RAN, viz Tabulka 13 na straně 17.Když vypnete Vyhovující O-RAN, tento signál je platný pouze v případě, že tx_avst_source_startofpacket je 1. tx_metadata_o nemá platný signál a používá tx_avst_source_valid k označení platného cyklu. Není k dispozici, když vyberete 0 Zakázat porty metadat pro Šířka metadat.

Přijímat signály transportního rozhraní
Tabulka 10. Příjem signálů transportního rozhraní
Žádný zpětný tlak na tomto rozhraní. Avalon streaming empty signal není v tomto rozhraní nutný, protože je vždy nulový.

Název signálu	Bitová šířka	Směr	Popis
rx_avst_sink_valid	1	Vstup	Když je potvrzeno, znamená to, že na avst_sink_data jsou dostupná platná data. Na tomto rozhraní není žádný signál avst_sink_ready.
rx_avst_sink_data	64	Vstup	PRB pole včetně udCompParam, iSample a qSample. Další sekce PRB pole jsou zřetězena k předchozí sekci PRB pole.
rx_avst_sink_startofpacket	1	Vstup	Označuje první bajt rámce.
rx_avst_sink_endofpacket	1	Vstup	Označuje poslední bajt rámce.
rx_avst_sink_error	1	Vstup	Při uplatnění ve stejném cyklu jako avst_sink_endofpacket znamená, že aktuální paket je chybový paket.
rx_udcomphdr_i	8	Vstup	Pole záhlaví komprese uživatelských dat. Synchronní s rx_metadata_valid_i. Definuje metodu komprese a bitovou šířku IQ pro uživatelská data v datové sekci. • [7:4] : udIqWidth • 16 pro udIqWidth=0, jinak se rovná udIqWidth. např — 0000b znamená, že I a Q mají šířku 16 bitů; — 0001b znamená, že I a Q mají šířku 1 bit; — 1111b znamená, že I a Q mají šířku 15 bitů • [3:0]: udCompMeth — 0000b – žádná komprese — 0001b – blok s plovoucí desetinnou čárkou — 0011b – µ-zákon — ostatní – vyhrazené pro budoucí metody.
rx_metadata_i	METADATA_WIDTH	Vstup	Nekomprimované vedení signálů prochází. Signály rx_metadata_i jsou platné, když je potvrzeno rx_metadata_valid_i, synchronní s rx_avst_sink_valid. Konfigurovatelná bitová šířka METADATA_WIDTH. Když zapnete Vyhovující O-RAN, viz Tabulka 15 na straně 18. Když vypnete Vyhovující O-RAN, je tento signál rx_metadata_i platný pouze tehdy, když se rx_metadata_valid_i i rx_avst_sink_startofpacket rovna 1. Není k dispozici, když vyberete 0 Zakázat porty metadat pro Šířka metadat.
rx_metadata_valid_i	1	Vstup	Označuje, že záhlaví (rx_udcomphdr_i a rx_metadata_i) jsou platná. Synchronní s rx_avst_sink_valid. Povinný signál. Pro zpětnou kompatibilitu O-RAN použijte rx_metadata_valid_i, pokud má IP platná IE se společnou hlavičkou a IE s opakovanými sekcemi. Při poskytování nových polí bloku fyzického zdroje (PRB) sekce v rx_avst_sink_data poskytněte nové IE sekce ve vstupu rx_metadata_i spolu s rx_metadata_valid_i.

Přenášet signály aplikačního rozhraní
Tabulka 11. Přenos signálů aplikačního rozhraní

Název signálu	Bitová šířka	Směr	Popis
tx_avst_sink_valid	1	Vstup	Po potvrzení znamená, že v tomto rozhraní jsou k dispozici platná pole PRB. Při provozu v režimu streamování zajistěte, aby mezi začátkem paketu a koncem paketu nedocházelo ke zrušení platnosti signálu. Jedinou výjimkou je situace, kdy je signál připravenosti zrušen.
tx_avst_sink_data	128	Vstup	Data z aplikační vrstvy v síťovém pořadí bajtů.
tx_avst_sink_startofpacket	1	Vstup	Označte první bajt PRB paketu
tx_avst_sink_endofpacket	1	Vstup	Označte poslední bajt PRB paketu
tx_avst_sink_ready	1	Výstup	Po potvrzení indikuje, že O-RAN IP je připravena přijímat data z aplikačního rozhraní. readyLatency = 0 pro toto rozhraní
tx_udcomphdr_i	8	Vstup	Pole záhlaví komprese uživatelských dat. Synchronní s tx_avst_sink_valid. Definuje metodu komprese a bitovou šířku IQ pro uživatelská data v datové sekci. • [7:4] : udIqWidth • 16 pro udIqWidth=0, jinak se rovná udIqWidth. např — 0000b znamená, že I a Q mají šířku 16 bitů; — 0001b znamená, že I a Q mají šířku 1 bit; — 1111b znamená, že I a Q mají šířku 15 bitů • [3:0]: udCompMeth — 0000b – žádná komprese — 0001b – blok s plovoucí desetinnou čárkou — 0011b – µ-zákon — ostatní – vyhrazené pro budoucí metody.
tx_metadata_i	METADATA_WIDTH	Vstup	Signály vedení procházejí a nejsou komprimovány. Synchronní s tx_avst_sink_valid. Konfigurovatelná bitová šířka METADATA_WIDTH. Když zapnete Vyhovující O-RAN, viz Tabulka 13 na straně 17. Když vypnete Vyhovující O-RAN, tento signál je platný pouze tehdy, když se tx_avst_sink_startofpacket rovná 1. tx_metadata_i nemá platný signál a používá tx_avst_sink_valid pro označení platného cyklu. Není k dispozici, když vyberete 0 Zakázat porty metadat pro Šířka metadat.

Přijímat signály aplikačního rozhraní
Tabulka 12. Příjem signálů aplikačního rozhraní

Název signálu	Bitová šířka	Směr	Popis
rx_avst_source_valid	1	Výstup	Po potvrzení znamená, že v tomto rozhraní jsou k dispozici platná pole PRB. Na tomto rozhraní není žádný signál avst_source_ready.
rx_avst_source_data	128	Výstup	Data do aplikační vrstvy v síťovém pořadí bajtů.
rx_avst_source_startofpacket	1	Výstup	Označuje první bajt PRB paketu
rx_avst_source_endofpacket	1	Výstup	Označuje poslední bajt PRB paketu
rx_avst_source_error	1	Výstup	Označuje, že pakety obsahují chybu
rx_udcomphdr_o	8	Výstup	Pole záhlaví komprese uživatelských dat. Synchronní s rx_avst_source_valid. Definuje metodu komprese a bitovou šířku IQ pro uživatelská data v datové sekci. • [7:4] : udIqWidth • 16 pro udIqWidth=0, jinak se rovná udIqWidth. např — 0000b znamená, že I a Q mají šířku 16 bitů; — 0001b znamená, že I a Q mají šířku 1 bit; — 1111b znamená, že I a Q mají šířku 15 bitů • [3:0]: udCompMeth — 0000b – žádná komprese — 0001b – blok s plovoucí desetinnou čárkou (BFP) — 0011b – µ-zákon — ostatní – vyhrazené pro budoucí metody.
rx_metadata_o	METADATA_WIDTH	Výstup	Nekomprimované vedení signálů prochází. Signály rx_metadata_o jsou platné, když je potvrzeno rx_metadata_valid_o, synchronní s rx_avst_source_valid. Konfigurovatelná bitová šířka METADATA_WIDTH. Když zapnete Vyhovující O-RAN, viz Tabulka 14 na straně 18. Když vypnete Vyhovující O-RAN, rx_metadata_o je platný pouze tehdy, když se rx_metadata_valid_o rovná 1. Není k dispozici, když vyberete 0 Zakázat porty metadat pro Šířka metadat.
rx_metadata_valid_o	1	Výstup	Označuje, že záhlaví (rx_udcomphdr_o and rx_metadata_o) jsou platné. rx_metadata_valid_o se uplatní, když je rx_metadata_o platný, synchronní s rx_avst_source_valid.

Mapování metadat pro zpětnou kompatibilitu O-RAN
Tabulka 13. tx_metadata_i 128bitový vstup

Název signálu	Bitová šířka	Směr	Popis	Mapování metadat
Rezervováno	16	Vstup	Rezervováno.	tx_metadata_i[127:112]
tx_u_size	16	Vstup	Velikost paketu U roviny v bajtech pro režim streamování.	tx_metadata_i[111:96]
tx_u_seq_id	16	Vstup	SeqID paketu, který je extrahován z transportní hlavičky eCPRI.	tx_metadata_i[95:80]
tx_u_pc_id	16	Vstup	PCID pro přenos eCPRI a RoEflowId pro rádiový přenos přes ethernet (RoE).	tx_metadata_i[79:64]
Rezervováno	4	Vstup	Rezervováno.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Vstup	směr dat gNB. Rozsah hodnot: {0b=Rx (tj. upload), 1b=Tx (tj. download)}	tx_metadata_i[59]
tx_u_filterIndex	4	Vstup	Definuje index pro kanálový filtr, který má být použit mezi IQ daty a vzduchovým rozhraním. Rozsah hodnot: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Vstup	Čítač pro 10 ms snímků (obtékací perioda 2.56 sekundy), konkrétně frameId= frame number modulo 256. Rozsah hodnot: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Vstup	Čítač pro 1 ms dílčí rámce v rámci 10 ms rámce. Rozsah hodnot: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Vstup	Tento parametr je číslo slotu v rámci 1 ms dílčího rámce. Tímto parametrem se počítají všechny sloty v jednom dílčím rámci. Rozsah hodnot: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=rezervováno}	tx_metadata_i[42:37]
tx_u_symbolid	6	Vstup	Identifikuje číslo symbolu v rámci slotu. Rozsah hodnot: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Vstup	SectionID mapuje datové sekce roviny U na odpovídající zprávu roviny C (a Typ sekce) přidruženou k datům. Rozsah hodnot: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Vstup	Indikátor blokování zdrojů. Uveďte, zda je použit každý blok prostředku nebo každý jiný blok prostředku. Rozsah hodnot: {0b=každý použitý zdrojový blok; 1b=každý další použitý blok zdroje}	tx_metadata_i[18]
tx_u_startPrb	10	Vstup	Počáteční PRB sekce dat uživatelské roviny. Rozsah hodnot: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Vstup	Definujte PRB, kde je platný oddíl dat uživatelské roviny.	tx_metadata_i[7:0]

			Rozsah hodnot: {0000 0001b-1111 1111b, 0000 0000b = všechny PRB v zadaném rozteči subnosných (SCS) a šířce pásma nosné }
tx_u_udCompHdr	8	Vstup	Definujte metodu komprese a bitovou šířku IQ uživatelských dat v datové sekci. Rozsah hodnot: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

Tabulka 14. rx_metadata_valid_i/o

Název signálu	Bitová šířka	Směr	Popis	Mapování metadat
rx_sec_hdr_valid	1	Výstup	Když je rx_sec_hdr_valid 1, datová pole roviny U jsou platná. Běžné IE záhlaví jsou platné, když je uplatněno rx_sec_hdr_valid, synchronní s avst_sink_u_startofpacket a avst_sink_u_valid. Opakované sekce IE jsou platné, když je uplatněno rx_sec_hdr_valid, synchronně s avst_sink_u_valid. Při poskytování nové sekce PRB polí v avst_sink_u_data poskytněte nové sekce IE s uplatněným rx_sec_hdr_valid.	rx_metadata_valid_o

Tabulka 15. rx_metadata_o 128bitový výstup

Název signálu	Bitová šířka	Směr	Popis	Mapování metadat
Rezervováno	32	Výstup	Rezervováno.	rx_metadata_o[127:96]
rx_u_seq_id	16	Výstup	SeqID paketu, který je extrahován z transportní hlavičky eCPRI.	rx_metadata_o[95:80]
rx_u_pc_id	16	Výstup	PCID pro přenos eCPRI a RoEflowId pro přenos RoE	rx_metadata_o[79:64]
Rezervováno	4	Výstup	Rezervováno.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Výstup	směr dat gNB. Rozsah hodnot: {0b=Rx (tj. upload), 1b=Tx (tj. download)}	rx_metadata_o[59]
rx_u_filterIndex	4	Výstup	Definuje index pro kanálový filtr, který se má použít mezi IQ daty a vzduchovým rozhraním. Rozsah hodnot: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Výstup	Čítač pro snímky 10 ms (obtékání 2.56 sekundy), konkrétně frameId= číslo snímku modulo 256. Rozsah hodnot: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Výstup	Čítač pro 1 ms dílčí rámce v rámci 10 ms rámce. Rozsah hodnot: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Výstup	Číslo slotu v rámci dílčího rámce 1 ms. Tímto parametrem se počítají všechny sloty v jednom dílčím rámci. Rozsah hodnot: {00 0000b-00 1111b=slotID, 01 0000b-111111b=rezervováno}	rx_metadata_o[42:37]
rx_u_symbolid	6	Výstup	Identifikuje číslo symbolu v rámci slotu. Rozsah hodnot: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Výstup	SectionID mapuje datové sekce roviny U na odpovídající zprávu roviny C (a Typ sekce) přidruženou k datům. Rozsah hodnot: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Výstup	Indikátor blokování zdrojů. Označuje, zda je použit každý blok zdroje nebo každý jiný zdroj. Rozsah hodnot: {0b=každý použitý zdrojový blok; 1b=každý další použitý blok zdroje}	rx_metadata_o[18]
rx_u_startPrb	10	Výstup	Počáteční PRB sekce dat uživatelské roviny. Rozsah hodnot: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Výstup	Definuje PRB, kde je platný oddíl dat uživatelské roviny. Rozsah hodnot: {0000 0001b-1111 1111b, 0000 0000b = všechny PRB v zadaném SCS a šířce pásma nosiče}	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Výstup	Definuje metodu komprese a bitovou šířku IQ uživatelských dat v datové sekci. Rozsah hodnot: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

Signály rozhraní CSR
Tabulka 16. Signály rozhraní CSR

Název signálu	Bitová šířka	Směr	Popis
csr_address	16	Vstup	Adresa konfiguračního registru.
csr_write	1	Vstup	Povolení zápisu do konfiguračního registru.
csr_writedata	32	Vstup	Zápis dat konfiguračního registru.
csr_readdata	32	Výstup	Konfigurační registr čte data.
csr_read	1	Vstup	Povolení čtení konfiguračního registru.
csr_readdatavalid	1	Výstup	Přečtená data konfiguračního registru platná.
csr_waitrequest	1	Výstup	Požadavek čekání na konfigurační registr.

Fronthaul Compression IP registry

Ovládejte a monitorujte funkčnost fronthaul komprese prostřednictvím ovládacího a stavového rozhraní.
Tabulka 17. Mapa registrů

CSR_ADDRESS (posun slov)	Registrovat jméno
0x0	kompresní_režim
0x1	tx_error
0x2	rx_error

Tabulka 18. registry kompresního_režimu

Bitová šířka	Popis	Přístup	HW Reset Value
31:9	Rezervováno	RO	0x0
8:8	Funkční režim: • 1'b0 je režim statické komprese • 1'b1 je režim dynamické komprese	RW	0x0
7:0	Záhlaví statické komprese uživatelských dat: • 7:4 je udIqWidth — 4'b0000 je 16 bitů — 4'b1111 je 15 bitů -: — 4'b0001 je 1 bit • 3:0 je udCompMeth — 4'b0000 není žádná komprese — 4'b0001 je blok s plovoucí desetinnou čárkou — 4'b0011 je µ-zákon • Ostatní jsou vyhrazeny	RW	0x0

Tabulka 19. Registr chyb TX

Bitová šířka	Popis	Přístup	HW Reset Value
31:2	Rezervováno	RO	0x0
1:1	Neplatná IqWidth. IP nastaví Iqwidth na 0 (16-bit Iqwidth), pokud zjistí neplatnou nebo nepodporovanou Iqwidth.	RW1C	0x0
0:0	Neplatná metoda komprese. IP paket zahodí.	RW1C	0x0

Tabulka 20. Registr chyb rx

Bitová šířka	Popis	Přístup	HW Reset Value
31:8	Rezervováno	RO	0x0
1:1	Neplatná IqWidth. IP paket zahodí.	RW1C	0x0
0:0	Neplatná metoda komprese. IP nastaví metodu komprese na následující výchozí podporovanou metodu komprese: • Povoleno pouze s plovoucí desetinnou čárkou v blocích: výchozí nastavení je s plovoucí desetinnou čárkou. • Enabled μ-law only: výchozí nastavení je μ-law. • Povoleno jak s plovoucí desetinnou čárkou, tak s μ-zákonem: výchozí nastavení je s plovoucí desetinnou čárkou.	RW1C	0x0

Fronthaul Compression Archiv uživatelské příručky IPs Intel FPGA

Nejnovější a předchozí verze tohoto dokumentu naleznete v: Fronthaul Compression Uživatelská příručka Intel FPGA IP. Pokud IP nebo verze softwaru není uvedena, platí uživatelská příručka pro předchozí IP nebo verzi softwaru.

Historie revizí dokumentu pro Fronthaul Compression Uživatelská příručka Intel FPGA IP

Verze dokumentu	Verze Intel Quartus Prime	IP verze	Změny
2022.08.08	21.4	1.0.1	Opravená šířka metadat 0 až 0 (Zakázat porty metadat).
2022.03.22	21.4	1.0.1	• Vyměněné popisy signálů: — tx_avst_sink_data a tx_avst_source_data — rx_avst_sink_data a rx_avst_source_data • Přidán Rychlostní stupně podporované zařízením tabulka • Přidán Výkon a využití zdrojů
2021.12.07	21.3	1.0.0	Aktualizovaný objednací kód.
2021.11.23	21.3	1.0.0	Počáteční vydání.

Intel Corporation. Všechna práva vyhrazena. Intel, logo Intel a další značky Intel jsou ochranné známky společnosti Intel Corporation nebo jejích dceřiných společností. Společnost Intel zaručuje výkon svých FPGA a polovodičových produktů podle aktuálních specifikací v souladu se standardní zárukou společnosti Intel, ale vyhrazuje si právo provádět změny jakýchkoli produktů a služeb kdykoli bez upozornění. Společnost Intel nepřebírá žádnou odpovědnost nebo závazky vyplývající z aplikace nebo použití jakýchkoli informací, produktů nebo služeb popsaných v tomto dokumentu, pokud to není výslovně písemně odsouhlaseno společností Intel. Zákazníkům společnosti Intel se doporučuje získat nejnovější verzi specifikací zařízení dříve, než se budou spoléhat na jakékoli zveřejněné informace a než zadají objednávky na produkty nebo služby. *Jiná jména a značky mohou být nárokovány jako vlastnictví jiných.

Online verze
Odeslat zpětnou vazbu
ID: 709301
UG-20346
Verze: 2022.08.08
ISO 9001: 2015 Registrováno

Dokumenty / zdroje

	intel Fronthaul Compression FPGA IP [pdfUživatelská příručka Fronthaul komprese FPGA IP, Fronthaul, komprese FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdfUživatelská příručka UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Reference

• Uživatelská příručka