Fronthaul Compression FPGA IP
Notendahandbók

Fronthaul Compression FPGA IP

Fronthaul Compression Intel® FPGA IP notendahandbók
Uppfært fyrir Intel® Quartus® Prime
Hönnunarsvíta: 21.4 IP
Útgáfa: 1.0.1

Um Fronthaul Compression Intel® FPGA IP

Fronthaul Compression IP samanstendur af þjöppun og þjöppun fyrir U-plane IQ gögn. Þjöppunarvélin reiknar µ-lög eða blokk með fljótandi punktaþjöppun byggt á þjöppunarhaus notendagagna (udCompHdr). Þessi IP notar Avalon streymisviðmót fyrir greindarvísitölugögn, rásarmerki og fyrir lýsigögn og hliðarbandsmerki, og Avalon minniskortað viðmót fyrir stjórn- og stöðuskrár (CSR).
IP kortin þjappaðar greindarvísitölur og þjöppunarfæribreytur notendagagna (udCompParam) samkvæmt sniði hlutarálagsramma sem tilgreint er í O-RAN forskriftinni O-RAN Fronthaul Control, User and Synchronization Plane útgáfa 3.0 apríl 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon streymisvaskur og gagnaviðmótsbreidd eru 128 bitar fyrir forritsviðmótið og 64 bitar fyrir flutningsviðmótið til að styðja við hámarks þjöppunarhlutfallið 2:1.
Tengdar upplýsingar
O-RAN websíða
1.1. Fronthaul Compression Intel® FPGA IP eiginleikar

• -lög og blokk með fljótandi punktaþjöppun og þjöppun
• IQ breidd 8-bita til 16-bita
• Statísk og kraftmikil uppsetning U-plane IQ sniðs og þjöppunarhaus
• Multisections pakki (ef O-RAN samhæft er á)

1.2. Fronthaul Compression Intel® FPGA IP Device Family Support
Intel býður upp á eftirfarandi tækjastuðningsstig fyrir Intel FPGA IP:

• Fyrirfram stuðningur - IP er fáanlegt fyrir uppgerð og samantekt fyrir þessa tækjafjölskyldu. FPGA forritun file (.pof) stuðningur er ekki í boði fyrir Quartus Prime Pro Stratix 10 Edition Beta hugbúnað og sem slíkur er ekki hægt að tryggja lokun IP tímasetningar. Tímasetningarlíkön innihalda fyrstu verkfræðiáætlanir um tafir sem byggjast á upplýsingum snemma eftir útlit. Tímasetningarlíkönin geta breyst þar sem kísilprófun bætir fylgni milli raunverulegs kísils og tímasetningarlíkönanna. Þú getur notað þennan IP kjarna fyrir kerfisarkitektúr og auðlindanýtingarrannsóknir, uppgerð, pinout, mat á kerfisleynd, grunntímamat (áætlanir um leiðslur) og I/O flutningsstefnu (breidd gagnaslóðar, sprungadýpt, I/O staðla skiptamál) ).
• Bráðabirgðastuðningur – Intel sannreynir IP-kjarna með bráðabirgðatímagerðarlíkönum fyrir þessa tækjafjölskyldu. IP kjarninn uppfyllir allar virknikröfur, en gæti samt verið í tímagreiningu fyrir tækjafjölskylduna. Þú getur notað það í framleiðsluhönnun með varúð.
• Endanleg stuðningur – Intel staðfestir IP-töluna með endanlegri tímatökulíkönum fyrir þessa tækjafjölskyldu. IP uppfyllir allar kröfur um virkni og tímasetningu fyrir tækjafjölskylduna. Þú getur notað það í framleiðsluhönnun.

Tafla 1. Framhaldsþjöppun IP tæki Fjölskyldustuðningur

Tækjafjölskylda	Stuðningur
Intel® Agilex™ (E-flísar)	Forkeppni
Intel Agilex (F-flísar)	Fyrirfram
Intel Arria® 10	Úrslitaleikur
Intel Stratix® 10 (aðeins H- og E-flísartæki)	Úrslitaleikur
Aðrar tækjafjölskyldur	Enginn stuðningur

Tafla 2. Hraðastig sem studd er tæki

Tækjafjölskylda	FPGA efni hraða einkunn
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Útgáfuupplýsingar fyrir Fronthaul Compression Intel FPGA IP
Intel FPGA IP útgáfur passa við Intel Quartus® Prime Design Suite hugbúnaðarútgáfur þar til v19.1. Byrjar í Intel Quartus Prime Design Suite hugbúnaðarútgáfu 19.2, Intel FPGA IP er með nýtt útgáfukerfi.
Intel FPGA IP útgáfu (XYZ) númerið getur breyst með hverri Intel Quartus Prime hugbúnaðarútgáfu. Breyting á:

• X gefur til kynna meiriháttar endurskoðun á IP. Ef þú uppfærir Intel Quartus Prime hugbúnaðinn verður þú að endurskapa IP.
• Y gefur til kynna að IP-talan inniheldur nýja eiginleika. Endurskapaðu IP-töluna þína til að innihalda þessa nýju eiginleika.
• Z gefur til kynna að IP-talan inniheldur smávægilegar breytingar. Endurskapaðu IP-töluna þína til að innihalda þessar breytingar.

Tafla 3. Fronthaul Compression IP Release Information

Atriði	Lýsing
Útgáfa	1.0.1
Útgáfudagur	febrúar 2022
Pöntunarkóði	IP-FH-COMP

1.4. Fronthaul þjöppunarafköst og auðlindanotkun
Tilföng IP sem miða á Intel Agilex tæki, Intel Arria 10 tæki og Intel Stratix 10 tæki
Tafla 4. Framanhaldsþjöppunarafköst og auðlindanotkun
Allar færslur eru fyrir samþjöppun og afþjöppun gagnastefnu IP

Tæki	IP	ALM	Rökfræði skráir		M20K
			Aðal	Secondary
Intel Agilex	Blokkfljótandi punktur	14,969	25,689	6,093	0
	µ-lög	22,704	39,078	7,896	0
	Blokkfljótandi punktur og µ-lögmál	23,739	41,447	8,722	0
	Blokkfljótandi punktur, µ-lögmál og aukin greindarvísitala breidd	23,928	41,438	8,633	0
Intel Arria 10	Blokkfljótandi punktur	12,403	16,156	5,228	0
	µ-lög	18,606	23,617	5,886	0
	Blokkfljótandi punktur og µ-lögmál	19,538	24,650	6,140	0
	Blokkfljótandi punktur, µ-lögmál og aukin greindarvísitala breidd	19,675	24,668	6,141	0
Intel Stratix 10	Blokkfljótandi punktur	16,852	30,548	7,265	0
	µ-lög	24,528	44,325	8,080	0
	Blokkfljótandi punktur og µ-lögmál	25,690	47,357	8,858	0
	Blokkfljótandi punktur, µ-lögmál og aukin greindarvísitala breidd	25,897	47,289	8,559	0

Byrjað með Fronthaul Compression Intel FPGA IP

Lýsir uppsetningu, breytustillingu, eftirlíkingu og frumstillingu Fronthaul Compression IP.
2.1. Að fá, setja upp og veita leyfi fyrir Fronthaul Compression IP
Fronthaul Compression IP er framlengt Intel FPGA IP sem er ekki innifalið í Intel Quartus Prime útgáfunni.

1. Búðu til My Intel reikning ef þú ert ekki með einn.
2. Skráðu þig inn til að fá aðgang að sjálfsafgreiðsluleyfismiðstöðinni (SSLC).
3. Keyptu Fronthaul Compression IP.
4. Á SSLC síðunni, smelltu á Keyra fyrir IP. SSLC veitir uppsetningarglugga til að leiðbeina uppsetningu þinni á IP.
5. Settu upp á sama stað og Intel Quartus Prime mappan.

Tafla 5. Uppsetningarstaðir fyrir framdráttarþjöppun

Staðsetning	Hugbúnaður	Pallur
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

Mynd 1. Fronthaul Compression IP Uppsetningarskrá Uppbygging Intel Quartus Prime uppsetningarskrá

Fronthaul Compression Intel FPGA IP birtist nú í IP vörulistanum.
Tengdar upplýsingar

• Intel FPGA websíða
  
• Sjálfsafgreiðsluleyfismiðstöð (SSLC)

2.2. Að stilla IP-töluþjöppun framhjáhalds
Stilltu sérsniðna IP-afbrigðið þitt fljótt í IP Parameter Editor.

1. Búðu til Intel Quartus Prime Pro Edition verkefni til að samþætta IP kjarnann þinn.
   a. Í Intel Quartus Prime Pro Edition, smelltu File New Project Wizard til að búa til nýtt Intel Quartus Prime verkefni, eða File Opið verkefni til að opna fyrirliggjandi Quartus Prime verkefni. Töframaðurinn biður þig um að tilgreina tæki.
   b. Tilgreindu tækjafjölskylduna sem uppfyllir kröfur um hraðastig fyrir IP.
   c. Smelltu á Ljúka.
2. Í IP vörulistanum skaltu velja Fronthaul Compression Intel FPGA IP. Glugginn Nýtt IP afbrigði birtist.
3. Tilgreindu nafn á efstu stigi fyrir nýja sérsniðna IP-afbrigðið þitt. Færibreytirtillinn vistar IP afbrigðisstillingarnar í a file nefndur .ip.
4. Smelltu á OK. Færibreytirtillinn birtist.
   Mynd 2. Fronthaul Compression IP Parameter Editor
5. Tilgreindu breytur fyrir IP-afbrigðið þitt. Sjá færibreytur fyrir upplýsingar um tilteknar IP færibreytur.
6. Smelltu á Hönnun Example flipann og tilgreindu breytur fyrir hönnunina þína tdample.
   Mynd 3. Hönnun Example Parameter Editor
7. Smelltu á Búa til HDL. Generation valmyndin birtist.
8. Tilgreindu úttak file kynslóðarvalkostir og smelltu síðan á Búa til. IP afbrigðið files mynda í samræmi við forskriftir þínar.
9. Smelltu á Ljúka. Færibreytirtillinn bætir við efstu .ip file yfir í núverandi verkefni sjálfkrafa. Ef þú ert beðinn um að bæta við .ip file í verkefnið, smelltu á Verkefni Bæta við/Fjarlægja Files í Project til að bæta við file.
10. Eftir að hafa búið til og staðfest IP-afbrigðið þitt skaltu úthluta viðeigandi pinnaúthlutun til að tengja tengi og stilla allar viðeigandi RTL-breytur fyrir hvert tilvik.

2.2.1. Fronthaul Compression IP færibreytur
Tafla 6. Fronthaul Compression IP færibreytur

Nafn	Gild gildi	Lýsing
Gögn stefnu	TX og RX, aðeins TX, aðeins RX	Veldu TX fyrir þjöppun; RX fyrir þjöppun.
Þjöppunaraðferð	BFP, mu-Law, eða BFP og mu-Law	Veldu fljótandi punkt fyrir blokk, µ-lög eða bæði.

Breidd lýsigagna	0 (Slökkva á lýsigagnahöfnum), 32, 64, 96, 128 (bita)	Tilgreindu bitabreidd lýsigagnarútunnar (óþjöppuð gögn).
Virkja aukna greindarvísitölubreidd	Kveikt eða slökkt	Kveiktu á fyrir studda IqWidth frá 8-bita til 16-bita. Slökktu á fyrir studda IqWidth 9, 12, 14 og 16 bita.
O-RAN samhæft	Kveikt eða slökkt	Kveiktu á til að fylgja ORAN IP kortlagningu fyrir lýsigagnagátt og staðfestu gild merki lýsigagna fyrir hvern hlutahaus. IP styður aðeins 128 bita breidd lýsigögn. IP styður einn hluta og marga hluta í hverjum pakka. Lýsigögn eru gild í hverjum hluta með lýsigögnum gilda fullyrðingu. Slökktu svo IP-talan noti lýsigögn sem gegnumstreymismerki án kortlagningarkröfu (td: U-plane numPrb er gert ráð fyrir 0). IP-talan styður lýsigagnabreidd 0 (Slökkva á lýsigagnahöfnum), 32, 64, 96, 128 bita. IP styður einn hluta í hverjum pakka. Lýsigögn gilda aðeins einu sinni við gildu lýsigögnin fyrir hvern pakka.

2.3. Mynduð IP File Uppbygging
Intel Quartus Prime Pro Edition hugbúnaðurinn býr til eftirfarandi IP kjarnaúttak file uppbyggingu.
Tafla 7. Mynduð IP Files

File Nafn	Lýsing
<þín_ip>.ip	Platform Designer kerfið eða IP afbrigði á efstu stigi file.þín_ip> er nafnið sem þú gefur upp IP-afbrigðið þitt.
<þín_ip>.cmp	Yfirlýsing VHDL íhluta (.cmp) file er texti file sem inniheldur staðbundnar almennar og gáttarskilgreiningar sem þú getur notað í VHDL hönnun files.
<þín_ip>.html	Skýrsla sem inniheldur upplýsingar um tengingar, minniskort sem sýnir heimilisfang hvers þræls með tilliti til hvers skipstjóra sem hann er tengdur við og færibreytuúthlutun.
<þín_ip>_kynslóð.rpt	IP eða Platform Designer kynslóð log file. Yfirlit yfir skilaboðin við IP-gerð.
<þín_ip>.qgsimc	Listar upp eftirlíkingarfæribreytur til að styðja við stigvaxandi endurnýjun.
<þín_ip>.qgsynthc	Listar nýmyndunarfæribreytur til að styðja við stigvaxandi endurnýjun.
<þín_ip>.qip	Inniheldur allar nauðsynlegar upplýsingar um IP-hlutann til að samþætta og setja saman IP-hlutann í Intel Quartus Prime hugbúnaðinum.
<þín_ip>.sopcinfo	Lýsir tengingum og breytum IP íhluta í Platform Designer kerfinu þínu. Þú getur flokkað innihald þess til að fá kröfur þegar þú þróar hugbúnaðarrekla fyrir IP íhluti. Verkfæri eins og Nios® II verkfærakeðjan nota þetta file. .sopcinfo file og kerfið.h file mynda fyrir Nios II verkfærakeðjuna innihalda upplýsingar um heimilisfangskort fyrir hvern þræl miðað við hvern húsbónda sem hefur aðgang að þrælnum. Mismunandi húsbændur geta verið með mismunandi heimilisfangakort til að fá aðgang að tilteknum þrælahluta.
<þín_ip>.csv	Inniheldur upplýsingar um uppfærslustöðu IP-hlutans.
<þín_ip>.bsf	Blokkartákn File (.bsf) framsetning á IP-afbrigðinu til notkunar í Intel Quartus Prime Block Diagram Files (.bdf).
<þín_ip>.spd	Nauðsynlegt inntak file fyrir ip-make-simscript til að búa til hermiforskriftir fyrir studda herma. .spd file inniheldur lista yfir fileer búið til fyrir uppgerð, ásamt upplýsingum um minningar sem þú getur frumstillt.

<þín_ip>.ppf	The Pin Planner File (.ppf) geymir tengi- og hnútúthlutun fyrir IP íhluti sem eru búnir til til notkunar með Pin Planner.
<þín_ip_bb.v	Þú getur notað Verilog svarta kassann (_bb.v) file sem tóm einingayfirlýsing til notkunar sem svartur kassi.
<þín_ip>_inst.v eða _inst.vhd	HDL tdampsniðmát fyrir staðfestingu. Þú getur afritað og límt innihald þessa file inn í HDL þinn file til að sýna IP-afbrigðið.
<þín_ip>.v eðaþín_ip>.vhd	HDL files sem sýna hverja undireiningu eða barn IP kjarna fyrir myndun eða uppgerð.
leiðbeinandi/	Inniheldur ModelSim* skriftu msim_setup.tcl til að setja upp og keyra uppgerð.
synopsys/vcs/ synopsys/vcsmx/	Inniheldur skeljaskriftu vcs_setup.sh til að setja upp og keyra VCS* uppgerð. Inniheldur skeljaskriftu vcsmx_setup.sh og synopsys_ sim.setup file til að setja upp og keyra VCS MX* uppgerð.
kadence/	Inniheldur skeljaskriftu ncsim_setup.sh og aðra uppsetningu files að setja upp og keyra NCSIM* uppgerð.
aldec/	Inniheldur skeljaforskrift rivierapro_setup.sh til að setja upp og keyra Aldec* uppgerð.
xcelium/	Inniheldur skeljaskriftu xcelium_setup.sh og aðra uppsetningu files að setja upp og keyra Xcelium* uppgerð.
undireiningar/	Inniheldur HDL files fyrir IP kjarna undireiningarnar.
<barn IP kjarna>/	Fyrir hverja myndaða undir-IP kjarnaskrá býr Platform Designer til synth/ og sim/ undirmöppur.

Fronthaul Compression IP Virknilýsing

Mynd 4. Fronthaul Compression IP samanstendur af þjöppun og þjöppun. Fronthaul þjöppun IP blokkarmynd

Þjöppun og þjöppun
Forvinnslublokk sem byggir á bitaskiptingu býr til bestu bitaskiptingar fyrir auðlindablokk með 12 auðlindaþáttum (RE). Kubburinn dregur úr magngreiningarhljóði, sérstaklega fyrir lág-amplitude samples. Þess vegna dregur það úr villuvektorstærð (EVM) sem samþjöppun kynnir. Þjöppunaralgrímið er nánast óháð kraftgildinu. Miðað við flókið inntak samples er x = x1 + jxQ, hámarksalgildi raunverulegra og ímyndaðra hluta fyrir auðlindablokkina er:
Með hámarks algildi fyrir auðlindablokkina ákvarðar eftirfarandi jöfnu vinstri hliðargildi sem úthlutað er til þess auðlindablokk:Þar sem bitWidth er inntaksbitabreidd.
IP styður þjöppunarhlutföll 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law þjöppun og þjöppun
Reikniritið notar Mu-law companding tækni, sem talþjöppun notar mikið. Þessi tækni sendir inntaksóþjappað merkið, x, í gegnum þjöppu með virkni, f(x), fyrir námundun og bitastytingu. Tæknin sendir þjöppuð gögn, y, yfir viðmótið. Móttekin gögn fara í gegnum stækkandi aðgerð (sem er andhverfa þjöppunnar, F-1(y). Tæknin endurskapar óþjöppuð gögn með lágmarks magngreiningarvillu.
Jafna 1. Aðgerðir þjöppu og þjöppu
Mu-law IQ þjöppunaralgrímið fylgir O-RAN forskriftinni.
Tengdar upplýsingar
O-RAN websíða
3.1. Fronthaul þjöppun IP merki
Tengdu og stjórnaðu IP.
Klukka og endurstilla tengimerki =
Tafla 8. Klukka og endurstilla tengimerki

Merkisheiti	Bitabreidd	Stefna	Lýsing
tx_clk	1	Inntak	Sendandi klukka. Klukkutíðni er 390.625 MHz fyrir 25 Gbps og 156.25MHz fyrir 10 Gbps. Öll sendingarviðmótsmerki eru samstillt við þessa klukku.
rx_clk	1	Inntak	Móttökuklukka. Klukkutíðni er 390.625 MHz fyrir 25 Gbps og 156.25MHz fyrir 10 Gbps. Öll viðmótsmerki móttakara eru samstillt við þessa klukku.
csr_clk	1	Inntak	Klukka fyrir CSR tengi. Klukkutíðni er 100 MHz.

tx_rst_n	1	Inntak	Virk lág endurstilla fyrir sendandi tengi samstillt við tx_clk.
rx_rst_n	1	Inntak	Virk lág endurstilling fyrir móttakaraviðmót samstillt við rx_clk.
csr_rst_n	1	Inntak	Virk lág endurstilling fyrir CSR viðmót samstillt við csr_clk.

Senda flutningsviðmótsmerki
Tafla 9. Senda flutningsviðmótsmerki
Allar merkjategundir eru ómerktar heiltölur.

Merkisheiti	Bitabreidd	Stefna	Lýsing
tx_avst_source_valid	1	Framleiðsla	Þegar fullyrt er, gefur til kynna að gild gögn séu tiltæk á avst_source_data.
tx_avst_source_data	64	Framleiðsla	PRB reitir þar á meðal udCompParam, iSample og qSample. PRB-reitir í næsta hluta eru tengdir við PRB-reit fyrri hluta.
tx_avst_source_startofpacket	1	Framleiðsla	Gefur til kynna fyrsta bæti ramma.
tx_avst_source_endofpacket	1	Framleiðsla	Gefur til kynna síðasta bæti ramma.
tx_avst_source_ready	1	Inntak	Þegar fullyrt er, gefur til kynna að flutningslagið sé tilbúið til að taka við gögnum. readyLatency = 0 fyrir þetta viðmót.
tx_avst_source_empty	3	Framleiðsla	Tilgreinir fjölda tómra bæta á avst_source_data þegar avst_source_endofpacket er fullyrt.
tx_udcomphdr_o	8	Framleiðsla	Reitur notendagagnaþjöppunarhaus. Samstilltur við tx_avst_source_valid. Skilgreinir þjöppunaraðferðina og IQ bitabreidd fyrir notendagögnin í gagnahluta. • [7:4] : udIqWidth • 16 fyrir udIqWidth=0, annars jafngildir udIqWidth, td:: — 0000b þýðir að I og Q eru hvor um sig 16 bita á breidd; — 0001b þýðir að I og Q eru hvor um sig 1 bita á breidd; — 1111b þýðir að I og Q eru hvor um sig 15 bita á breidd • [3:0] : udCompMeth — 0000b – engin þjöppun — 0001b – flotpunktur — 0011b – µ-lög - aðrir - fráteknir fyrir framtíðaraðferðir.
tx_lýsigögn_o	METADATA_WIDTH	Framleiðsla	Reiðslumerki fara í gegnum og eru ekki þjappuð. Samstilltur við tx_avst_source_valid. Stillanleg bitabreidd METADATA_WIDTH. Þegar þú kveikir á O-RAN samhæft, vísa til Tafla 13 á síðu 17.Þegar slökkt er á O-RAN samhæft, þetta merki er aðeins gilt þegar tx_avst_source_startofpacket er 1. tx_metadata_o hefur ekki gilt merki og notar tx_avst_source_valid til að gefa til kynna gilda hringrás. Ekki í boði þegar þú velur 0 Slökktu á lýsigagnahöfnum fyrir Breidd lýsigagna.

Taktu á móti flutningsviðmótsmerkjum
Tafla 10. Móttaka flutningsviðmótsmerki
Enginn bakþrýstingur á þessu viðmóti. Avalon streymir tómt merki er ekki nauðsynlegt í þessu viðmóti vegna þess að það er alltaf núll.

Merkisheiti	Bitabreidd	Stefna	Lýsing
rx_avst_sink_valid	1	Inntak	Þegar fullyrt er, gefur til kynna að gild gögn séu tiltæk á avst_sink_data. Ekkert avst_sink_ready merki á þessu viðmóti.
rx_avst_sink_data	64	Inntak	PRB reitir þar á meðal udCompParam, iSample og qSample. PRB-reitir í næsta hluta eru tengdir við PRB-reit fyrri hluta.
rx_avst_sink_startofpacket	1	Inntak	Gefur til kynna fyrsta bæti ramma.
rx_avst_sink_endofpacket	1	Inntak	Gefur til kynna síðasta bæti ramma.
rx_avst_sink_error	1	Inntak	Þegar fullyrt er í sömu lotu og avst_sink_endofpacket, gefur til kynna að núverandi pakki sé villupakka
rx_udcomphdr_i	8	Inntak	Reitur notendagagnaþjöppunarhaus. Samstilltur við rx_metadata_valid_i. Skilgreinir þjöppunaraðferðina og greindarvísitölubitabreidd fyrir notendagögnin í gagnahluta. • [7:4] : udIqWidth • 16 fyrir udIqWidth=0, annars jafngildir udIqWidth. td — 0000b þýðir að I og Q eru hvor um sig 16 bita á breidd; — 0001b þýðir að I og Q eru hvor um sig 1 bita á breidd; — 1111b þýðir að I og Q eru hvor um sig 15 bita á breidd • [3:0] : udCompMeth — 0000b – engin þjöppun — 0001b – flotamark — 0011b – µ-lög - aðrir - fráteknir fyrir framtíðaraðferðir.
rx_lýsigögn_i	METADATA_WIDTH	Inntak	Óþjappað leiðslumerki fara í gegnum. rx_metadata_i merki eru gild þegar rx_metadata_valid_i er fullyrt, samstillt við rx_avst_sink_valid. Stillanleg bitabreidd METADATA_WIDTH. Þegar þú kveikir á O-RAN samhæft, vísa til Tafla 15 á síðu 18. Þegar þú slekkur á O-RAN samhæft, þetta rx_metadata_i merki er aðeins gilt þegar bæði rx_metadata_valid_i og rx_avst_sink_startofpacket jafngilda 1. Ekki tiltækt þegar þú velur 0 Slökktu á lýsigagnahöfnum fyrir Breidd lýsigagna.
rx_metadata_valid_i	1	Inntak	Gefur til kynna að hausarnir (rx_udcomphdr_i og rx_metadata_i) séu gildir. Samstilltur við rx_avst_sink_valid. Skyldumerki. Fyrir O-RAN afturábak eindrægni, fullyrtu rx_metadata_valid_i ef IP hefur gilt sameiginlegt haus IE og endurtekið hluta IE. Þegar þú útvegar nýja hluta líkamlegra auðlindablokka (PRB) reiti í rx_avst_sink_data, gefðu upp nýja hluta IE í rx_metadata_i inntak ásamt rx_metadata_valid_i.

Senda merki umsóknarviðmóts
Tafla 11. Senda merki forritsviðmóts

Merkisheiti	Bitabreidd	Stefna	Lýsing
tx_avst_sink_valid	1	Inntak	Þegar fullyrt er, gefur til kynna að gildir PRB reitir séu tiltækir í þessu viðmóti. Þegar þú starfar í streymisham skaltu ganga úr skugga um að engin gild merki falli frá milli upphafs pakka og enda pakka. Eina undantekningin er þegar tilbúið merki hætti.
tx_avst_sink_data	128	Inntak	Gögn úr forritalagi í netbæta röð.
tx_avst_sink_startofpacket	1	Inntak	Tilgreindu fyrsta PRB bæti pakka
tx_avst_sink_endofpacket	1	Inntak	Tilgreindu síðasta PRB bæti pakka
tx_avst_sink_ready	1	Framleiðsla	Þegar fullyrt er, gefur til kynna að O-RAN IP sé tilbúið til að samþykkja gögn frá viðmóti forritsins. readyLatency = 0 fyrir þetta viðmót
tx_udcomphdr_i	8	Inntak	Reitur notendagagnaþjöppunarhaus. Samstilltur við tx_avst_sink_valid. Skilgreinir þjöppunaraðferðina og greindarvísitölubitabreidd fyrir notendagögnin í gagnahluta. • [7:4] : udIqWidth • 16 fyrir udIqWidth=0, annars jafngildir udIqWidth. td — 0000b þýðir að I og Q eru hvor um sig 16 bita á breidd; — 0001b þýðir að I og Q eru hvor um sig 1 bita á breidd; — 1111b þýðir að I og Q eru hvor um sig 15 bita á breidd • [3:0] : udCompMeth — 0000b – engin þjöppun — 0001b – flotpunktur — 0011b – µ-lög - aðrir - fráteknir fyrir framtíðaraðferðir.
tx_metadata_i	METADATA_WIDTH	Inntak	Reiðslumerki fara í gegnum og eru ekki þjappuð. Samstilltur við tx_avst_sink_valid. Stillanleg bitabreidd METADATA_WIDTH. Þegar þú kveikir á O-RAN samhæft, vísa til Tafla 13 á síðu 17. Þegar þú slekkur á O-RAN samhæft, þetta merki gildir aðeins þegar tx_avst_sink_startofpacket er jafnt og 1. tx_metadata_i hefur ekki gilt merki og notar tx_avst_sink_valid til að gefa til kynna gilda hringrás. Ekki í boði þegar þú velur 0 Slökktu á lýsigagnahöfnum fyrir Breidd lýsigagna.

Fáðu merki um forritsviðmót
Tafla 12. Móttaka forritaviðmótsmerki

Merkisheiti	Bitabreidd	Stefna	Lýsing
rx_avst_source_valid	1	Framleiðsla	Þegar fullyrt er, gefur til kynna að gildir PRB reitir séu tiltækir í þessu viðmóti. Ekkert avst_source_ready merki í þessu viðmóti.
rx_avst_source_data	128	Framleiðsla	Gögn í forritalag í netbæta röð.
rx_avst_source_startofpacket	1	Framleiðsla	Gefur til kynna fyrsta PRB bæti pakka
rx_avst_source_endofpacket	1	Framleiðsla	Gefur til kynna síðasta PRB bæti pakka
rx_avst_source_error	1	Framleiðsla	Gefur til kynna að pakkarnir innihaldi villu
rx_udcomphdr_o	8	Framleiðsla	Reitur notendagagnaþjöppunarhaus. Samstilltur við rx_avst_source_valid. Skilgreinir þjöppunaraðferðina og greindarvísitölubitabreidd fyrir notendagögnin í gagnahluta. • [7:4] : udIqWidth • 16 fyrir udIqWidth=0, annars jafngildir udIqWidth. td — 0000b þýðir að I og Q eru hvor um sig 16 bita á breidd; — 0001b þýðir að I og Q eru hvor um sig 1 bita á breidd; — 1111b þýðir að I og Q eru hvor um sig 15 bita á breidd • [3:0] : udCompMeth — 0000b – engin þjöppun — 0001b – Floating Point (BFP) — 0011b – µ-lög - aðrir - fráteknir fyrir framtíðaraðferðir.
rx_lýsigögn_o	METADATA_WIDTH	Framleiðsla	Óþjappað leiðslumerki fara í gegnum. rx_metadata_o merki eru gild þegar rx_metadata_valid_o er fullyrt, samstillt við rx_avst_source_valid. Stillanleg bitabreidd METADATA_WIDTH. Þegar þú kveikir á O-RAN samhæft, vísa til Tafla 14 á síðu 18. Þegar þú slekkur á O-RAN samhæft, rx_metadata_o er aðeins gilt þegar rx_metadata_valid_o jafngildir 1. Ekki í boði þegar þú velur 0 Slökktu á lýsigagnahöfnum fyrir Breidd lýsigagna.
rx_metadata_valid_o	1	Framleiðsla	Gefur til kynna að hausarnir (rx_udcomphdr_o og rx_metadata_o) eru gild. rx_metadata_valid_o er fullyrt þegar rx_metadata_o er gilt, samstillt við rx_avst_source_valid.

Kortlagning lýsigagna fyrir O-RAN afturábak eindrægni
Tafla 13. tx_metadata_i 128 bita inntak

Merkisheiti	Bitabreidd	Stefna	Lýsing	Kortlagning lýsigagna
Frátekið	16	Inntak	Frátekið.	tx_metadata_i[127:112]
tx_u_size	16	Inntak	U-plane pakkastærð í bætum fyrir streymisham.	tx_metadata_i[111:96]
tx_u_seq_id	16	Inntak	SeqID pakkans, sem er dreginn út úr eCPRI flutningshaus.	tx_metadata_i[95:80]
tx_u_pc_id	16	Inntak	PCID fyrir eCPRI flutning og RoEflowId fyrir útvarp yfir ethernet (RoE) flutninga.	tx_metadata_i[79:64]
Frátekið	4	Inntak	Frátekið.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Inntak	gNB gagnastefnu. Gildissvið: {0b=Rx (þ.e. upphleðsla), 1b=Tx (þ.e. niðurhal)}	tx_metadata_i[59]
tx_u_filterIndex	4	Inntak	Skilgreinir vísitölu fyrir rásasíuna sem á að nota á milli greindarvísitölugagna og loftviðmóts. Gildisvið: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Inntak	Teljari fyrir 10 ms ramma (umbúðir 2.56 sekúndur), sérstaklega frameId= rammanúmer modulo 256. Gildisvið: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Inntak	Teljari fyrir 1 ms undirramma innan 10 ms ramma. Gildisvið: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Inntak	Þessi færibreyta er raufanúmerið innan 1 ms undirramma. Allar raufar í einum undirramma eru taldar með þessari færibreytu. Gildisvið: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Frátekið}	tx_metadata_i[42:37]
tx_u_symbolid	6	Inntak	Auðkennir táknnúmer innan rifa. Gildisvið: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Inntak	SectionID kortleggur U-plan gagnahluta við samsvarandi C-plane skilaboð (og Section Type) sem tengjast gögnunum. Gildisvið: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Inntak	Vísir fyrir auðlindablokk. Tilgreinið hvort hver auðlindablokk sé notuð eða önnur hver auðlindablokk sé notuð. Gildissvið: {0b=hver auðlindablokk sem notuð er; 1b=hver önnur tilfangablokk sem notuð er}	tx_metadata_i[18]
tx_u_startPrb	10	Inntak	Upphafs-PRB gagnahluta notendaflugvélar. Gildisvið: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Inntak	Skilgreindu PRB þar sem gagnahluta notendaflugvélarinnar er gild.	tx_metadata_i[7:0]

			Gildisvið: {0000 0001b-1111 1111b, 0000 0000b = öll PRB í tilgreindu undirburðarbili (SCS) og bandbreidd burðarbera }
tx_u_udCompHdr	8	Inntak	Skilgreindu þjöppunaraðferðina og greindarvísitölubitabreidd notendagagnanna í gagnahluta. Gildisvið: {0000 0000b-1111 1111b}	Á ekki við (tx_udcomphdr_i)

Tafla 14. rx_metadata_valid_i/o

Merkisheiti	Bitabreidd	Stefna	Lýsing	Kortlagning lýsigagna
rx_sec_hdr_valid	1	Framleiðsla	Þegar rx_sec_hdr_valid er 1, eru U-plane hluta gagnareitirnir gildir. Algeng haus IE eru gild þegar rx_sec_hdr_valid er fullyrt, samstillt við avst_sink_u_startofpacket og avst_sink_u_valid. Endurtekin hluta IE eru gild þegar rx_sec_hdr_valid er fullyrt, samstillt við avst_sink_u_valid. Þegar þú útvegar nýja hluta PRB reiti í avst_sink_u_data, gefðu upp nýja hluta IE með rx_sec_hdr_valid fullyrt.	rx_metadata_valid_o

Tafla 15. rx_metadata_o 128-bita úttak

Merkisheiti	Bitabreidd	Stefna	Lýsing	Kortlagning lýsigagna
Frátekið	32	Framleiðsla	Frátekið.	rx_metadata_o[127:96]
rx_u_seq_id	16	Framleiðsla	SeqID pakkans, sem er dreginn út úr eCPRI flutningshaus.	rx_metadata_o[95:80]
rx_u_pc_id	16	Framleiðsla	PCID fyrir eCPRI flutning og RoEflowId fyrir RoE flutning	rx_metadata_o[79:64]
frátekið	4	Framleiðsla	Frátekið.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Framleiðsla	gNB gagnastefnu. Gildissvið: {0b=Rx (þ.e. upphleðsla), 1b=Tx (þ.e. niðurhal)}	rx_metadata_o[59]
rx_u_filterIndex	4	Framleiðsla	Skilgreinir vísitölu fyrir rásarsíuna til að nota á milli greindarvísitölugagna og loftviðmóts. Gildisvið: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Framleiðsla	Teljari fyrir 10 ms ramma (umbúðir 2.56 sekúndur), sérstaklega frameId= rammanúmer modulo 256. Gildissvið: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Framleiðsla	Teljari fyrir 1ms undirramma innan 10 ms ramma. Gildisvið: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Framleiðsla	Rafanúmerið innan 1ms undirramma. Allar raufar í einum undirramma eru taldar með þessari færibreytu. Gildisvið: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Frátekið}	rx_metadata_o[42:37]
rx_u_symbolid	6	Framleiðsla	Auðkennir táknnúmer innan rifa. Gildisvið: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Framleiðsla	SectionID kortleggur U-plan gagnahluta við samsvarandi C-plane skilaboð (og Section Type) sem tengjast gögnunum. Gildisvið: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Framleiðsla	Vísir fyrir auðlindablokk. Gefur til kynna hvort hver auðlindablokk sé notuð eða hvert annað tilfang sé notað. Gildissvið: {0b=hver auðlindablokk sem notuð er; 1b=hver önnur tilfangablokk sem notuð er}	rx_metadata_o[18]
rx_u_startPrb	10	Framleiðsla	Upphafs-PRB gagnahluta notendaflugvélar. Gildisvið: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Framleiðsla	Skilgreinir PRB þar sem gagnahluti notendaflugs er gildur. Gildisvið: {0000 0001b-1111 1111b, 0000 0000b = öll PRB í tilgreindu SCS og flutningsbandbreidd }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Framleiðsla	Skilgreinir þjöppunaraðferð og greindarvísitölubitabreidd notendagagnanna í gagnahluta. Gildisvið: {0000 0000b-1111 1111b}	Á ekki við (rx_udcomphdr_o)

CSR tengimerki
Tafla 16. CSR tengimerki

Merkisheiti	Bitabreidd	Stefna	Lýsing
csr_address	16	Inntak	Heimilisfang stillingarskrár.
csr_skrifa	1	Inntak	Stillingarskrá skrifa virkja.
csr_writedata	32	Inntak	Stillingarskrá skrifa gögn.
csr_readdata	32	Framleiðsla	Stillingarskrá lesgögn.
csr_read	1	Inntak	Lestrarstillingarskrár virkja.
csr_readdatavalid	1	Framleiðsla	Lestu upplýsingar um stillingarskrá gilda.
csr_waitrequest	1	Framleiðsla	Stillingarskrá biðbeiðni.

Fronthaul Compression IP skrár

Stjórna og fylgjast með framhalsþjöppunarvirkni í gegnum stjórn- og stöðuviðmótið.
Tafla 17. Skráningarkort

CSR_ADDRESS (orðajöfnun)	Skrá nafn
0x0	þjöppunarstilling
0x1	tx_error
0x2	rx_villa

Tafla 18. compression_mode Register

Bitabreidd	Lýsing	Aðgangur	HW endurstilla gildi
31:9	Frátekið	RO	0x0
8:8	Virkni háttur: • 1'b0 er kyrrstöðuþjöppunarstilling • 1'b1 er kraftmikil þjöppunarstilling	RW	0x0
7:0	Stöðugur notendagagnaþjöppunarhaus: • 7:4 er udIqWidth — 4'b0000 er 16 bitar — 4'b1111 er 15 bitar -: — 4'b0001 er 1 biti • 3:0 er udCompMeth — 4'b0000 er engin þjöppun — 4'b0001 er flotaflaumur — 4'b0011 er µ-lög • Aðrir eru fráteknir	RW	0x0

Tafla 19. tx Villuskrá

Bitabreidd	Lýsing	Aðgangur	HW endurstilla gildi
31:2	Frátekið	RO	0x0
1:1	Ógild IqWidth. IP-talan stillir Iqwidth á 0 (16-bita Iqwidth) ef hún finnur ógilda eða óstudda Iqwidth.	RW1C	0x0
0:0	Ógild þjöppunaraðferð. IP-talan sleppir pakkanum.	RW1C	0x0

Tafla 20. rx Villuskrá

Bitabreidd	Lýsing	Aðgangur	HW endurstilla gildi
31:8	Frátekið	RO	0x0
1:1	Ógild IqWidth. IP-talan sleppir pakkanum.	RW1C	0x0
0:0	Ógild þjöppunaraðferð. IP-talan stillir þjöppunaraðferðina á eftirfarandi sjálfgefna studda þjöppunaraðferð: • Einungis virkjaður fleytipunktur: sjálfgefið í flóðaflaka. • Aðeins virkt μ-lög: sjálfgefið er μ-lög. • Virkjað bæði kubb-fljótamark og μ-lög: sjálfgefið í kubb-fljótamark.	RW1C	0x0

Fronthaul Compression Intel FPGA IPs User Guide Archive

Fyrir nýjustu og fyrri útgáfur af þessu skjali, sjá: Fronthaul Compression Intel FPGA IP User Guide. Ef IP- eða hugbúnaðarútgáfa er ekki á listanum gildir notendahandbók fyrir fyrri IP- eða hugbúnaðarútgáfu.

Endurskoðunarferill skjala fyrir Fronthaul Compression Intel FPGA IP notendahandbók

Skjalaútgáfa	Intel Quartus Prime útgáfa	IP útgáfa	Breytingar
2022.08.08	21.4	1.0.1	Leiðrétt lýsigagnabreidd 0 til 0 (Slökkva á lýsigagnahöfnum).
2022.03.22	21.4	1.0.1	• Skipt um merkjalýsingar: — tx_avst_sink_data og tx_avst_source_data — rx_avst_sink_data og rx_avst_source_data • Bætt við Tæki studd hraðaeinkunn borð • Bætt við Afköst og auðlindanotkun
2021.12.07	21.3	1.0.0	Uppfærður pöntunarkóði.
2021.11.23	21.3	1.0.0	Upphafleg útgáfa.

Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.

Netútgáfa
Sendu athugasemdir
ID: 709301
UG-20346
Útgáfa: 2022.08.08
ISO 9001:2015 Skráð

Skjöl / auðlindir

	intel Fronthaul Compression FPGA IP [pdfNotendahandbók Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdfNotendahandbók UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Heimildir

• Notendahandbók