IP FPGA Mampatan Depan Haul
Panduan Pengguna

IP FPGA Mampatan Depan Haul

Panduan Pengguna IP Intel® FPGA Fronthaul Compression
Dikemas kini untuk Intel® Quartus® Prime
Suite Reka Bentuk: 21.4 IP
Versi: 1.0.1

Mengenai Fronthaul Compression Intel® FPGA IP

IP Mampatan Fronthaul terdiri daripada pemampatan dan penyahmampatan untuk data IQ satah U. Enjin mampatan mengira µ-law atau blok mampatan titik terapung berdasarkan pengepala mampatan data pengguna (udCompHdr). IP ini menggunakan antara muka penstriman Avalon untuk data IQ, isyarat saluran dan untuk metadata dan isyarat jalur sisi, dan antara muka dipetakan memori Avalon untuk kawalan dan daftar status (CSR).
IP memetakan IQ yang dimampatkan dan parameter pemampatan data pengguna (udCompParam) mengikut format bingkai muatan bahagian yang dinyatakan dalam spesifikasi O-RAN Kawalan Hadapan, Pengguna dan Satah Penyegerakan O-RAN Versi 3.0 April 2020 (O-RAN-WG4.CUS .0-v03.00). Sinki penstriman Avalon dan lebar data antara muka sumber ialah 128-bit untuk antara muka aplikasi dan 64 bit untuk antara muka pengangkutan untuk menyokong nisbah kompresoin maksimum 2:1.
Maklumat Berkaitan
O-RAN webtapak
1.1. Ciri-ciri IP Intel® FPGA Compression Fronthaul

• -hukum dan blok mampatan titik terapung dan penyahmampatan
• Lebar IQ 8-bit hingga 16-bit
• Konfigurasi statik dan dinamik bagi format IQ satah U dan pengepala mampatan
• Paket berbilang bahagian (jika O-RAN Compliant dihidupkan)

1.2. Sokongan Keluarga Peranti IP Intel® FPGA Compression Fronthaul
Intel menawarkan tahap sokongan peranti berikut untuk Intel FPGA IP:

• Sokongan lanjutan–IP tersedia untuk simulasi dan kompilasi untuk keluarga peranti ini. pengaturcaraan FPGA file Sokongan (.pof) tidak tersedia untuk perisian Quartus Prime Pro Stratix 10 Edition Beta dan oleh itu penutupan masa IP tidak dapat dijamin. Model pemasaan termasuk anggaran kejuruteraan awal kelewatan berdasarkan maklumat pasca reka letak awal. Model pemasaan tertakluk kepada perubahan kerana ujian silikon meningkatkan korelasi antara silikon sebenar dan model pemasaan. Anda boleh menggunakan teras IP ini untuk seni bina sistem dan kajian penggunaan sumber, simulasi, pinout, penilaian kependaman sistem, penilaian masa asas (belanjawan saluran paip) dan strategi pemindahan I/O (lebar laluan data, kedalaman pecah, pertukaran standard I/O ).
• Sokongan awal–Intel mengesahkan teras IP dengan model pemasaan awal untuk keluarga peranti ini. Teras IP memenuhi semua keperluan fungsian, tetapi mungkin masih menjalani analisis masa untuk keluarga peranti. Anda boleh menggunakannya dalam reka bentuk pengeluaran dengan berhati-hati.
• Sokongan akhir–Intel mengesahkan IP dengan model pemasaan akhir untuk keluarga peranti ini. IP memenuhi semua keperluan fungsian dan pemasaan untuk keluarga peranti. Anda boleh menggunakannya dalam reka bentuk pengeluaran.

Jadual 1. Sokongan Keluarga Peranti IP Pemampatan Hadapan

Keluarga Peranti	Sokongan
Intel® Agilex™ (E-jubin)	pendahuluan
Intel Agilex (jubin F)	terlebih dahulu
Intel Arria® 10	Akhir
Intel Stratix® 10 (H-, dan peranti E-jubin sahaja)	Akhir
Keluarga peranti lain	Tiada sokongan

Jadual 2. Gred Kelajuan yang Disokong Peranti

Keluarga Peranti	Gred Kelajuan Fabrik FPGA
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Maklumat Keluaran untuk IP FPGA Intel Compression Fronthaul
Versi Intel FPGA IP sepadan dengan versi perisian Intel Quartus® Prime Design Suite sehingga v19.1. Bermula dalam perisian Intel Quartus Prime Design Suite versi 19.2, Intel FPGA IP mempunyai skema versi baharu.
Nombor Intel FPGA IP version (XYZ) boleh berubah dengan setiap versi perisian Intel Quartus Prime. Perubahan dalam:

• X menunjukkan semakan utama IP. Jika anda mengemas kini perisian Intel Quartus Prime, anda mesti menjana semula IP.
• Y menunjukkan IP termasuk ciri baharu. Jana semula IP anda untuk memasukkan ciri baharu ini.
• Z menunjukkan IP termasuk perubahan kecil. Jana semula IP anda untuk memasukkan perubahan ini.

Jadual 3. Maklumat Keluaran IP Compression Fronthaul

item	Penerangan
Versi	1.0.1
Tarikh keluaran	Februari 2022
Kod pesanan	IP-FH-COMP

1.4. Prestasi Pemampatan Fronthaul dan Penggunaan Sumber
Sumber IP yang menyasarkan peranti Intel Agilex, peranti Intel Arria 10 dan peranti Intel Stratix 10
Jadual 4. Prestasi Pemampatan Fronthaul dan Penggunaan Sumber
Semua entri adalah untuk IP arah data mampatan dan penyahmampatan

Peranti	IP	SEDEKAH	Daftar logik		M20K
			utama	Menengah
Intel Agilex	Titik terapung blok	14,969	25,689	6,093	0
	µ-undang-undang	22,704	39,078	7,896	0
	Titik terapung blok dan undang-undang	23,739	41,447	8,722	0
	Titik terapung blok, undang-undang, dan lebar IQ lanjutan	23,928	41,438	8,633	0
Intel Arria 10	Titik terapung blok	12,403	16,156	5,228	0
	µ-undang-undang	18,606	23,617	5,886	0
	Titik terapung blok dan undang-undang	19,538	24,650	6,140	0
	Titik terapung blok, undang-undang, dan lebar IQ lanjutan	19,675	24,668	6,141	0
Intel Stratix 10	Titik terapung blok	16,852	30,548	7,265	0
	µ-undang-undang	24,528	44,325	8,080	0
	Titik terapung blok dan undang-undang	25,690	47,357	8,858	0
	Titik terapung blok, undang-undang, dan lebar IQ lanjutan	25,897	47,289	8,559	0

Bermula dengan IP FPGA Intel Compression Fronthaul

Menghuraikan pemasangan, parameter, simulasi dan permulaan IP Compression Fronthaul.
2.1. Mendapatkan, Memasang dan Melesenkan IP Compression Fronthaul
IP Compression Fronthaul ialah IP FPGA Intel lanjutan yang tidak disertakan dengan keluaran Intel Quartus Prime.

1. Cipta akaun My Intel jika anda tidak mempunyainya.
2. Log masuk untuk mengakses Pusat Pelesenan Layan Diri (SSLC).
3. Beli IP Compression Fronthaul.
4. Pada halaman SSLC, klik Jalankan untuk IP. SSLC menyediakan kotak dialog pemasangan untuk membimbing pemasangan IP anda.
5. Pasang ke lokasi yang sama dengan folder Intel Quartus Prime.

Jadual 5. Lokasi Pemasangan Mampatan Hadapan

Lokasi	Perisian	Platform
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Edisi Pro	Tingkap *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Edisi Pro	Linux *

Rajah 1. Struktur Direktori Pemasangan IP Pemampatan Fronthaul Direktori pemasangan Intel Quartus Prime

IP FPGA Intel Compression Fronthaul kini muncul dalam Katalog IP.
Maklumat Berkaitan

• Intel FPGA webtapak
  
• Pusat Pelesenan Layan Diri (SSLC)

2.2. Parameter IP Mampatan Fronthaul
Konfigurasikan variasi IP tersuai anda dengan pantas dalam Editor Parameter IP.

1. Buat projek Intel Quartus Prime Pro Edition untuk menyepadukan teras IP anda.
   a. Dalam Intel Quartus Prime Pro Edition, klik File Wizard Projek Baharu untuk mencipta projek Intel Quartus Prime baharu, atau File Open Project untuk membuka projek Quartus Prime sedia ada. Wizard menggesa anda untuk menentukan peranti.
   b. Tentukan keluarga peranti yang memenuhi keperluan gred kelajuan untuk IP.
   c. Klik Selesai.
2. Dalam Katalog IP, pilih Fronthaul Compression Intel FPGA IP. Tetingkap Variasi IP Baharu muncul.
3. Tentukan nama peringkat atas untuk variasi IP tersuai baharu anda. Editor parameter menyimpan tetapan variasi IP dalam a file bernama .ip.
4. Klik OK. Editor parameter muncul.
   Rajah 2. Editor Parameter IP Compression Fronthaul
5. Tentukan parameter untuk variasi IP anda. Rujuk Parameter untuk maklumat tentang parameter IP tertentu.
6. Klik Design Example tab dan tentukan parameter untuk reka bentuk anda example.
   Rajah 3. Reka Bentuk Cthample Editor Parameter
7. Klik Jana HDL. Kotak dialog Generasi muncul.
8. Nyatakan output file pilihan penjanaan, dan kemudian klik Jana. Variasi IP files menjana mengikut spesifikasi anda.
9. Klik Selesai. Editor parameter menambah .ip peringkat atas file kepada projek semasa secara automatik. Jika anda digesa untuk menambah .ip secara manual file ke projek, klik Tambah/Alih Keluar Projek Files dalam Projek untuk menambah file.
10. Selepas menjana dan membuat seketika variasi IP anda, buat penetapan pin yang sesuai untuk menyambungkan port dan tetapkan sebarang parameter RTL setiap contoh yang sesuai.

2.2.1. Parameter IP Mampatan Depan
Jadual 6. Parameter IP Mampatan Hadapan

Nama	Nilai Sah	Penerangan
Arah data	TX dan RX, TX sahaja, RX sahaja	Pilih TX untuk pemampatan; RX untuk penyahmampatan.
Kaedah pemampatan	BFP, mu-Law, atau BFP dan mu-Law	Pilih titik terapung blok, µ-law, atau kedua-duanya.

Lebar metadata	0 (Lumpuhkan Port Metadata), 32, 64, 96, 128 (bit)	Tentukan lebar bit bas metadata (data tidak dimampatkan).
Dayakan lebar IQ lanjutan	Hidup atau mati	Hidupkan untuk IqWidth yang disokong 8-bit hingga 16-bit. Matikan untuk IqWidth yang disokong 9, 12, 14 dan 16-bit.
patuh O-RAN	Hidup atau mati	Hidupkan untuk mengikuti pemetaan IP ORAN untuk port metadata dan tegaskan isyarat metadata yang sah untuk setiap pengepala bahagian. IP menyokong metadata lebar 128-bit sahaja. IP menyokong bahagian tunggal dan berbilang bahagian setiap paket. Metadata sah pada setiap bahagian dengan penegasan sah metadata. Matikan supaya IP menggunakan metadata sebagai isyarat saluran laluan tanpa keperluan pemetaan (cth: U-plane numPrb diandaikan 0). IP menyokong lebar metadata 0 (Lumpuhkan Port Metadata), 32, 64, 96, 128 bit. IP menyokong bahagian tunggal setiap paket. Metadata sah sekali sahaja pada penegasan metadata yang sah untuk setiap paket.

2.3. IP yang dihasilkan File Struktur
Perisian Intel Quartus Prime Pro Edition menjana output teras IP berikut file struktur.
Jadual 7. IP Dijana Files

File Nama	Penerangan
<your_ip>.ip	Sistem Pereka Platform atau variasi IP peringkat atas file.your_ip> ialah nama yang anda berikan variasi IP anda.
<your_ip>.cmp	Pengisytiharan Komponen VHDL (.cmp) file ialah teks file yang mengandungi definisi generik dan port tempatan yang boleh anda gunakan dalam reka bentuk VHDL files.
<your_ip>.html	Laporan yang mengandungi maklumat sambungan, peta memori yang menunjukkan alamat setiap hamba berkenaan dengan setiap induk yang ia disambungkan, dan penetapan parameter.
<your_ip>_generasi.rpt	Log penjanaan IP atau Pereka Platform file. Ringkasan mesej semasa penjanaan IP.
<your_ip>.qgsimc	Menyenaraikan parameter simulasi untuk menyokong penjanaan semula tambahan.
<your_ip>.qgsynthc	Menyenaraikan parameter sintesis untuk menyokong penjanaan semula tambahan.
<your_ip>.qip	Mengandungi semua maklumat yang diperlukan tentang komponen IP untuk menyepadukan dan menyusun komponen IP dalam perisian Intel Quartus Prime.
<your_ip>.sopcinfo	Menghuraikan sambungan dan parameterisasi komponen IP dalam sistem Pereka Platform anda. Anda boleh menghuraikan kandungannya untuk mendapatkan keperluan apabila anda membangunkan pemacu perisian untuk komponen IP. Alat hiliran seperti rantai alat Nios® II menggunakan ini file. The .sopcinfo file dan sistem.h file yang dihasilkan untuk rantai alat Nios II termasuk maklumat peta alamat untuk setiap hamba berbanding setiap tuan yang mengakses hamba. Tuan yang berbeza mungkin mempunyai peta alamat yang berbeza untuk mengakses komponen hamba tertentu.
<your_ip>.csv	Mengandungi maklumat tentang status peningkatan komponen IP.
<your_ip>.bsf	Simbol Blok File (.bsf) perwakilan variasi IP untuk digunakan dalam Rajah Blok Intel Quartus Prime Files (.bdf).
<your_ip>.spd	Input yang diperlukan file untuk ip-make-simscript untuk menjana skrip simulasi untuk simulator yang disokong. The .spd file mengandungi senarai files dijana untuk simulasi, bersama-sama dengan maklumat tentang kenangan yang boleh anda mulakan.

<your_ip>.ppf	Perancang Pin File (.ppf) menyimpan tugasan port dan nod untuk komponen IP yang dicipta untuk digunakan dengan Perancang Pin.
<your_ip>_bb.v	Anda boleh menggunakan kotak hitam Verilog (_bb.v) file sebagai pengisytiharan modul kosong untuk digunakan sebagai kotak hitam.
<your_ip>_inst.v atau _inst.vhd	HDL examptemplat instantiation. Anda boleh menyalin dan menampal kandungan ini file ke dalam HDL anda file untuk membuat seketika variasi IP.
<your_ip>.v atauyour_ip>.vhd	HDL files yang menjadikan setiap submodul atau teras IP anak untuk sintesis atau simulasi.
mentor/	Mengandungi skrip ModelSim* msim_setup.tcl untuk menyediakan dan menjalankan simulasi.
synopsys/vcs/ synopsys/vcsmx/	Mengandungi skrip shell vcs_setup.sh untuk menyediakan dan menjalankan simulasi VCS*. Mengandungi skrip shell vcsmx_setup.sh dan synopsys_ sim.setup file untuk menyediakan dan menjalankan simulasi VCS MX*.
irama/	Mengandungi skrip shell ncsim_setup.sh dan persediaan lain files untuk menyediakan dan menjalankan simulasi NCSIM*.
aldec/	Mengandungi skrip shell rivierapro_setup.sh untuk menyediakan dan menjalankan simulasi Aldec*.
xcelium/	Mengandungi skrip shell xcelium_setup.sh dan persediaan lain files untuk menyediakan dan menjalankan simulasi Xcelium*.
submodul/	Mengandungi HDL files untuk submodul teras IP.
<teras IP kanak-kanak>/	Untuk setiap direktori teras IP anak yang dijana, Pereka Platform menjana synth/ dan sim/ sub-direktori.

Penerangan Fungsian IP Compression Fronthaul

Rajah 4. IP Compression Fronthaul terdiri daripada pemampatan dan penyahmampatan. Gambarajah Blok IP Mampatan Fronthaul

Mampatan dan Penyahmampatan
Blok anjakan bit berasaskan blok pra-pemprosesan menjana anjakan bit optimum untuk blok sumber 12 elemen sumber (RE). Blok mengurangkan hingar kuantisasi, terutamanya untukamplitud samples. Oleh itu, ia mengurangkan magnitud vektor ralat (EVM) yang diperkenalkan oleh pemampatan. Algoritma mampatan hampir bebas daripada nilai kuasa. Dengan mengandaikan input kompleks samples ialah x = x1 + jxQ, nilai mutlak maksimum bagi komponen sebenar dan khayalan untuk blok sumber ialah:
Mempunyai nilai mutlak maksimum untuk blok sumber, persamaan berikut menentukan nilai anjakan kiri yang diberikan kepada blok sumber itu:Di mana bitWidth ialah lebar bit input.
IP menyokong nisbah mampatan 8, 9, 10, 11, 12, 13, 14, 15, 16.
Pemampatan dan Penyahmampatan Mu-Law
Algoritma menggunakan teknik pemadanan Mu-law, yang digunakan secara meluas oleh pemampatan pertuturan. Teknik ini menghantar isyarat tidak termampat input, x, melalui pemampat dengan fungsi, f(x), sebelum pembundaran dan pemotongan bit. Teknik menghantar data termampat, y, melalui antara muka. Data yang diterima melalui fungsi yang mengembang (iaitu songsang bagi pemampat, F-1(y). Teknik ini menghasilkan semula data yang tidak dimampatkan dengan ralat pengkuantitian yang minimum.
Persamaan 1. Fungsi pemampat dan penyahmampat
Algoritma pemampatan IQ Mu-law mengikut spesifikasi O-RAN.
Maklumat Berkaitan
O-RAN webtapak
3.1. Isyarat IP Mampatan Fronthaul
Sambung dan kawal IP.
Jam dan Tetapkan Semula Isyarat Antara Muka=
Jadual 8. Jam dan Tetapkan Semula Isyarat Antara Muka

Nama Isyarat	Lebar bit	Arah	Penerangan
tx_clk	1	Input	Jam pemancar. Kekerapan jam ialah 390.625 MHz untuk 25 Gbps dan 156.25MHz untuk 10 Gbps. Semua isyarat antara muka pemancar adalah segerak dengan jam ini.
rx_clk	1	Input	Jam penerima. Kekerapan jam ialah 390.625 MHz untuk 25 Gbps dan 156.25MHz untuk 10 Gbps. Semua isyarat antara muka penerima adalah segerak dengan jam ini.
csr_clk	1	Input	Jam untuk antara muka CSR. Kekerapan jam ialah 100 MHz.

tx_rst_n	1	Input	Tetapan semula rendah aktif untuk antara muka pemancar segerak kepada tx_clk.
rx_rst_n	1	Input	Tetapan semula rendah aktif untuk antara muka penerima segerak kepada rx_clk.
csr_rst_n	1	Input	Tetapan semula rendah aktif untuk antara muka CSR segerak kepada csr_clk.

Hantar Isyarat Antara Muka Pengangkutan
Jadual 9. Hantar Isyarat Antara Muka Pengangkutan
Semua jenis isyarat adalah integer tidak bertanda.

Nama Isyarat	Lebar bit	Arah	Penerangan
tx_avst_source_valid	1	Keluaran	Apabila ditegaskan, menunjukkan data yang sah tersedia pada avst_source_data.
tx_avst_source_data	64	Keluaran	Medan PRB termasuk udCompParam, iSample dan qSample. Medan PRB bahagian seterusnya digabungkan dengan medan PRB bahagian sebelumnya.
tx_avst_source_startofpacket	1	Keluaran	Menunjukkan bait pertama bingkai.
tx_avst_source_endofpacket	1	Keluaran	Menunjukkan bait terakhir bingkai.
tx_avst_source_ready	1	Input	Apabila ditegaskan, menunjukkan lapisan pengangkutan sedia untuk menerima data. readyLatency = 0 untuk antara muka ini.
tx_avst_source_kosong	3	Keluaran	Menentukan bilangan bait kosong pada avst_source_data apabila avst_source_endofpacket ditegaskan.
tx_udcomphdr_o	8	Keluaran	Medan pengepala pemampatan data pengguna. Segerak dengan tx_avst_source_valid. Mentakrifkan kaedah mampatan dan lebar bit IQ untuk data pengguna dalam bahagian data. • [7:4] : udIqWidth • 16 untuk udIqWidth=0, jika tidak sama dengan udIqWidth e,g,: — 0000b bermakna I dan Q adalah setiap 16 bit lebar; — 0001b bermakna I dan Q masing-masing 1 bit lebar; — 1111b bermakna I dan Q masing-masing 15 bit lebar • [3:0] : udCompMeth — 0000b – tiada pemampatan — 0001b – titik terapung blok — 0011b – µ-undang-undang — yang lain – dikhaskan untuk kaedah masa hadapan.
tx_metadata_o	METADATA_WIDTH	Keluaran	Konduit memberi isyarat melalui dan tidak dimampatkan. Segerak dengan tx_avst_source_valid. Lebar bit boleh dikonfigurasikan METADATA_WIDTH. Apabila anda menghidupkan patuh O-RAN, rujuk Jadual 13 pada halaman 17.Apabila anda mematikan patuh O-RAN, isyarat ini hanya sah apabila tx_avst_source_startofpacket ialah 1. tx_metadata_o tidak mempunyai isyarat yang sah dan menggunakan tx_avst_source_valid untuk menunjukkan kitaran yang sah. Tidak tersedia apabila anda memilih 0 Lumpuhkan Port Metadata untuk Lebar metadata.

Terima Isyarat Antara Muka Pengangkutan
Jadual 10. Terima Isyarat Antara Muka Pengangkutan
Tiada tekanan belakang pada antara muka ini. Avalon menstrim isyarat kosong tidak diperlukan dalam antara muka ini kerana ia sentiasa sifar.

Nama Isyarat	Lebar bit	Arah	Penerangan
rx_avst_sink_valid	1	Input	Apabila ditegaskan, menunjukkan data yang sah tersedia pada avst_sink_data. Tiada isyarat avst_sink_ready pada antara muka ini.
rx_avst_sink_data	64	Input	Medan PRB termasuk udCompParam, iSample dan qSample. Medan PRB bahagian seterusnya digabungkan dengan medan PRB bahagian sebelumnya.
rx_avst_sink_startofpacket	1	Input	Menunjukkan bait pertama bingkai.
rx_avst_sink_endofpacket	1	Input	Menunjukkan bait terakhir bingkai.
rx_avst_sink_error	1	Input	Apabila ditegaskan dalam kitaran yang sama seperti avst_sink_endofpacket, menunjukkan paket semasa ialah paket ralat
rx_udcomphdr_i	8	Input	Medan pengepala pemampatan data pengguna. Segerak dengan rx_metadata_valid_i. Mentakrifkan kaedah mampatan dan lebar bit IQ untuk data pengguna dalam bahagian data. • [7:4] : udIqWidth • 16 untuk udIqWidth=0, jika tidak sama dengan udIqWidth. cth — 0000b bermakna I dan Q adalah setiap 16 bit lebar; — 0001b bermakna I dan Q masing-masing 1 bit lebar; — 1111b bermakna I dan Q masing-masing 15 bit lebar • [3:0] : udCompMeth — 0000b – tiada pemampatan — 0001b – titik terapung blok — 0011b – µ-undang-undang — yang lain – dikhaskan untuk kaedah masa hadapan.
rx_metadata_i	METADATA_WIDTH	Input	Konduit tidak termampat memberi isyarat melalui. Isyarat rx_metadata_i adalah sah apabila rx_metadata_valid_i ditegaskan, segerak dengan rx_avst_sink_valid. Lebar bit boleh dikonfigurasikan METADATA_WIDTH. Apabila anda menghidupkan patuh O-RAN, rujuk Jadual 15 di muka surat 18. Apabila anda mematikan patuh O-RAN, isyarat rx_metadata_i ini hanya sah apabila kedua-dua rx_metadata_valid_i dan rx_avst_sink_startofpacket sama dengan 1. Tidak tersedia apabila anda memilih 0 Lumpuhkan Port Metadata untuk Lebar metadata.
rx_metadata_valid_i	1	Input	Menunjukkan bahawa pengepala (rx_udcomphdr_i dan rx_metadata_i) adalah sah. Segerak dengan rx_avst_sink_valid. Isyarat wajib. Untuk keserasian ke belakang O-RAN, tegaskan rx_metadata_valid_i jika IP mempunyai IE pengepala biasa yang sah dan IE bahagian berulang. Untuk menyediakan medan blok sumber fizikal (PRB) bahagian baharu dalam rx_avst_sink_data, sediakan IE bahagian baharu dalam input rx_metadata_i bersama-sama dengan rx_metadata_valid_i.

Hantar Isyarat Antara Muka Aplikasi
Jadual 11. Hantar Isyarat Antara Muka Aplikasi

Nama Isyarat	Lebar bit	Arah	Penerangan
tx_avst_sink_valid	1	Input	Apabila ditegaskan, menunjukkan medan PRB yang sah tersedia dalam antara muka ini. Apabila beroperasi dalam mod penstriman, pastikan tiada penyataan isyarat yang sah antara permulaan paket dan penghujung paket Satu-satunya pengecualian ialah apabila isyarat sedia dinyahakan.
tx_avst_sink_data	128	Input	Data daripada lapisan aplikasi dalam susunan bait rangkaian.
tx_avst_sink_startofpacket	1	Input	Nyatakan bait PRB pertama bagi satu paket
tx_avst_sink_endofpacket	1	Input	Nyatakan bait PRB terakhir bagi satu paket
tx_avst_sink_ready	1	Keluaran	Apabila ditegaskan, menunjukkan IP O-RAN bersedia untuk menerima data daripada antara muka aplikasi. readyLatency = 0 untuk antara muka ini
tx_udcomphdr_i	8	Input	Medan pengepala pemampatan data pengguna. Segerak dengan tx_avst_sink_valid. Mentakrifkan kaedah mampatan dan lebar bit IQ untuk data pengguna dalam bahagian data. • [7:4] : udIqWidth • 16 untuk udIqWidth=0, jika tidak sama dengan udIqWidth. cth — 0000b bermakna I dan Q adalah setiap 16 bit lebar; — 0001b bermakna I dan Q masing-masing 1 bit lebar; — 1111b bermakna I dan Q masing-masing 15 bit lebar • [3:0] : udCompMeth — 0000b – tiada pemampatan — 0001b – titik terapung blok — 0011b – µ-undang-undang — yang lain – dikhaskan untuk kaedah masa hadapan.
tx_metadata_i	METADATA_WIDTH	Input	Konduit memberi isyarat melalui dan tidak dimampatkan. Segerak dengan tx_avst_sink_valid. Lebar bit boleh dikonfigurasikan METADATA_WIDTH. Apabila anda menghidupkan patuh O-RAN, rujuk Jadual 13 di muka surat 17. Apabila anda mematikan patuh O-RAN, isyarat ini hanya sah apabila tx_avst_sink_startofpacket bersamaan dengan 1. tx_metadata_i tidak mempunyai isyarat dan kegunaan yang sah tx_avst_sink_valid untuk menunjukkan kitaran yang sah. Tidak tersedia apabila anda memilih 0 Lumpuhkan Port Metadata untuk Lebar metadata.

Terima Isyarat Antara Muka Aplikasi
Jadual 12. Terima Isyarat Antara Muka Aplikasi

Nama Isyarat	Lebar bit	Arah	Penerangan
rx_avst_source_valid	1	Keluaran	Apabila ditegaskan, menunjukkan medan PRB yang sah tersedia dalam antara muka ini. Tiada isyarat avst_source_ready pada antara muka ini.
rx_avst_source_data	128	Keluaran	Data ke lapisan aplikasi dalam susunan bait rangkaian.
rx_avst_source_startofpacket	1	Keluaran	Menunjukkan bait PRB pertama bagi satu paket
rx_avst_source_endofpacket	1	Keluaran	Menunjukkan bait PRB terakhir bagi satu paket
rx_avst_source_error	1	Keluaran	Menunjukkan paket mengandungi ralat
rx_udcomphdr_o	8	Keluaran	Medan pengepala pemampatan data pengguna. Segerak dengan rx_avst_source_valid. Mentakrifkan kaedah mampatan dan lebar bit IQ untuk data pengguna dalam bahagian data. • [7:4] : udIqWidth • 16 untuk udIqWidth=0, jika tidak sama dengan udIqWidth. cth — 0000b bermakna I dan Q adalah setiap 16 bit lebar; — 0001b bermakna I dan Q masing-masing 1 bit lebar; — 1111b bermakna I dan Q masing-masing 15 bit lebar • [3:0] : udCompMeth — 0000b – tiada pemampatan — 0001b – titik terapung blok (BFP) — 0011b – µ-undang-undang — yang lain – dikhaskan untuk kaedah masa hadapan.
rx_metadata_o	METADATA_WIDTH	Keluaran	Konduit tidak termampat memberi isyarat melalui. Isyarat rx_metadata_o adalah sah apabila rx_metadata_valid_o ditegaskan, segerak dengan rx_avst_source_valid. Lebar bit boleh dikonfigurasikan METADATA_WIDTH. Apabila anda menghidupkan patuh O-RAN, rujuk Jadual 14 di muka surat 18. Apabila anda mematikan patuh O-RAN, rx_metadata_o hanya sah apabila rx_metadata_valid_o sama dengan 1. Tidak tersedia apabila anda memilih 0 Lumpuhkan Port Metadata untuk Lebar metadata.
rx_metadata_valid_o	1	Keluaran	Menunjukkan bahawa pengepala (rx_udcomphdr_o dan rx_metadata_o) adalah sah. rx_metadata_valid_o ditegaskan apabila rx_metadata_o sah, segerak dengan rx_avst_source_valid.

Pemetaan Metadata untuk Keserasian Ke Belakang O-RAN
Jadual 13. tx_metadata_i Input 128-bit

Nama Isyarat	Lebar bit	Arah	Penerangan	Pemetaan Metadata
Terpelihara	16	Input	Terpelihara.	tx_metadata_i[127:112]
tx_u_size	16	Input	Saiz paket U-plane dalam bait untuk mod penstriman.	tx_metadata_i[111:96]
tx_u_seq_id	16	Input	SeqID paket, yang diekstrak daripada pengepala pengangkutan eCPRI.	tx_metadata_i[95:80]
tx_u_pc_id	16	Input	PCID untuk pengangkutan eCPRI dan RoEflowId untuk pengangkutan radio melalui ethernet (RoE).	tx_metadata_i[79:64]
Terpelihara	4	Input	Terpelihara.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Input	arah data gNB. Julat nilai: {0b=Rx (iaitu muat naik), 1b=Tx (iaitu muat turun)}	tx_metadata_i[59]
tx_u_filterIndex	4	Input	Mentakrifkan indeks kepada penapis saluran untuk digunakan antara data IQ dan antara muka udara. Julat nilai: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Input	Pembilang untuk bingkai 10 ms (tempoh pembalut 2.56 saat), khususnya frameId= nombor bingkai modulo 256. Julat nilai: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Input	Pembilang untuk subbingkai 1 ms dalam bingkai 10 ms. Julat nilai: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Input	Parameter ini ialah nombor slot dalam subframe 1 ms. Semua slot dalam satu subframe dikira oleh parameter ini. Julat nilai: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved}	tx_metadata_i[42:37]
tx_u_symbolid	6	Input	Mengenal pasti nombor simbol dalam slot. Julat nilai: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Input	SectionID memetakan bahagian data satah U kepada mesej satah C yang sepadan (dan Jenis Bahagian) yang dikaitkan dengan data. Julat nilai: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Input	Penunjuk blok sumber. Nyatakan jika setiap blok sumber digunakan atau setiap blok sumber lain digunakan. Julat nilai: {0b=setiap blok sumber yang digunakan; 1b=setiap blok sumber lain digunakan}	tx_metadata_i[18]
tx_u_startPrb	10	Input	PRB permulaan bahagian data pesawat pengguna. Julat nilai: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Input	Tentukan PRB di mana bahagian data pesawat pengguna adalah sah.	tx_metadata_i[7:0]

			Julat nilai: {0000 0001b-1111 1111b, 0000 0000b = semua PRB dalam jarak subcarrier (SCS) dan lebar jalur pembawa yang ditentukan }
tx_u_udCompHdr	8	Input	Tentukan kaedah mampatan dan lebar bit IQ data pengguna dalam bahagian data. Julat nilai: {0000 0000b-1111 1111b}	T/A (tx_udcomphdr_i)

Jadual 14. rx_metadata_valid_i/o

Nama Isyarat	Lebar bit	Arah	Penerangan	Pemetaan Metadata
rx_sec_hdr_valid	1	Keluaran	Apabila rx_sec_hdr_valid ialah 1, medan data bahagian U-plane adalah sah. IE pengepala biasa adalah sah apabila rx_sec_hdr_valid ditegaskan, segerak dengan avst_sink_u_startofpacket dan avst_sink_u_valid. IE bahagian berulang adalah sah apabila rx_sec_hdr_valid ditegaskan, segerak dengan avst_sink_u_valid. Semasa menyediakan medan PRB bahagian baharu dalam avst_sink_u_data, sediakan IE bahagian baharu dengan rx_sec_hdr_valid yang ditegaskan.	rx_metadata_valid_o

Jadual 15. rx_metadata_o Output 128-bit

Nama Isyarat	Lebar bit	Arah	Penerangan	Pemetaan Metadata
Terpelihara	32	Keluaran	Terpelihara.	rx_metadata_o[127:96]
rx_u_seq_id	16	Keluaran	SeqID paket, yang diekstrak daripada pengepala pengangkutan eCPRI.	rx_metadata_o[95:80]
rx_u_pc_id	16	Keluaran	PCID untuk pengangkutan eCPRI dan RoEflowId untuk pengangkutan RoE	rx_metadata_o[79:64]
terpelihara	4	Keluaran	Terpelihara.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Keluaran	arah data gNB. Julat nilai: {0b=Rx (iaitu muat naik), 1b=Tx (iaitu muat turun)}	rx_metadata_o[59]
rx_u_filterIndex	4	Keluaran	Mentakrifkan indeks kepada penapis saluran untuk digunakan antara data IQ dan antara muka udara. Julat nilai: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Keluaran	Pembilang untuk bingkai 10 ms (tempoh pembalut 2.56 saat), khususnya frameId= nombor bingkai modulo 256. Julat nilai: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Keluaran	Pembilang untuk subbingkai 1ms dalam bingkai 10 ms. Julat nilai: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Keluaran	Nombor slot dalam subbingkai 1ms. Semua slot dalam satu subframe dikira oleh parameter ini. Julat nilai: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved}	rx_metadata_o[42:37]
rx_u_symbolid	6	Keluaran	Mengenal pasti nombor simbol dalam slot. Julat nilai: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Keluaran	SectionID memetakan bahagian data satah U kepada mesej satah C yang sepadan (dan Jenis Bahagian) yang dikaitkan dengan data. Julat nilai: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Keluaran	Penunjuk blok sumber. Menunjukkan jika setiap blok sumber digunakan atau setiap sumber lain digunakan. Julat nilai: {0b=setiap blok sumber yang digunakan; 1b=setiap blok sumber lain digunakan}	rx_metadata_o[18]
rx_u_startPrb	10	Keluaran	PRB permulaan bahagian data pesawat pengguna. Julat nilai: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Keluaran	Mentakrifkan PRB di mana bahagian data pesawat pengguna adalah sah. Julat nilai: {0000 0001b-1111 1111b, 0000 0000b = semua PRB dalam SCS dan lebar jalur pembawa yang ditentukan }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Keluaran	Mentakrifkan kaedah mampatan dan lebar bit IQ data pengguna dalam bahagian data. Julat nilai: {0000 0000b-1111 1111b}	T/A (rx_udcomphdr_o)

Isyarat Antara Muka CSR
Jadual 16. Isyarat Antara Muka CSR

Nama Isyarat	Lebar Bit	Arah	Penerangan
csr_address	16	Input	Alamat daftar konfigurasi.
csr_write	1	Input	Boleh tulis daftar konfigurasi.
csr_writedata	32	Input	Data tulis daftar konfigurasi.
csr_readdata	32	Keluaran	Data baca daftar konfigurasi.
csr_read	1	Input	Daftar konfigurasi boleh dibaca.
csr_readdatavalid	1	Keluaran	Data baca daftar konfigurasi sah.
csr_waitrequest	1	Keluaran	Permintaan tunggu daftar konfigurasi.

Daftar IP Mampatan Fronthaul

Kawal dan pantau fungsi mampatan fronthaul melalui antara muka kawalan dan status.
Jadual 17. Peta Daftar

CSR_ADDRESS (Word Offset)	Daftar Nama
0x0	mod_mampatan
0x1	tx_error
0x2	rx_error

Jadual 18. compression_mode Daftar

Lebar Bit	Penerangan	Akses	Nilai Tetapan Semula HW
31:9	Terpelihara	RO	0x0
8:8	Mod berfungsi: • 1'b0 ialah mod mampatan statik • 1'b1 ialah mod mampatan dinamik	RW	0x0
7:0	Pengepala pemampatan data pengguna statik: • 7:4 ialah udIqWidth — 4'b0000 ialah 16 bit — 4'b1111 ialah 15 bit -: — 4'b0001 ialah 1 bit • 3:0 ialah udCompMeth — 4'b0000 tiada pemampatan — 4'b0001 ialah titik terapung blok — 4'b0011 ialah µ-hukum • Lain-lain dikhaskan	RW	0x0

Jadual 19. tx Daftar Ralat

Lebar Bit	Penerangan	Akses	Nilai Tetapan Semula HW
31:2	Terpelihara	RO	0x0
1:1	IqWidth tidak sah. IP menetapkan Iqwidth kepada 0 (16-bit Iqwidth) jika ia mengesan Iqwidth tidak sah atau tidak disokong.	RW1C	0x0
0:0	Kaedah pemampatan tidak sah. IP menjatuhkan paket.	RW1C	0x0

Jadual 20. Daftar Ralat rx

Lebar Bit	Penerangan	Akses	Nilai Tetapan Semula HW
31:8	Terpelihara	RO	0x0
1:1	IqWidth tidak sah. IP menjatuhkan paket.	RW1C	0x0
0:0	Kaedah pemampatan tidak sah. IP menetapkan kaedah mampatan kepada kaedah mampatan yang disokong lalai berikut: • Didayakan titik terapung blok sahaja: lalai kepada titik terapung blok. • Didayakan μ-law sahaja: lalai kepada μ-law. • Mendayakan kedua-dua titik terapung blok dan undang-undang: lalai kepada titik terapung blok.	RW1C	0x0

Arkib Panduan Pengguna Intel FPGA IPs Fronthaul Compression

Untuk versi terkini dan sebelumnya bagi dokumen ini, rujuk kepada: Panduan Pengguna IP FPGA Intel Compression Fronthaul. Jika IP atau versi perisian tidak disenaraikan, panduan pengguna untuk IP atau versi perisian sebelumnya terpakai.

Sejarah Semakan Dokumen untuk Panduan Pengguna IP Intel FPGA Fronthaul Compression

Versi Dokumen	Versi Intel Quartus Prime	Versi IP	Perubahan
2022.08.08	21.4	1.0.1	Lebar metadata diperbetulkan 0 hingga 0 (Lumpuhkan Port Metadata).
2022.03.22	21.4	1.0.1	• Perihalan isyarat bertukar: — tx_avst_sink_data dan tx_avst_source_data — rx_avst_sink_data dan rx_avst_source_data • Ditambah Gred Kelajuan yang Disokong Peranti meja • Ditambah Prestasi dan Penggunaan Sumber
2021.12.07	21.3	1.0.0	Kod pesanan dikemas kini.
2021.11.23	21.3	1.0.0	Keluaran awal.

Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan. *Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.

Versi Dalam Talian
Hantar Maklum Balas
ID: 709301
UG-20346
Versi: 2022.08.08
ISO 9001:2015 Berdaftar

Dokumen / Sumber

	intel Fronthaul Compression FPGA IP [pdf] Panduan Pengguna Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdf] Panduan Pengguna UG-20346, 709301, IP FPGA Mampatan Depan, IP FPGA Fronthaul, IP FPGA Mampatan, IP FPGA

Rujukan

• Manual Pengguna