Fronthaul ਕੰਪਰੈਸ਼ਨ FPGA IP
ਯੂਜ਼ਰ ਗਾਈਡ
Fronthaul ਕੰਪਰੈਸ਼ਨ FPGA IP
Fronthaul ਕੰਪਰੈਸ਼ਨ Intel® FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ
Intel® Quartus® Prime ਲਈ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ
ਡਿਜ਼ਾਈਨ ਸੂਟ: 21.4 IP
ਸੰਸਕਰਣ: 1.0.1
Fronthaul Compression Intel® FPGA IP ਬਾਰੇ
Fronthaul ਕੰਪਰੈਸ਼ਨ IP ਵਿੱਚ U- ਪਲੇਨ IQ ਡੇਟਾ ਲਈ ਕੰਪਰੈਸ਼ਨ ਅਤੇ ਡੀਕੰਪ੍ਰੇਸ਼ਨ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। ਕੰਪਰੈਸ਼ਨ ਇੰਜਣ ਯੂਜ਼ਰ ਡਾਟਾ ਕੰਪਰੈਸ਼ਨ ਹੈਡਰ (udCompHdr) ਦੇ ਆਧਾਰ 'ਤੇ µ-ਲਾਅ ਜਾਂ ਬਲਾਕ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਕੰਪਰੈਸ਼ਨ ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ। ਇਹ IP IQ ਡੇਟਾ, ਕੰਡਿਊਟ ਸਿਗਨਲਾਂ, ਅਤੇ ਮੈਟਾਡੇਟਾ ਅਤੇ ਸਾਈਡਬੈਂਡ ਸਿਗਨਲਾਂ ਲਈ, ਅਤੇ ਨਿਯੰਤਰਣ ਅਤੇ ਸਥਿਤੀ ਰਜਿਸਟਰਾਂ (CSRs) ਲਈ Avalon ਮੈਮੋਰੀ-ਮੈਪਡ ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।
IP ਨਕਸ਼ੇ ਸੰਕੁਚਿਤ IQs ਅਤੇ ਉਪਭੋਗਤਾ ਡੇਟਾ ਕੰਪਰੈਸ਼ਨ ਪੈਰਾਮੀਟਰ (udCompParam) O-RAN ਨਿਰਧਾਰਨ O-RAN ਫਰੰਟੌਲ ਕੰਟਰੋਲ, ਉਪਭੋਗਤਾ ਅਤੇ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਪਲੇਨ ਸੰਸਕਰਣ 3.0 ਅਪ੍ਰੈਲ 2020 (O-RAN-WG4.CUS) ਵਿੱਚ ਨਿਰਧਾਰਤ ਸੈਕਸ਼ਨ ਪੇਲੋਡ ਫਰੇਮ ਫਾਰਮੈਟ ਦੇ ਅਨੁਸਾਰ .0-v03.00)। ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਸਿੰਕ ਅਤੇ ਸਰੋਤ ਇੰਟਰਫੇਸ ਡੇਟਾ ਚੌੜਾਈ ਐਪਲੀਕੇਸ਼ਨ ਇੰਟਰਫੇਸ ਲਈ 128-ਬਿੱਟ ਅਤੇ ਟ੍ਰਾਂਸਪੋਰਟ ਇੰਟਰਫੇਸ ਲਈ 64 ਬਿੱਟ ਹਨ ਜੋ 2:1 ਦੇ ਵੱਧ ਤੋਂ ਵੱਧ ਕੰਪ੍ਰੈਸੋਇਨ ਅਨੁਪਾਤ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
ਓ-ਰੈਨ webਸਾਈਟ
1.1 Fronthaul ਕੰਪਰੈਸ਼ਨ Intel® FPGA IP ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ
- -ਲਾਅ ਅਤੇ ਬਲਾਕ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ ਕੰਪਰੈਸ਼ਨ ਅਤੇ ਡੀਕੰਪ੍ਰੇਸ਼ਨ
- IQ ਚੌੜਾਈ 8-ਬਿੱਟ ਤੋਂ 16-ਬਿੱਟ
- ਯੂ-ਪਲੇਨ ਆਈਕਿਊ ਫਾਰਮੈਟ ਅਤੇ ਕੰਪਰੈਸ਼ਨ ਹੈਡਰ ਦੀ ਸਥਿਰ ਅਤੇ ਗਤੀਸ਼ੀਲ ਸੰਰਚਨਾ
- ਮਲਟੀਸੈਕਸ਼ਨ ਪੈਕੇਟ (ਜੇ O-RAN ਅਨੁਕੂਲ ਹੈ)
1.2 Fronthaul ਕੰਪਰੈਸ਼ਨ Intel® FPGA IP ਡਿਵਾਈਸ ਫੈਮਿਲੀ ਸਪੋਰਟ
Intel, Intel FPGA IP ਲਈ ਹੇਠਲੇ ਡਿਵਾਈਸ ਸਮਰਥਨ ਪੱਧਰਾਂ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈ:
- ਐਡਵਾਂਸ ਸਪੋਰਟ-ਇਸ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਆਈਪੀ ਸਿਮੂਲੇਸ਼ਨ ਅਤੇ ਸੰਕਲਨ ਲਈ ਉਪਲਬਧ ਹੈ। FPGA ਪ੍ਰੋਗਰਾਮਿੰਗ file Quartus Prime Pro Stratix 10 ਐਡੀਸ਼ਨ ਬੀਟਾ ਸੌਫਟਵੇਅਰ ਲਈ (.pof) ਸਮਰਥਨ ਉਪਲਬਧ ਨਹੀਂ ਹੈ ਅਤੇ ਅਜਿਹੇ IP ਟਾਈਮਿੰਗ ਬੰਦ ਹੋਣ ਦੀ ਗਰੰਟੀ ਨਹੀਂ ਦਿੱਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਟਾਈਮਿੰਗ ਮਾਡਲਾਂ ਵਿੱਚ ਸ਼ੁਰੂਆਤੀ ਪੋਸਟ-ਲੇਆਉਟ ਜਾਣਕਾਰੀ ਦੇ ਅਧਾਰ ਤੇ ਦੇਰੀ ਦੇ ਸ਼ੁਰੂਆਤੀ ਇੰਜੀਨੀਅਰਿੰਗ ਅਨੁਮਾਨ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। ਟਾਈਮਿੰਗ ਮਾੱਡਲ ਬਦਲਣ ਦੇ ਅਧੀਨ ਹਨ ਕਿਉਂਕਿ ਸਿਲੀਕਾਨ ਟੈਸਟਿੰਗ ਅਸਲ ਸਿਲੀਕਾਨ ਅਤੇ ਟਾਈਮਿੰਗ ਮਾਡਲਾਂ ਦੇ ਵਿਚਕਾਰ ਸਬੰਧ ਨੂੰ ਸੁਧਾਰਦੀ ਹੈ। ਤੁਸੀਂ ਸਿਸਟਮ ਆਰਕੀਟੈਕਚਰ ਅਤੇ ਸਰੋਤ ਉਪਯੋਗਤਾ ਅਧਿਐਨਾਂ, ਸਿਮੂਲੇਸ਼ਨ, ਪਿਨਆਉਟ, ਸਿਸਟਮ ਲੇਟੈਂਸੀ ਮੁਲਾਂਕਣ, ਬੁਨਿਆਦੀ ਸਮੇਂ ਦੇ ਮੁਲਾਂਕਣਾਂ (ਪਾਈਪਲਾਈਨ ਬਜਟਿੰਗ), ਅਤੇ I/O ਟ੍ਰਾਂਸਫਰ ਰਣਨੀਤੀ (ਡੇਟਾ-ਪਾਥ ਚੌੜਾਈ, ਬਰਸਟ ਡੂੰਘਾਈ, I/O ਸਟੈਂਡਰਡ ਟ੍ਰੇਡਆਫਸ) ਲਈ ਇਸ IP ਕੋਰ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ। ).
- ਸ਼ੁਰੂਆਤੀ ਸਹਾਇਤਾ–ਇੰਟੇਲ ਇਸ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਸ਼ੁਰੂਆਤੀ ਟਾਈਮਿੰਗ ਮਾਡਲਾਂ ਦੇ ਨਾਲ IP ਕੋਰ ਦੀ ਪੁਸ਼ਟੀ ਕਰਦਾ ਹੈ। IP ਕੋਰ ਸਾਰੀਆਂ ਕਾਰਜਸ਼ੀਲ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ, ਪਰ ਹੋ ਸਕਦਾ ਹੈ ਕਿ ਅਜੇ ਵੀ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਸਮੇਂ ਦੇ ਵਿਸ਼ਲੇਸ਼ਣ ਤੋਂ ਗੁਜ਼ਰ ਰਿਹਾ ਹੋਵੇ। ਤੁਸੀਂ ਇਸਨੂੰ ਸਾਵਧਾਨੀ ਨਾਲ ਉਤਪਾਦਨ ਦੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਵਰਤ ਸਕਦੇ ਹੋ।
- ਅੰਤਮ ਸਹਾਇਤਾ–ਇੰਟੇਲ ਇਸ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਅੰਤਮ ਸਮੇਂ ਦੇ ਮਾਡਲਾਂ ਨਾਲ IP ਦੀ ਪੁਸ਼ਟੀ ਕਰਦਾ ਹੈ। IP ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਲਈ ਸਾਰੀਆਂ ਕਾਰਜਸ਼ੀਲ ਅਤੇ ਸਮੇਂ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ। ਤੁਸੀਂ ਇਸਨੂੰ ਉਤਪਾਦਨ ਦੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਵਰਤ ਸਕਦੇ ਹੋ.
ਸਾਰਣੀ 1. ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ IP ਡਿਵਾਈਸ ਫੈਮਿਲੀ ਸਪੋਰਟ
| ਡਿਵਾਈਸ ਪਰਿਵਾਰ | ਸਪੋਰਟ |
| Intel® Agilex™ (ਈ-ਟਾਈਲ) | ਸ਼ੁਰੂਆਤੀ |
| Intel Agilex (F-ਟਾਈਲ) | ਐਡਵਾਂਸ |
| Intel Arria® 10 | ਫਾਈਨਲ |
| Intel Stratix® 10 (ਸਿਰਫ਼ H-, ਅਤੇ E-ਟਾਈਲ ਉਪਕਰਣ) | ਫਾਈਨਲ |
| ਹੋਰ ਡਿਵਾਈਸ ਪਰਿਵਾਰ | ਕੋਈ ਸਹਾਰਾ ਨਹੀਂ |
ਸਾਰਣੀ 2. ਡਿਵਾਈਸ ਸਮਰਥਿਤ ਸਪੀਡ ਗ੍ਰੇਡ
| ਡਿਵਾਈਸ ਪਰਿਵਾਰ | FPGA ਫੈਬਰਿਕ ਸਪੀਡ ਗ੍ਰੇਡ |
| Intel Agilex | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3 Fronthaul ਕੰਪਰੈਸ਼ਨ Intel FPGA IP ਲਈ ਜਾਣਕਾਰੀ ਜਾਰੀ ਕਰੋ
Intel FPGA IP ਸੰਸਕਰਣ v19.1 ਤੱਕ Intel Quartus® Prime Design Suite ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣਾਂ ਨਾਲ ਮੇਲ ਖਾਂਦੇ ਹਨ। Intel Quartus Prime Design Suite ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ 19.2 ਵਿੱਚ ਸ਼ੁਰੂ ਕਰਦੇ ਹੋਏ, Intel FPGA IP ਦੀ ਇੱਕ ਨਵੀਂ ਸੰਸਕਰਣ ਯੋਜਨਾ ਹੈ।
Intel FPGA IP ਸੰਸਕਰਣ (XYZ) ਨੰਬਰ ਹਰੇਕ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ ਦੇ ਨਾਲ ਬਦਲ ਸਕਦਾ ਹੈ। ਵਿੱਚ ਇੱਕ ਤਬਦੀਲੀ:
- X IP ਦੇ ਇੱਕ ਵੱਡੇ ਸੰਸ਼ੋਧਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਜੇਕਰ ਤੁਸੀਂ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਨੂੰ ਅੱਪਡੇਟ ਕਰਦੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ IP ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਉਣਾ ਪਵੇਗਾ।
- Y ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ IP ਵਿੱਚ ਨਵੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਸ਼ਾਮਲ ਹਨ। ਇਹਨਾਂ ਨਵੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ ਲਈ ਆਪਣੇ IP ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਓ।
- Z ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ IP ਵਿੱਚ ਮਾਮੂਲੀ ਤਬਦੀਲੀਆਂ ਸ਼ਾਮਲ ਹਨ। ਇਹਨਾਂ ਤਬਦੀਲੀਆਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ ਲਈ ਆਪਣੇ IP ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਓ।
ਸਾਰਣੀ 3. ਫਰੰਟੌਲ ਕੰਪਰੈਸ਼ਨ ਆਈਪੀ ਰੀਲੀਜ਼ ਜਾਣਕਾਰੀ
| ਆਈਟਮ | ਵਰਣਨ |
| ਸੰਸਕਰਣ | 1.0.1 |
| ਰਿਹਾਈ ਤਾਰੀਖ | ਫਰਵਰੀ 2022 |
| ਆਰਡਰਿੰਗ ਕੋਡ | IP-FH-COMP |
1.4 ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਸਰੋਤ ਵਰਤੋਂ
ਇੱਕ Intel Agilex ਡਿਵਾਈਸ, Intel Arria 10 ਡਿਵਾਈਸ, ਅਤੇ Intel Stratix 10 ਡਿਵਾਈਸ ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਉਣ ਵਾਲੇ IP ਦੇ ਸਰੋਤ
ਸਾਰਣੀ 4. ਫਰੰਟੌਲ ਕੰਪਰੈਸ਼ਨ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਸਰੋਤ ਵਰਤੋਂ
ਸਾਰੀਆਂ ਐਂਟਰੀਆਂ ਕੰਪਰੈਸ਼ਨ ਅਤੇ ਡੀਕੰਪ੍ਰੇਸ਼ਨ ਡੇਟਾ ਦਿਸ਼ਾ IP ਲਈ ਹਨ
| ਡਿਵਾਈਸ | IP | ALMs | ਤਰਕ ਰਜਿਸਟਰ | M20K | |
| ਪ੍ਰਾਇਮਰੀ | ਸੈਕੰਡਰੀ | ||||
| Intel Agilex | ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ | 14,969 | 25,689 | 6,093 | 0 |
| µ-ਕਾਨੂੰਨ | 22,704 | 39,078 | 7,896 | 0 | |
| ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਅਤੇ µ-ਲਾਅ | 23,739 | 41,447 | 8,722 | 0 | |
| ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ, µ-ਲਾਅ, ਅਤੇ ਵਿਸਤ੍ਰਿਤ IQ ਚੌੜਾਈ | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ | 12,403 | 16,156 | 5,228 | 0 |
| µ-ਕਾਨੂੰਨ | 18,606 | 23,617 | 5,886 | 0 | |
| ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਅਤੇ µ-ਲਾਅ | 19,538 | 24,650 | 6,140 | 0 | |
| ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ, µ-ਲਾਅ, ਅਤੇ ਵਿਸਤ੍ਰਿਤ IQ ਚੌੜਾਈ | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ | 16,852 | 30,548 | 7,265 | 0 |
| µ-ਕਾਨੂੰਨ | 24,528 | 44,325 | 8,080 | 0 | |
| ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਅਤੇ µ-ਲਾਅ | 25,690 | 47,357 | 8,858 | 0 | |
| ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ, µ-ਲਾਅ, ਅਤੇ ਵਿਸਤ੍ਰਿਤ IQ ਚੌੜਾਈ | 25,897 | 47,289 | 8,559 | 0 | |
Fronthaul ਕੰਪਰੈਸ਼ਨ Intel FPGA IP ਨਾਲ ਸ਼ੁਰੂਆਤ ਕਰਨਾ
ਫ੍ਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ ਆਈਪੀ ਨੂੰ ਸਥਾਪਿਤ ਕਰਨ, ਪੈਰਾਮੀਟਰਾਈਜ਼ਿੰਗ, ਸਿਮੂਲੇਟ ਕਰਨ ਅਤੇ ਸ਼ੁਰੂ ਕਰਨ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ।
2.1 Fronthaul Compression IP ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨਾ, ਸਥਾਪਿਤ ਕਰਨਾ ਅਤੇ ਲਾਇਸੰਸ ਦੇਣਾ
Fronthaul Compression IP ਇੱਕ ਵਿਸਤ੍ਰਿਤ Intel FPGA IP ਹੈ ਜੋ Intel Quartus Prime ਰੀਲੀਜ਼ ਵਿੱਚ ਸ਼ਾਮਲ ਨਹੀਂ ਹੈ।
- ਇੱਕ My Intel ਖਾਤਾ ਬਣਾਓ ਜੇਕਰ ਤੁਹਾਡੇ ਕੋਲ ਇੱਕ ਨਹੀਂ ਹੈ।
- ਸਵੈ-ਸੇਵਾ ਲਾਇਸੰਸਿੰਗ ਕੇਂਦਰ (SSLC) ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਲਈ ਲੌਗ ਇਨ ਕਰੋ।
- Fronthaul ਕੰਪਰੈਸ਼ਨ IP ਖਰੀਦੋ.
- SSLC ਪੰਨੇ 'ਤੇ, IP ਲਈ ਚਲਾਓ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। SSLC ਤੁਹਾਡੇ IP ਦੀ ਸਥਾਪਨਾ ਲਈ ਮਾਰਗਦਰਸ਼ਨ ਕਰਨ ਲਈ ਇੱਕ ਇੰਸਟਾਲੇਸ਼ਨ ਡਾਇਲਾਗ ਬਾਕਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
- ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਫੋਲਡਰ ਦੇ ਸਮਾਨ ਸਥਾਨ 'ਤੇ ਸਥਾਪਿਤ ਕਰੋ।
ਸਾਰਣੀ 5. ਫਰੰਟੌਲ ਕੰਪਰੈਸ਼ਨ ਇੰਸਟਾਲੇਸ਼ਨ ਸਥਾਨ
| ਟਿਕਾਣਾ | ਸਾਫਟਵੇਅਰ | ਪਲੇਟਫਾਰਮ |
| :\intelFPGA_pro\\quartus\ip \ altera_cloud | Intel Quartus Prime Pro ਐਡੀਸ਼ਨ | ਵਿੰਡੋਜ਼ * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro ਐਡੀਸ਼ਨ | ਲੀਨਕਸ * |
ਚਿੱਤਰ 1. ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ ਆਈ.ਪੀ. ਇੰਸਟਾਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ ਢਾਂਚਾ ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਇੰਸਟਾਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ
Fronthaul Compression Intel FPGA IP ਹੁਣ IP ਕੈਟਾਲਾਗ ਵਿੱਚ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
- ਇੰਟੇਲ ਐਫਪੀਜੀਏ webਸਾਈਟ
- ਸਵੈ-ਸੇਵਾ ਲਾਇਸੰਸਿੰਗ ਕੇਂਦਰ (SSLC)
2.2 ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ IP ਨੂੰ ਪੈਰਾਮੀਟਰਾਈਜ਼ ਕਰਨਾ
IP ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਵਿੱਚ ਆਪਣੀ ਕਸਟਮ IP ਪਰਿਵਰਤਨ ਨੂੰ ਤੁਰੰਤ ਕੌਂਫਿਗਰ ਕਰੋ।
- ਇੱਕ Intel Quartus Prime Pro Edition ਪ੍ਰੋਜੈਕਟ ਬਣਾਓ ਜਿਸ ਵਿੱਚ ਤੁਹਾਡੇ IP ਕੋਰ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਨਾ ਹੈ।
a Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਵਿੱਚ, ਕਲਿੱਕ ਕਰੋ File ਨਵਾਂ ਇੰਟੇਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਪ੍ਰੋਜੈਕਟ ਬਣਾਉਣ ਲਈ ਨਵਾਂ ਪ੍ਰੋਜੈਕਟ ਵਿਜ਼ਾਰਡ, ਜਾਂ File ਮੌਜੂਦਾ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਪ੍ਰੋਜੈਕਟ ਨੂੰ ਖੋਲ੍ਹਣ ਲਈ ਪ੍ਰੋਜੈਕਟ ਖੋਲ੍ਹੋ। ਵਿਜ਼ਾਰਡ ਤੁਹਾਨੂੰ ਇੱਕ ਡਿਵਾਈਸ ਨਿਰਧਾਰਤ ਕਰਨ ਲਈ ਪੁੱਛਦਾ ਹੈ।
ਬੀ. ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਨੂੰ ਨਿਸ਼ਚਿਤ ਕਰੋ ਜੋ IP ਲਈ ਸਪੀਡ ਗ੍ਰੇਡ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ।
c. ਸਮਾਪਤ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। - IP ਕੈਟਾਲਾਗ ਵਿੱਚ, Fronthaul Compression Intel FPGA IP ਦੀ ਚੋਣ ਕਰੋ। ਨਵੀਂ IP ਪਰਿਵਰਤਨ ਵਿੰਡੋ ਦਿਖਾਈ ਦਿੰਦੀ ਹੈ।
- ਆਪਣੇ ਨਵੇਂ ਕਸਟਮ IP ਪਰਿਵਰਤਨ ਲਈ ਇੱਕ ਉੱਚ-ਪੱਧਰ ਦਾ ਨਾਮ ਦਿਓ। ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ IP ਪਰਿਵਰਤਨ ਸੈਟਿੰਗਾਂ ਨੂੰ ਏ ਵਿੱਚ ਸੁਰੱਖਿਅਤ ਕਰਦਾ ਹੈ file ਨਾਮ ਦਿੱਤਾ ਗਿਆ .ਆਈ.ਪੀ.
- ਕਲਿਕ ਕਰੋ ਠੀਕ ਹੈ. ਪੈਰਾਮੀਟਰ ਐਡੀਟਰ ਦਿਸਦਾ ਹੈ।
ਚਿੱਤਰ 2. ਫਰੰਟੌਲ ਕੰਪਰੈਸ਼ਨ IP ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ - ਆਪਣੇ IP ਪਰਿਵਰਤਨ ਲਈ ਮਾਪਦੰਡ ਨਿਰਧਾਰਤ ਕਰੋ। ਖਾਸ IP ਪੈਰਾਮੀਟਰਾਂ ਬਾਰੇ ਜਾਣਕਾਰੀ ਲਈ ਪੈਰਾਮੀਟਰ ਵੇਖੋ।
- ਡਿਜ਼ਾਈਨ ਐਕਸ 'ਤੇ ਕਲਿੱਕ ਕਰੋample ਟੈਬ ਅਤੇ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਮਾਪਦੰਡ ਨਿਰਧਾਰਤ ਕਰੋample.
ਚਿੱਤਰ 3. ਡਿਜ਼ਾਈਨ ਐਕਸample ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ - ਜਨਰੇਟ ਐਚਡੀਐਲ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਜਨਰੇਸ਼ਨ ਡਾਇਲਾਗ ਬਾਕਸ ਦਿਸਦਾ ਹੈ।
- ਆਉਟਪੁੱਟ ਦਿਓ file ਪੀੜ੍ਹੀ ਵਿਕਲਪ, ਅਤੇ ਫਿਰ ਜਨਰੇਟ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। IP ਪਰਿਵਰਤਨ files ਤੁਹਾਡੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਤਿਆਰ ਕਰਦਾ ਹੈ.
- ਸਮਾਪਤ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਉੱਚ ਪੱਧਰੀ .ip ਨੂੰ ਜੋੜਦਾ ਹੈ file ਆਪਣੇ ਆਪ ਮੌਜੂਦਾ ਪ੍ਰੋਜੈਕਟ ਲਈ। ਜੇਕਰ ਤੁਹਾਨੂੰ ਦਸਤੀ .ip ਸ਼ਾਮਲ ਕਰਨ ਲਈ ਕਿਹਾ ਜਾਂਦਾ ਹੈ file ਪ੍ਰੋਜੈਕਟ ਲਈ, ਪ੍ਰੋਜੈਕਟ ਜੋੜੋ/ਹਟਾਓ 'ਤੇ ਕਲਿੱਕ ਕਰੋ Fileਨੂੰ ਜੋੜਨ ਲਈ ਪ੍ਰੋਜੈਕਟ ਵਿੱਚ s file.
- ਆਪਣੇ IP ਪਰਿਵਰਤਨ ਨੂੰ ਬਣਾਉਣ ਅਤੇ ਚਾਲੂ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਪੋਰਟਾਂ ਨੂੰ ਕਨੈਕਟ ਕਰਨ ਲਈ ਢੁਕਵੇਂ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਬਣਾਓ ਅਤੇ ਕੋਈ ਵੀ ਉਚਿਤ ਪ੍ਰਤੀ-ਇੰਸਸਟੈਂਸ RTL ਪੈਰਾਮੀਟਰ ਸੈੱਟ ਕਰੋ।
2.2.1 Fronthaul ਕੰਪਰੈਸ਼ਨ IP ਪੈਰਾਮੀਟਰ
ਸਾਰਣੀ 6. ਫਰੰਟੌਲ ਕੰਪਰੈਸ਼ਨ IP ਪੈਰਾਮੀਟਰ
| ਨਾਮ | ਵੈਧ ਮੁੱਲ |
ਵਰਣਨ |
| ਡਾਟਾ ਦਿਸ਼ਾ | TX ਅਤੇ RX, ਸਿਰਫ਼ TX, ਸਿਰਫ਼ RX | ਸੰਕੁਚਨ ਲਈ TX ਦੀ ਚੋਣ ਕਰੋ; ਡੀਕੰਪਰੈਸ਼ਨ ਲਈ RX. |
| ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ | BFP, mu-Law, ਜਾਂ BFP ਅਤੇ mu-Law | ਬਲਾਕ ਫਲੋਟਿੰਗ-ਪੁਆਇੰਟ, µ-ਲਾਅ, ਜਾਂ ਦੋਵੇਂ ਚੁਣੋ। |
| ਮੈਟਾਡੇਟਾ ਚੌੜਾਈ | 0 (ਮੈਟਾਡੇਟਾ ਪੋਰਟਾਂ ਨੂੰ ਅਯੋਗ ਕਰੋ), 32, 64, 96, 128 (ਬਿੱਟ) | ਮੈਟਾਡੇਟਾ ਬੱਸ (ਅਨਕੰਪਰੈੱਸਡ ਡੇਟਾ) ਦੀ ਬਿੱਟ ਚੌੜਾਈ ਦਿਓ। |
| ਵਿਸਤ੍ਰਿਤ IQ ਚੌੜਾਈ ਨੂੰ ਸਮਰੱਥ ਬਣਾਓ | ਚਾਲੂ ਜਾਂ ਬੰਦ | 8-ਬਿੱਟ ਤੋਂ 16-ਬਿੱਟ ਦੀ ਸਮਰਥਿਤ IqWidth ਲਈ ਚਾਲੂ ਕਰੋ। 9, 12, 14 ਅਤੇ 16-ਬਿੱਟਾਂ ਦੀ ਸਮਰਥਿਤ IqWidth ਲਈ ਬੰਦ ਕਰੋ। |
| O-RAN ਅਨੁਕੂਲ | ਚਾਲੂ ਜਾਂ ਬੰਦ | ਮੈਟਾਡੇਟਾ ਪੋਰਟ ਲਈ ORAN IP ਮੈਪਿੰਗ ਦੀ ਪਾਲਣਾ ਕਰਨ ਲਈ ਚਾਲੂ ਕਰੋ ਅਤੇ ਹਰੇਕ ਸੈਕਸ਼ਨ ਹੈਡਰ ਲਈ ਮੈਟਾਡੇਟਾ ਵੈਧ ਸਿਗਨਲ ਦਾ ਦਾਅਵਾ ਕਰੋ। IP ਸਿਰਫ਼ 128-ਬਿੱਟ ਚੌੜਾਈ ਵਾਲੇ ਮੈਟਾਡੇਟਾ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। IP ਸਿੰਗਲ ਸੈਕਸ਼ਨ ਅਤੇ ਪ੍ਰਤੀ ਪੈਕੇਟ ਕਈ ਭਾਗਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਮੈਟਾਡੇਟਾ ਵੈਧ ਦਾਅਵੇ ਦੇ ਨਾਲ ਹਰੇਕ ਸੈਕਸ਼ਨ 'ਤੇ ਮੈਟਾਡੇਟਾ ਵੈਧ ਹੈ। ਬੰਦ ਕਰੋ ਤਾਂ ਕਿ IP ਬਿਨਾਂ ਮੈਪਿੰਗ ਲੋੜਾਂ ਦੇ ਪਾਸਥਰੂ ਕੰਡਿਊਟ ਸਿਗਨਲ ਵਜੋਂ ਮੈਟਾਡੇਟਾ ਦੀ ਵਰਤੋਂ ਕਰੇ (ਉਦਾਹਰਨ ਲਈ: U-plane numPrb ਨੂੰ 0 ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ)। IP 0 ਦੀ ਮੈਟਾਡੇਟਾ ਚੌੜਾਈ (ਮੈਟਾਡੇਟਾ ਪੋਰਟਾਂ ਨੂੰ ਅਯੋਗ ਕਰੋ), 32, 64, 96, 128 ਬਿੱਟਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। IP ਪ੍ਰਤੀ ਪੈਕੇਟ ਸਿੰਗਲ ਸੈਕਸ਼ਨ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਮੈਟਾਡੇਟਾ ਹਰੇਕ ਪੈਕੇਟ ਲਈ ਮੈਟਾਡੇਟਾ ਵੈਧ ਦਾਅਵੇ 'ਤੇ ਸਿਰਫ਼ ਇੱਕ ਵਾਰ ਵੈਧ ਹੁੰਦਾ ਹੈ। |
2.3 ਆਈ.ਪੀ File ਬਣਤਰ
Intel Quartus Prime Pro Edition ਸਾਫਟਵੇਅਰ ਹੇਠਾਂ ਦਿੱਤੇ IP ਕੋਰ ਆਉਟਪੁੱਟ ਨੂੰ ਤਿਆਰ ਕਰਦਾ ਹੈ file ਬਣਤਰ.
ਸਾਰਣੀ 7. ਤਿਆਰ ਆਈ.ਪੀ Files
| File ਨਾਮ |
ਵਰਣਨ |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.ਆਈਪੀ | ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਸਟਮ ਜਾਂ ਉੱਚ-ਪੱਧਰੀ IP ਪਰਿਵਰਤਨ file.ਤੁਹਾਡਾ_ਆਈਪੀ> ਉਹ ਨਾਮ ਹੈ ਜੋ ਤੁਸੀਂ ਆਪਣੀ IP ਪਰਿਵਰਤਨ ਦਿੰਦੇ ਹੋ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.cmp | VHDL ਕੰਪੋਨੈਂਟ ਘੋਸ਼ਣਾ (.cmp) file ਇੱਕ ਪਾਠ ਹੈ file ਜਿਸ ਵਿੱਚ ਸਥਾਨਕ ਜੈਨਰਿਕ ਅਤੇ ਪੋਰਟ ਪਰਿਭਾਸ਼ਾਵਾਂ ਹਨ ਜੋ ਤੁਸੀਂ VHDL ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਵਰਤ ਸਕਦੇ ਹੋ files. |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.html | ਇੱਕ ਰਿਪੋਰਟ ਜਿਸ ਵਿੱਚ ਕੁਨੈਕਸ਼ਨ ਦੀ ਜਾਣਕਾਰੀ, ਇੱਕ ਮੈਮੋਰੀ ਨਕਸ਼ਾ ਜਿਸ ਵਿੱਚ ਹਰੇਕ ਮਾਲਕ ਦੇ ਸਬੰਧ ਵਿੱਚ ਹਰੇਕ ਨੌਕਰ ਦਾ ਪਤਾ ਦਿਖਾਇਆ ਜਾਂਦਾ ਹੈ ਜਿਸ ਨਾਲ ਇਹ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਪੈਰਾਮੀਟਰ ਅਸਾਈਨਮੈਂਟ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>_generation.rpt | IP ਜਾਂ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਜਨਰੇਸ਼ਨ ਲੌਗ file. IP ਬਣਾਉਣ ਦੌਰਾਨ ਸੁਨੇਹਿਆਂ ਦਾ ਸਾਰ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.qgsimc | ਵਾਧੇ ਵਾਲੇ ਪੁਨਰਜਨਮ ਨੂੰ ਸਮਰਥਨ ਦੇਣ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਸੂਚੀ ਬਣਾਉਂਦਾ ਹੈ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.qgsynthc | ਸੰਸ਼ਲੇਸ਼ਣ ਦੇ ਮਾਪਦੰਡਾਂ ਨੂੰ ਵਾਧੇ ਵਾਲੇ ਪੁਨਰਜਨਮ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ ਸੂਚੀਬੱਧ ਕਰਦਾ ਹੈ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.qip | Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਵਿੱਚ IP ਕੰਪੋਨੈਂਟ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਅਤੇ ਕੰਪਾਇਲ ਕਰਨ ਲਈ IP ਕੰਪੋਨੈਂਟ ਬਾਰੇ ਸਾਰੀ ਲੋੜੀਂਦੀ ਜਾਣਕਾਰੀ ਰੱਖਦਾ ਹੈ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.sopcinfo | ਤੁਹਾਡੇ ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿਸਟਮ ਵਿੱਚ ਕਨੈਕਸ਼ਨਾਂ ਅਤੇ IP ਕੰਪੋਨੈਂਟ ਮਾਪਦੰਡਾਂ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ IP ਭਾਗਾਂ ਲਈ ਸੌਫਟਵੇਅਰ ਡਰਾਈਵਰ ਵਿਕਸਿਤ ਕਰਦੇ ਹੋ ਤਾਂ ਤੁਸੀਂ ਲੋੜਾਂ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਇਸਦੀ ਸਮੱਗਰੀ ਨੂੰ ਪਾਰਸ ਕਰ ਸਕਦੇ ਹੋ। ਡਾਊਨਸਟ੍ਰੀਮ ਟੂਲ ਜਿਵੇਂ ਕਿ Nios® II ਟੂਲ ਚੇਨ ਇਸਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ file. .sopcinfo file ਅਤੇ ਸਿਸਟਮ.ਐਚ file ਨਿਓਸ II ਟੂਲ ਚੇਨ ਲਈ ਤਿਆਰ ਕੀਤੀ ਗਈ ਹਰ ਇੱਕ ਮਾਲਕ ਦੇ ਅਨੁਸਾਰੀ ਹਰ ਇੱਕ ਨੌਕਰ ਲਈ ਪਤਾ ਨਕਸ਼ੇ ਦੀ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਕਰਦੀ ਹੈ ਜੋ ਸਲੇਵ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ। ਕਿਸੇ ਖਾਸ ਸਲੇਵ ਕੰਪੋਨੈਂਟ ਨੂੰ ਐਕਸੈਸ ਕਰਨ ਲਈ ਵੱਖ-ਵੱਖ ਮਾਸਟਰਾਂ ਕੋਲ ਇੱਕ ਵੱਖਰਾ ਪਤਾ ਨਕਸ਼ਾ ਹੋ ਸਕਦਾ ਹੈ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.csv | IP ਕੰਪੋਨੈਂਟ ਦੀ ਅੱਪਗ੍ਰੇਡ ਸਥਿਤੀ ਬਾਰੇ ਜਾਣਕਾਰੀ ਰੱਖਦਾ ਹੈ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.bsf | ਇੱਕ ਬਲਾਕ ਪ੍ਰਤੀਕ File (.bsf) Intel Quartus Prime Block Diagram ਵਿੱਚ ਵਰਤੋਂ ਲਈ IP ਪਰਿਵਰਤਨ ਦੀ ਨੁਮਾਇੰਦਗੀ Files (.bdf)। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.spd | ਲੋੜੀਂਦਾ ਇੰਪੁੱਟ file ਸਮਰਥਿਤ ਸਿਮੂਲੇਟਰਾਂ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਸਕ੍ਰਿਪਟਾਂ ਬਣਾਉਣ ਲਈ ip-make-simscript ਲਈ। ਐੱਸ.ਪੀ.ਡੀ file ਦੀ ਇੱਕ ਸੂਚੀ ਸ਼ਾਮਿਲ ਹੈ files ਸਿਮੂਲੇਸ਼ਨ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਯਾਦਾਂ ਬਾਰੇ ਜਾਣਕਾਰੀ ਦੇ ਨਾਲ ਜੋ ਤੁਸੀਂ ਸ਼ੁਰੂ ਕਰ ਸਕਦੇ ਹੋ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.ppf | ਪਿੰਨ ਪਲੈਨਰ File (.ppf) ਪਿੰਨ ਪਲੈਨਰ ਨਾਲ ਵਰਤਣ ਲਈ ਬਣਾਏ ਗਏ IP ਭਾਗਾਂ ਲਈ ਪੋਰਟ ਅਤੇ ਨੋਡ ਅਸਾਈਨਮੈਂਟ ਸਟੋਰ ਕਰਦਾ ਹੈ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>_bb.v | ਤੁਸੀਂ ਵੇਰੀਲੌਗ ਬਲੈਕ-ਬਾਕਸ (_bb.v) ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹੋ file ਬਲੈਕ ਬਾਕਸ ਦੇ ਰੂਪ ਵਿੱਚ ਵਰਤਣ ਲਈ ਇੱਕ ਖਾਲੀ ਮੋਡੀਊਲ ਘੋਸ਼ਣਾ ਦੇ ਰੂਪ ਵਿੱਚ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>_inst.v ਜਾਂ _inst.vhd | HDL ਸਾਬਕਾample instantiation ਟੈਮਪਲੇਟ. ਤੁਸੀਂ ਇਸ ਦੀ ਸਮੱਗਰੀ ਨੂੰ ਕਾਪੀ ਅਤੇ ਪੇਸਟ ਕਰ ਸਕਦੇ ਹੋ file ਤੁਹਾਡੇ HDL ਵਿੱਚ file IP ਪਰਿਵਰਤਨ ਨੂੰ ਚਾਲੂ ਕਰਨ ਲਈ। |
| <ਤੁਹਾਡਾ_ਆਈਪੀ>.ਵੀ ਜਾਂਤੁਹਾਡਾ_ਆਈਪੀ>.vhd | ਐਚ.ਡੀ.ਐਲ files ਜੋ ਸੰਸਲੇਸ਼ਣ ਜਾਂ ਸਿਮੂਲੇਸ਼ਨ ਲਈ ਹਰੇਕ ਸਬਮੋਡਿਊਲ ਜਾਂ ਚਾਈਲਡ ਆਈਪੀ ਕੋਰ ਨੂੰ ਚਾਲੂ ਕਰਦੇ ਹਨ। |
| ਸਲਾਹਕਾਰ/ | ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਸੈਟ ਅਪ ਕਰਨ ਅਤੇ ਚਲਾਉਣ ਲਈ ਇੱਕ ModelSim* ਸਕ੍ਰਿਪਟ msim_setup.tcl ਰੱਖਦਾ ਹੈ। |
| synopsys/vcs/ synopsys/vcsmx/ | VCS* ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਸੈਟ ਅਪ ਕਰਨ ਅਤੇ ਚਲਾਉਣ ਲਈ ਇੱਕ ਸ਼ੈੱਲ ਸਕ੍ਰਿਪਟ vcs_setup.sh ਰੱਖਦਾ ਹੈ। ਇੱਕ ਸ਼ੈੱਲ ਸਕ੍ਰਿਪਟ vcsmx_setup.sh ਅਤੇ synopsys_ sim.setup ਰੱਖਦਾ ਹੈ file VCS MX* ਸਿਮੂਲੇਸ਼ਨ ਸੈਟ ਅਪ ਕਰਨ ਅਤੇ ਚਲਾਉਣ ਲਈ। |
| ਤਾਜ/ | ਇੱਕ ਸ਼ੈੱਲ ਸਕ੍ਰਿਪਟ ncsim_setup.sh ਅਤੇ ਹੋਰ ਸੈੱਟਅੱਪ ਰੱਖਦਾ ਹੈ files ਨੂੰ ਇੱਕ NCSIM* ਸਿਮੂਲੇਸ਼ਨ ਸਥਾਪਤ ਕਰਨ ਅਤੇ ਚਲਾਉਣ ਲਈ। |
| aldec/ | ਇੱਕ Aldec* ਸਿਮੂਲੇਸ਼ਨ ਸੈੱਟਅੱਪ ਅਤੇ ਚਲਾਉਣ ਲਈ ਇੱਕ ਸ਼ੈੱਲ ਸਕ੍ਰਿਪਟ rivierapro_setup.sh ਸ਼ਾਮਲ ਹੈ। |
| xcelium/ | ਇੱਕ ਸ਼ੈੱਲ ਸਕ੍ਰਿਪਟ xcelium_setup.sh ਅਤੇ ਹੋਰ ਸੈੱਟਅੱਪ ਰੱਖਦਾ ਹੈ files ਨੂੰ ਇੱਕ Xcelium* ਸਿਮੂਲੇਸ਼ਨ ਸਥਾਪਤ ਕਰਨ ਅਤੇ ਚਲਾਉਣ ਲਈ। |
| ਸਬਮੋਡਿਊਲ/ | HDL ਰੱਖਦਾ ਹੈ files IP ਕੋਰ ਸਬਮੋਡਿਊਲ ਲਈ. |
| <ਬਾਲ IP ਕੋਰ>/ | ਹਰੇਕ ਤਿਆਰ ਕੀਤੀ ਚਾਈਲਡ IP ਕੋਰ ਡਾਇਰੈਕਟਰੀ ਲਈ, ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਸਿੰਥ/ ਅਤੇ ਸਿਮ/ ਉਪ-ਡਾਇਰੈਕਟਰੀਆਂ ਤਿਆਰ ਕਰਦਾ ਹੈ। |
Fronthaul ਕੰਪਰੈਸ਼ਨ IP ਫੰਕਸ਼ਨਲ ਵੇਰਵਾ
ਚਿੱਤਰ 4. ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ IP ਵਿੱਚ ਕੰਪਰੈਸ਼ਨ ਅਤੇ ਡੀਕੰਪ੍ਰੇਸ਼ਨ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ IP ਬਲਾਕ ਡਾਇਗ੍ਰਾਮ
ਕੰਪਰੈਸ਼ਨ ਅਤੇ ਡੀਕੰਪਰੈਸ਼ਨ
ਇੱਕ ਪ੍ਰੀ-ਪ੍ਰੋਸੈਸਿੰਗ ਬਲਾਕ-ਅਧਾਰਿਤ ਬਿੱਟ ਸ਼ਿਫਟ ਬਲਾਕ 12 ਸਰੋਤ ਤੱਤਾਂ (REs) ਦੇ ਇੱਕ ਸਰੋਤ ਬਲਾਕ ਲਈ ਸਰਵੋਤਮ ਬਿੱਟ-ਸ਼ਿਫਟ ਬਣਾਉਂਦਾ ਹੈ। ਬਲਾਕ ਕੁਆਂਟਾਇਜ਼ੇਸ਼ਨ ਸ਼ੋਰ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ, ਖਾਸ ਤੌਰ 'ਤੇ ਘੱਟ- ਲਈamplitude samples. ਇਸ ਲਈ, ਇਹ ਕੰਪਰੈਸ਼ਨ ਦੁਆਰਾ ਪੇਸ਼ ਕੀਤੀ ਗਈ ਗਲਤੀ ਵੈਕਟਰ ਮੈਗਨੀਟਿਊਡ (EVM) ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ। ਕੰਪਰੈਸ਼ਨ ਐਲਗੋਰਿਦਮ ਪਾਵਰ ਮੁੱਲ ਤੋਂ ਲਗਭਗ ਸੁਤੰਤਰ ਹੈ। ਗੁੰਝਲਦਾਰ ਇਨਪੁਟ ਨੂੰ ਮੰਨ ਕੇ samples x = x1 + jxQ ਹੈ, ਸਰੋਤ ਬਲਾਕ ਲਈ ਅਸਲ ਅਤੇ ਕਾਲਪਨਿਕ ਭਾਗਾਂ ਦਾ ਅਧਿਕਤਮ ਸੰਪੂਰਨ ਮੁੱਲ ਹੈ:
ਸਰੋਤ ਬਲਾਕ ਲਈ ਅਧਿਕਤਮ ਸੰਪੂਰਨ ਮੁੱਲ ਹੋਣ ਦੇ ਨਾਲ, ਹੇਠ ਦਿੱਤੀ ਸਮੀਕਰਨ ਉਸ ਸਰੋਤ ਬਲਾਕ ਨੂੰ ਨਿਰਧਾਰਤ ਖੱਬੇ ਸ਼ਿਫਟ ਮੁੱਲ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦੀ ਹੈ:
ਜਿੱਥੇ ਬਿੱਟਵਿਡਥ ਇਨਪੁਟ ਬਿੱਟ ਚੌੜਾਈ ਹੈ।
IP 8, 9, 10, 11, 12, 13, 14, 15, 16 ਦੇ ਕੰਪਰੈਸ਼ਨ ਅਨੁਪਾਤ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
ਮੂ-ਲਾਅ ਕੰਪਰੈਸ਼ਨ ਅਤੇ ਡੀਕੰਪ੍ਰੇਸ਼ਨ
ਐਲਗੋਰਿਦਮ ਮੂ-ਲਾਅ ਕੰਪੈਂਡਿੰਗ ਤਕਨੀਕ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਜਿਸ ਨੂੰ ਸਪੀਚ ਕੰਪਰੈਸ਼ਨ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤਦਾ ਹੈ। ਇਹ ਤਕਨੀਕ ਰਾਉਂਡਿੰਗ ਅਤੇ ਬਿੱਟ-ਟਰੰਕੇਸ਼ਨ ਤੋਂ ਪਹਿਲਾਂ, ਫੰਕਸ਼ਨ, f(x) ਵਾਲੇ ਕੰਪ੍ਰੈਸਰ ਦੁਆਰਾ ਇਨਪੁਟ ਅਨਕੰਪ੍ਰੈਸਡ ਸਿਗਨਲ, x ਨੂੰ ਪਾਸ ਕਰਦੀ ਹੈ। ਤਕਨੀਕ ਇੰਟਰਫੇਸ ਉੱਤੇ ਸੰਕੁਚਿਤ ਡੇਟਾ, y, ਭੇਜਦੀ ਹੈ। ਪ੍ਰਾਪਤ ਡੇਟਾ ਇੱਕ ਵਿਸਤ੍ਰਿਤ ਫੰਕਸ਼ਨ (ਜੋ ਕਿ ਕੰਪ੍ਰੈਸਰ ਦਾ ਉਲਟ ਹੈ, F-1(y) ਵਿੱਚੋਂ ਲੰਘਦਾ ਹੈ। ਤਕਨੀਕ ਘੱਟੋ-ਘੱਟ ਕੁਆਂਟਾਈਜ਼ੇਸ਼ਨ ਗਲਤੀ ਨਾਲ ਅਣਕੰਪਰੈੱਸਡ ਡੇਟਾ ਨੂੰ ਦੁਬਾਰਾ ਤਿਆਰ ਕਰਦੀ ਹੈ।
ਸਮੀਕਰਨ 1. ਕੰਪ੍ਰੈਸਰ ਅਤੇ ਡੀਕੰਪ੍ਰੈਸਰ ਫੰਕਸ਼ਨ
Mu-law IQ ਕੰਪਰੈਸ਼ਨ ਐਲਗੋਰਿਦਮ O-RAN ਨਿਰਧਾਰਨ ਦੀ ਪਾਲਣਾ ਕਰਦਾ ਹੈ।
ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
ਓ-ਰੈਨ webਸਾਈਟ
3.1 Fronthaul ਕੰਪਰੈਸ਼ਨ IP ਸਿਗਨਲ
IP ਨੂੰ ਕਨੈਕਟ ਕਰੋ ਅਤੇ ਕੰਟਰੋਲ ਕਰੋ।
ਕਲਾਕ ਅਤੇ ਰੀਸੈਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ=
ਸਾਰਣੀ 8. ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਘੜੀ ਅਤੇ ਰੀਸੈਟ ਕਰੋ
| ਸਿਗਨਲ ਦਾ ਨਾਮ | ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ |
ਵਰਣਨ |
| tx_clk | 1 | ਇੰਪੁੱਟ | ਟ੍ਰਾਂਸਮੀਟਰ ਘੜੀ. ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ 390.625 Gbps ਲਈ 25 MHz ਅਤੇ 156.25 Gbps ਲਈ 10 MHz ਹੈ। ਸਾਰੇ ਟ੍ਰਾਂਸਮੀਟਰ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਇਸ ਘੜੀ ਨਾਲ ਸਮਕਾਲੀ ਹਨ। |
| rx_clk | 1 | ਇੰਪੁੱਟ | ਰਿਸੀਵਰ ਘੜੀ। ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ 390.625 Gbps ਲਈ 25 MHz ਅਤੇ 156.25 Gbps ਲਈ 10 MHz ਹੈ। ਸਾਰੇ ਰਿਸੀਵਰ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਇਸ ਘੜੀ ਨਾਲ ਸਮਕਾਲੀ ਹਨ। |
| csr_clk | 1 | ਇੰਪੁੱਟ | CSR ਇੰਟਰਫੇਸ ਲਈ ਘੜੀ। ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ 100 MHz ਹੈ। |
| tx_rst_n | 1 | ਇੰਪੁੱਟ | tx_clk ਲਈ ਸਮਕਾਲੀ ਟ੍ਰਾਂਸਮੀਟਰ ਇੰਟਰਫੇਸ ਲਈ ਕਿਰਿਆਸ਼ੀਲ ਘੱਟ ਰੀਸੈਟ। |
| rx_rst_n | 1 | ਇੰਪੁੱਟ | rx_clk ਲਈ ਸਮਕਾਲੀ ਰਿਸੀਵਰ ਇੰਟਰਫੇਸ ਲਈ ਕਿਰਿਆਸ਼ੀਲ ਘੱਟ ਰੀਸੈਟ। |
| csr_rst_n | 1 | ਇੰਪੁੱਟ | csr_clk ਨਾਲ ਸਮਕਾਲੀ CSR ਇੰਟਰਫੇਸ ਲਈ ਕਿਰਿਆਸ਼ੀਲ ਘੱਟ ਰੀਸੈਟ। |
ਟ੍ਰਾਂਸਪੋਰਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਪ੍ਰਸਾਰਿਤ ਕਰੋ
ਸਾਰਣੀ 9. ਟਰਾਂਸਪੋਰਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਸੰਚਾਰਿਤ ਕਰੋ
ਸਾਰੀਆਂ ਸਿਗਨਲ ਕਿਸਮਾਂ ਹਸਤਾਖਰਿਤ ਪੂਰਨ ਅੰਕ ਹਨ।
|
ਸਿਗਨਲ ਦਾ ਨਾਮ |
ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ |
ਵਰਣਨ |
| tx_avst_source_valid | 1 | ਆਉਟਪੁੱਟ | ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ avst_source_data 'ਤੇ ਵੈਧ ਡੇਟਾ ਉਪਲਬਧ ਹੈ। |
| tx_avst_source_data | 64 | ਆਉਟਪੁੱਟ | PRB ਖੇਤਰ ਜਿਸ ਵਿੱਚ udCompParam, iS ਸ਼ਾਮਲ ਹਨample ਅਤੇ qSample. ਅਗਲਾ ਸੈਕਸ਼ਨ PRB ਫੀਲਡ ਪਿਛਲੇ ਸੈਕਸ਼ਨ PRB ਫੀਲਡ ਨਾਲ ਜੋੜਿਆ ਗਿਆ ਹੈ। |
| tx_avst_source_startofpacket | 1 | ਆਉਟਪੁੱਟ | ਫਰੇਮ ਦਾ ਪਹਿਲਾ ਬਾਈਟ ਦਰਸਾਉਂਦਾ ਹੈ। |
| tx_avst_source_endofpacket | 1 | ਆਉਟਪੁੱਟ | ਇੱਕ ਫਰੇਮ ਦੇ ਆਖਰੀ ਬਾਈਟ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। |
| tx_avst_source_ready | 1 | ਇੰਪੁੱਟ | ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਟ੍ਰਾਂਸਪੋਰਟ ਲੇਅਰ ਡੇਟਾ ਨੂੰ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ। ਇਸ ਇੰਟਰਫੇਸ ਲਈ readyLatency = 0। |
| tx_avst_source_empty | 3 | ਆਉਟਪੁੱਟ | avst_source_data 'ਤੇ ਖਾਲੀ ਬਾਈਟਾਂ ਦੀ ਸੰਖਿਆ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਜਦੋਂ avst_source_endofpacket ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। |
| tx_udcomphdr_o | 8 | ਆਉਟਪੁੱਟ | ਯੂਜ਼ਰ ਡਾਟਾ ਕੰਪਰੈਸ਼ਨ ਹੈਡਰ ਫੀਲਡ। tx_avst_source_valid ਨਾਲ ਸਮਕਾਲੀ। ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਅਤੇ IQ ਬਿੱਟ ਚੌੜਾਈ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ ਡੇਟਾ ਸੈਕਸ਼ਨ ਵਿੱਚ ਉਪਭੋਗਤਾ ਡੇਟਾ ਲਈ। • [7:4] : udIqWidth • udIqWidth=16 ਲਈ 0, ਨਹੀਂ ਤਾਂ udIqWidth e,g, ਦੇ ਬਰਾਬਰ: — 0000b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 16 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 0001b ਦਾ ਮਤਲਬ ਹੈ ਕਿ I ਅਤੇ Q ਹਰੇਕ 1 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 1111b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 15 ਬਿੱਟ ਚੌੜੇ ਹਨ • [3:0] : udCompMeth - 0000b - ਕੋਈ ਕੰਪਰੈਸ਼ਨ ਨਹੀਂ - 0001b - ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ — 0011b – µ-ਕਾਨੂੰਨ - ਹੋਰ - ਭਵਿੱਖ ਦੇ ਤਰੀਕਿਆਂ ਲਈ ਰਾਖਵੇਂ ਹਨ। |
| tx_metadata_o | METADATA_WIDTH | ਆਉਟਪੁੱਟ | ਕੰਡਿਊਟ ਸਿਗਨਲ ਪਾਸਥਰੂ ਅਤੇ ਸੰਕੁਚਿਤ ਨਹੀਂ ਹਨ। tx_avst_source_valid ਨਾਲ ਸਮਕਾਲੀ। ਕੌਂਫਿਗਰੇਬਲ ਬਿਟਵਿਡਥ METADATA_WIDTH। ਜਦੋਂ ਤੁਸੀਂ ਚਾਲੂ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, ਦਾ ਹਵਾਲਾ ਦਿਓ ਸਾਰਣੀ 13 ਪੰਨਾ 17 'ਤੇ। ਜਦੋਂ ਤੁਸੀਂ ਬੰਦ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, ਇਹ ਸਿਗਨਲ ਤਾਂ ਹੀ ਵੈਧ ਹੁੰਦਾ ਹੈ ਜਦੋਂ tx_avst_source_startofpacket 1 ਹੋਵੇ। tx_metadata_o ਕੋਲ ਵੈਧ ਸਿਗਨਲ ਨਹੀਂ ਹੈ ਅਤੇ ਵੈਧ ਚੱਕਰ ਨੂੰ ਦਰਸਾਉਣ ਲਈ tx_avst_source_valid ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਚੁਣਦੇ ਹੋ ਤਾਂ ਉਪਲਬਧ ਨਹੀਂ ਹੁੰਦਾ 0 ਮੈਟਾਡੇਟਾ ਪੋਰਟਾਂ ਨੂੰ ਅਸਮਰੱਥ ਬਣਾਓ ਲਈ ਮੈਟਾਡੇਟਾ ਚੌੜਾਈ. |
ਟ੍ਰਾਂਸਪੋਰਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਪ੍ਰਾਪਤ ਕਰੋ
ਸਾਰਣੀ 10. ਟ੍ਰਾਂਸਪੋਰਟ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਪ੍ਰਾਪਤ ਕਰੋ
ਇਸ ਇੰਟਰਫੇਸ 'ਤੇ ਕੋਈ ਬੈਕਪ੍ਰੈਸ਼ਰ ਨਹੀਂ ਹੈ। ਇਸ ਇੰਟਰਫੇਸ ਵਿੱਚ ਐਵਲੋਨ ਸਟ੍ਰੀਮਿੰਗ ਖਾਲੀ ਸਿਗਨਲ ਜ਼ਰੂਰੀ ਨਹੀਂ ਹੈ ਕਿਉਂਕਿ ਇਹ ਹਮੇਸ਼ਾ ਜ਼ੀਰੋ ਹੁੰਦਾ ਹੈ।
| ਸਿਗਨਲ ਦਾ ਨਾਮ | ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ |
ਵਰਣਨ |
| rx_avst_sink_valid | 1 | ਇੰਪੁੱਟ | ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ avst_sink_data 'ਤੇ ਵੈਧ ਡੇਟਾ ਉਪਲਬਧ ਹੈ। ਇਸ ਇੰਟਰਫੇਸ 'ਤੇ ਕੋਈ avst_sink_ready ਸਿਗਨਲ ਨਹੀਂ ਹੈ। |
| rx_avst_sink_data | 64 | ਇੰਪੁੱਟ | PRB ਖੇਤਰ ਜਿਸ ਵਿੱਚ udCompParam, iS ਸ਼ਾਮਲ ਹਨample ਅਤੇ qSample. ਅਗਲਾ ਸੈਕਸ਼ਨ PRB ਫੀਲਡ ਪਿਛਲੇ ਸੈਕਸ਼ਨ PRB ਫੀਲਡ ਨਾਲ ਜੋੜਿਆ ਗਿਆ ਹੈ। |
| rx_avst_sink_startofpacket | 1 | ਇੰਪੁੱਟ | ਫਰੇਮ ਦਾ ਪਹਿਲਾ ਬਾਈਟ ਦਰਸਾਉਂਦਾ ਹੈ। |
| rx_avst_sink_endofpacket | 1 | ਇੰਪੁੱਟ | ਇੱਕ ਫਰੇਮ ਦੇ ਆਖਰੀ ਬਾਈਟ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। |
| rx_avst_sink_error | 1 | ਇੰਪੁੱਟ | ਜਦੋਂ avst_sink_endofpacket ਦੇ ਸਮਾਨ ਚੱਕਰ ਵਿੱਚ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਪੈਕੇਟ ਇੱਕ ਗਲਤੀ ਪੈਕੇਟ ਹੈ |
| rx_udcomphdr_i | 8 | ਇੰਪੁੱਟ | ਯੂਜ਼ਰ ਡਾਟਾ ਕੰਪਰੈਸ਼ਨ ਹੈਡਰ ਫੀਲਡ। rx_metadata_valid_i ਨਾਲ ਸਮਕਾਲੀ। ਇੱਕ ਡਾਟਾ ਭਾਗ ਵਿੱਚ ਉਪਭੋਗਤਾ ਡੇਟਾ ਲਈ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਅਤੇ IQ ਬਿੱਟ ਚੌੜਾਈ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। • [7:4] : udIqWidth • udIqWidth=16 ਲਈ 0, ਨਹੀਂ ਤਾਂ udIqWidth ਦੇ ਬਰਾਬਰ। ਜਿਵੇਂ ਕਿ — 0000b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 16 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 0001b ਦਾ ਮਤਲਬ ਹੈ ਕਿ I ਅਤੇ Q ਹਰੇਕ 1 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 1111b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 15 ਬਿੱਟ ਚੌੜੇ ਹਨ • [3:0] : udCompMeth - 0000b - ਕੋਈ ਕੰਪਰੈਸ਼ਨ ਨਹੀਂ - 0001b - ਬਲਾਕ ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ — 0011b – µ-ਕਾਨੂੰਨ - ਹੋਰ - ਭਵਿੱਖ ਦੇ ਤਰੀਕਿਆਂ ਲਈ ਰਾਖਵੇਂ ਹਨ। |
| rx_metadata_i | METADATA_WIDTH | ਇੰਪੁੱਟ | ਅਸਪਸ਼ਟ ਕੰਡਿਊਟ ਸਿਗਨਲ ਪਾਸਥਰੂ। rx_metadata_i ਸਿਗਨਲ ਵੈਧ ਹੁੰਦੇ ਹਨ ਜਦੋਂ rx_metadata_valid_i ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, rx_avst_sink_valid ਨਾਲ ਸਮਕਾਲੀ। ਕੌਂਫਿਗਰੇਬਲ ਬਿਟਵਿਡਥ METADATA_WIDTH। ਜਦੋਂ ਤੁਸੀਂ ਚਾਲੂ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, ਦਾ ਹਵਾਲਾ ਦਿਓ ਟੇਬਲ 15 ਪੰਨਾ 18 'ਤੇ. ਜਦੋਂ ਤੁਸੀਂ ਬੰਦ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, ਇਹ rx_metadata_i ਸਿਗਨਲ ਸਿਰਫ਼ ਉਦੋਂ ਵੈਧ ਹੁੰਦਾ ਹੈ ਜਦੋਂ rx_metadata_valid_i ਅਤੇ rx_avst_sink_startofpacket ਦੋਵੇਂ 1 ਦੇ ਬਰਾਬਰ ਹੁੰਦੇ ਹਨ। ਜਦੋਂ ਤੁਸੀਂ ਚੁਣਦੇ ਹੋ ਤਾਂ ਉਪਲਬਧ ਨਹੀਂ ਹੁੰਦਾ 0 ਮੈਟਾਡੇਟਾ ਪੋਰਟਾਂ ਨੂੰ ਅਸਮਰੱਥ ਬਣਾਓ ਲਈ ਮੈਟਾਡੇਟਾ ਚੌੜਾਈ. |
| rx_metadata_valid_i | 1 | ਇੰਪੁੱਟ | ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਸਿਰਲੇਖ (rx_udcomphdr_i ਅਤੇ rx_metadata_i) ਵੈਧ ਹਨ। rx_avst_sink_valid ਨਾਲ ਸਮਕਾਲੀ। ਲਾਜ਼ਮੀ ਸਿਗਨਲ. O-RAN ਬੈਕਵਰਡ ਅਨੁਕੂਲਤਾ ਲਈ, rx_metadata_valid_i ਦਾ ਦਾਅਵਾ ਕਰੋ ਜੇਕਰ IP ਕੋਲ ਵੈਧ ਆਮ ਸਿਰਲੇਖ IEs ਅਤੇ ਦੁਹਰਾਏ ਭਾਗ IEs ਹਨ। rx_avst_sink_data ਵਿੱਚ ਨਵਾਂ ਸੈਕਸ਼ਨ ਫਿਜ਼ੀਕਲ ਰਿਸੋਰਸ ਬਲਾਕ (PRB) ਫੀਲਡ ਪ੍ਰਦਾਨ ਕਰਨ 'ਤੇ, rx_metadata_i ਇਨਪੁਟ ਵਿੱਚ rx_metadata_valid_i ਦੇ ਨਾਲ ਨਵਾਂ ਸੈਕਸ਼ਨ IE ਪ੍ਰਦਾਨ ਕਰੋ। |
ਐਪਲੀਕੇਸ਼ਨ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਪ੍ਰਸਾਰਿਤ ਕਰੋ
ਸਾਰਣੀ 11. ਐਪਲੀਕੇਸ਼ਨ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਟ੍ਰਾਂਸਮਿਟ ਕਰੋ
|
ਸਿਗਨਲ ਦਾ ਨਾਮ |
ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ |
ਵਰਣਨ |
| tx_avst_sink_valid | 1 | ਇੰਪੁੱਟ | ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਇਸ ਇੰਟਰਫੇਸ ਵਿੱਚ ਵੈਧ PRB ਖੇਤਰ ਉਪਲਬਧ ਹਨ। ਸਟ੍ਰੀਮਿੰਗ ਮੋਡ ਵਿੱਚ ਕੰਮ ਕਰਦੇ ਸਮੇਂ, ਇਹ ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਪੈਕੇਟ ਦੀ ਸ਼ੁਰੂਆਤ ਅਤੇ ਪੈਕੇਟ ਦੇ ਅੰਤ ਦੇ ਵਿਚਕਾਰ ਕੋਈ ਵੈਧ ਸਿਗਨਲ ਡੀਸਰਸ਼ਨ ਨਾ ਹੋਵੇ, ਸਿਰਫ ਅਪਵਾਦ ਉਦੋਂ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਤਿਆਰ ਸਿਗਨਲ ਬੰਦ ਹੋ ਜਾਂਦਾ ਹੈ। |
| tx_avst_sink_data | 128 | ਇੰਪੁੱਟ | ਨੈੱਟਵਰਕ ਬਾਈਟ ਕ੍ਰਮ ਵਿੱਚ ਐਪਲੀਕੇਸ਼ਨ ਲੇਅਰ ਤੋਂ ਡਾਟਾ। |
| tx_avst_sink_startofpacket | 1 | ਇੰਪੁੱਟ | ਇੱਕ ਪੈਕੇਟ ਦਾ ਪਹਿਲਾ PRB ਬਾਈਟ ਦਰਸਾਓ |
| tx_avst_sink_endofpacket | 1 | ਇੰਪੁੱਟ | ਇੱਕ ਪੈਕੇਟ ਦੇ ਆਖਰੀ PRB ਬਾਈਟ ਨੂੰ ਦਰਸਾਓ |
| tx_avst_sink_ready | 1 | ਆਉਟਪੁੱਟ | ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ O-RAN IP ਐਪਲੀਕੇਸ਼ਨ ਇੰਟਰਫੇਸ ਤੋਂ ਡੇਟਾ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ। ਇਸ ਇੰਟਰਫੇਸ ਲਈ readyLatency = 0 |
| tx_udcomphdr_i | 8 | ਇੰਪੁੱਟ | ਯੂਜ਼ਰ ਡਾਟਾ ਕੰਪਰੈਸ਼ਨ ਹੈਡਰ ਫੀਲਡ। tx_avst_sink_valid ਨਾਲ ਸਮਕਾਲੀ। ਇੱਕ ਡਾਟਾ ਭਾਗ ਵਿੱਚ ਉਪਭੋਗਤਾ ਡੇਟਾ ਲਈ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਅਤੇ IQ ਬਿੱਟ ਚੌੜਾਈ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। • [7:4] : udIqWidth • udIqWidth=16 ਲਈ 0, ਨਹੀਂ ਤਾਂ udIqWidth ਦੇ ਬਰਾਬਰ। ਜਿਵੇਂ ਕਿ — 0000b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 16 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 0001b ਦਾ ਮਤਲਬ ਹੈ ਕਿ I ਅਤੇ Q ਹਰੇਕ 1 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 1111b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 15 ਬਿੱਟ ਚੌੜੇ ਹਨ • [3:0] : udCompMeth - 0000b - ਕੋਈ ਕੰਪਰੈਸ਼ਨ ਨਹੀਂ - 0001b - ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ — 0011b – µ-ਕਾਨੂੰਨ - ਹੋਰ - ਭਵਿੱਖ ਦੇ ਤਰੀਕਿਆਂ ਲਈ ਰਾਖਵੇਂ ਹਨ। |
| tx_metadata_i | METADATA_WIDTH | ਇੰਪੁੱਟ | ਕੰਡਿਊਟ ਸਿਗਨਲ ਪਾਸਥਰੂ ਅਤੇ ਸੰਕੁਚਿਤ ਨਹੀਂ ਹਨ। tx_avst_sink_valid ਨਾਲ ਸਮਕਾਲੀ। ਕੌਂਫਿਗਰੇਬਲ ਬਿਟਵਿਡਥ METADATA_WIDTH। ਜਦੋਂ ਤੁਸੀਂ ਚਾਲੂ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, ਦਾ ਹਵਾਲਾ ਦਿਓ ਟੇਬਲ 13 ਪੰਨਾ 17 'ਤੇ. ਜਦੋਂ ਤੁਸੀਂ ਬੰਦ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, ਇਹ ਸਿਗਨਲ ਸਿਰਫ਼ ਉਦੋਂ ਵੈਧ ਹੁੰਦਾ ਹੈ ਜਦੋਂ tx_avst_sink_startofpacket 1 ਦੇ ਬਰਾਬਰ ਹੁੰਦਾ ਹੈ। tx_metadata_i ਕੋਲ ਵੈਧ ਸਿਗਨਲ ਅਤੇ ਵਰਤੋਂ ਨਹੀਂ ਹੈ tx_avst_sink_valid ਵੈਧ ਚੱਕਰ ਨੂੰ ਦਰਸਾਉਣ ਲਈ। ਜਦੋਂ ਤੁਸੀਂ ਚੁਣਦੇ ਹੋ ਤਾਂ ਉਪਲਬਧ ਨਹੀਂ ਹੁੰਦਾ 0 ਮੈਟਾਡੇਟਾ ਪੋਰਟਾਂ ਨੂੰ ਅਸਮਰੱਥ ਬਣਾਓ ਲਈ ਮੈਟਾਡੇਟਾ ਚੌੜਾਈ. |
ਐਪਲੀਕੇਸ਼ਨ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਪ੍ਰਾਪਤ ਕਰੋ
ਸਾਰਣੀ 12. ਐਪਲੀਕੇਸ਼ਨ ਇੰਟਰਫੇਸ ਸਿਗਨਲ ਪ੍ਰਾਪਤ ਕਰੋ
|
ਸਿਗਨਲ ਦਾ ਨਾਮ |
ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ |
ਵਰਣਨ |
| rx_avst_source_valid | 1 | ਆਉਟਪੁੱਟ | ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਇਸ ਇੰਟਰਫੇਸ ਵਿੱਚ ਵੈਧ PRB ਖੇਤਰ ਉਪਲਬਧ ਹਨ। ਇਸ ਇੰਟਰਫੇਸ 'ਤੇ ਕੋਈ avst_source_ready ਸਿਗਨਲ ਨਹੀਂ ਹੈ। |
| rx_avst_source_data | 128 | ਆਉਟਪੁੱਟ | ਨੈੱਟਵਰਕ ਬਾਈਟ ਕ੍ਰਮ ਵਿੱਚ ਐਪਲੀਕੇਸ਼ਨ ਲੇਅਰ ਦਾ ਡਾਟਾ। |
| rx_avst_source_startofpacket | 1 | ਆਉਟਪੁੱਟ | ਇੱਕ ਪੈਕੇਟ ਦੇ ਪਹਿਲੇ PRB ਬਾਈਟ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ |
| rx_avst_source_endofpacket | 1 | ਆਉਟਪੁੱਟ | ਇੱਕ ਪੈਕੇਟ ਦੇ ਆਖਰੀ PRB ਬਾਈਟ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ |
| rx_avst_source_error | 1 | ਆਉਟਪੁੱਟ | ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਪੈਕੇਟਾਂ ਵਿੱਚ ਗਲਤੀ ਹੈ |
| rx_udcomphdr_o | 8 | ਆਉਟਪੁੱਟ | ਯੂਜ਼ਰ ਡਾਟਾ ਕੰਪਰੈਸ਼ਨ ਹੈਡਰ ਫੀਲਡ। rx_avst_source_valid ਨਾਲ ਸਮਕਾਲੀ। ਇੱਕ ਡਾਟਾ ਭਾਗ ਵਿੱਚ ਉਪਭੋਗਤਾ ਡੇਟਾ ਲਈ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਅਤੇ IQ ਬਿੱਟ ਚੌੜਾਈ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। • [7:4] : udIqWidth • udIqWidth=16 ਲਈ 0, ਨਹੀਂ ਤਾਂ udIqWidth ਦੇ ਬਰਾਬਰ। ਜਿਵੇਂ ਕਿ — 0000b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 16 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 0001b ਦਾ ਮਤਲਬ ਹੈ ਕਿ I ਅਤੇ Q ਹਰੇਕ 1 ਬਿੱਟ ਚੌੜੇ ਹਨ; — 1111b ਦਾ ਮਤਲਬ ਹੈ I ਅਤੇ Q ਹਰੇਕ 15 ਬਿੱਟ ਚੌੜੇ ਹਨ • [3:0] : udCompMeth - 0000b - ਕੋਈ ਕੰਪਰੈਸ਼ਨ ਨਹੀਂ - 0001b - ਬਲਾਕ ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ (BFP) — 0011b – µ-ਕਾਨੂੰਨ - ਹੋਰ - ਭਵਿੱਖ ਦੇ ਤਰੀਕਿਆਂ ਲਈ ਰਾਖਵੇਂ ਹਨ। |
| rx_metadata_o | METADATA_WIDTH | ਆਉਟਪੁੱਟ | ਅਸਪਸ਼ਟ ਕੰਡਿਊਟ ਸਿਗਨਲ ਪਾਸਥਰੂ। rx_metadata_o ਸਿਗਨਲ ਵੈਧ ਹੁੰਦੇ ਹਨ ਜਦੋਂ rx_metadata_valid_o ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, rx_avst_source_valid ਨਾਲ ਸਮਕਾਲੀ। ਕੌਂਫਿਗਰੇਬਲ ਬਿਟਵਿਡਥ METADATA_WIDTH। ਜਦੋਂ ਤੁਸੀਂ ਚਾਲੂ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, ਦਾ ਹਵਾਲਾ ਦਿਓ ਸਾਰਣੀ 14 ਪੰਨਾ 18 'ਤੇ. ਜਦੋਂ ਤੁਸੀਂ ਬੰਦ ਕਰਦੇ ਹੋ O-RAN ਅਨੁਕੂਲ, rx_metadata_o ਸਿਰਫ ਵੈਧ ਹੁੰਦਾ ਹੈ ਜਦੋਂ rx_metadata_valid_o 1 ਦੇ ਬਰਾਬਰ ਹੁੰਦਾ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਚੁਣਦੇ ਹੋ ਤਾਂ ਉਪਲਬਧ ਨਹੀਂ ਹੁੰਦਾ 0 ਮੈਟਾਡੇਟਾ ਪੋਰਟਾਂ ਨੂੰ ਅਸਮਰੱਥ ਬਣਾਓ ਲਈ ਮੈਟਾਡੇਟਾ ਚੌੜਾਈ. |
| rx_metadata_valid_o | 1 | ਆਉਟਪੁੱਟ | ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਸਿਰਲੇਖ (rx_udcomphdr_o ਅਤੇ rx_metadata_o) ਵੈਧ ਹਨ। rx_metadata_valid_o ਦਾ ਦਾਅਵਾ ਉਦੋਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜਦੋਂ rx_metadata_o ਵੈਧ ਹੁੰਦਾ ਹੈ, rx_avst_source_valid ਨਾਲ ਸਮਕਾਲੀ ਹੁੰਦਾ ਹੈ। |
O-RAN ਬੈਕਵਰਡ ਅਨੁਕੂਲਤਾ ਲਈ ਮੈਟਾਡੇਟਾ ਮੈਪਿੰਗ
ਸਾਰਣੀ 13. tx_metadata_i 128-ਬਿੱਟ ਇੰਪੁੱਟ
|
ਸਿਗਨਲ ਦਾ ਨਾਮ |
ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ | ਵਰਣਨ |
ਮੈਟਾਡੇਟਾ ਮੈਪਿੰਗ |
| ਰਾਖਵਾਂ | 16 | ਇੰਪੁੱਟ | ਰਾਖਵਾਂ. | tx_metadata_i[127:112] |
| tx_u_ਸਾਈਜ਼ | 16 | ਇੰਪੁੱਟ | ਸਟ੍ਰੀਮਿੰਗ ਮੋਡ ਲਈ ਬਾਈਟਾਂ ਵਿੱਚ ਯੂ-ਪਲੇਨ ਪੈਕੇਟ ਦਾ ਆਕਾਰ। | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | ਇੰਪੁੱਟ | ਪੈਕੇਟ ਦਾ SeqID, ਜੋ eCPRI ਟ੍ਰਾਂਸਪੋਰਟ ਸਿਰਲੇਖ ਤੋਂ ਕੱਢਿਆ ਜਾਂਦਾ ਹੈ। | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | ਇੰਪੁੱਟ | eCPRI ਟ੍ਰਾਂਸਪੋਰਟ ਅਤੇ RoEflowId ਲਈ PCID ਰੇਡੀਓ ਓਵਰ ਈਥਰਨੈੱਟ (RoE) ਆਵਾਜਾਈ ਲਈ। |
tx_metadata_i[79:64] |
| ਰਾਖਵਾਂ | 4 | ਇੰਪੁੱਟ | ਰਾਖਵਾਂ. | tx_metadata_i[63:60] |
| tx_u_data ਦਿਸ਼ਾ | 1 | ਇੰਪੁੱਟ | gNB ਡਾਟਾ ਦਿਸ਼ਾ। ਮੁੱਲ ਰੇਂਜ: {0b=Rx (ਭਾਵ ਅੱਪਲੋਡ), 1b=Tx (ਭਾਵ ਡਾਊਨਲੋਡ)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | ਇੰਪੁੱਟ | IQ ਡੇਟਾ ਅਤੇ ਏਅਰ ਇੰਟਰਫੇਸ ਦੇ ਵਿਚਕਾਰ ਵਰਤੇ ਜਾਣ ਵਾਲੇ ਚੈਨਲ ਫਿਲਟਰ ਲਈ ਇੱਕ ਸੂਚਕਾਂਕ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | ਇੰਪੁੱਟ | 10 ਐਮਐਸ ਫਰੇਮਾਂ ਲਈ ਇੱਕ ਕਾਊਂਟਰ (ਰੈਪਿੰਗ ਪੀਰੀਅਡ 2.56 ਸਕਿੰਟ), ਖਾਸ ਤੌਰ 'ਤੇ frameId= ਫਰੇਮ ਨੰਬਰ ਮੋਡਿਊਲੋ 256। ਮੁੱਲ ਰੇਂਜ: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | ਇੰਪੁੱਟ | 1 ਐਮਐਸ ਫਰੇਮ ਦੇ ਅੰਦਰ 10 ਐਮਐਸ ਸਬਫ੍ਰੇਮਾਂ ਲਈ ਇੱਕ ਕਾਊਂਟਰ। ਮੁੱਲ ਰੇਂਜ: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | ਇੰਪੁੱਟ | ਇਹ ਪੈਰਾਮੀਟਰ 1 ms ਸਬਫ੍ਰੇਮ ਦੇ ਅੰਦਰ ਸਲਾਟ ਨੰਬਰ ਹੈ। ਇੱਕ ਸਬਫ੍ਰੇਮ ਵਿੱਚ ਸਾਰੇ ਸਲਾਟ ਇਸ ਪੈਰਾਮੀਟਰ ਦੁਆਰਾ ਗਿਣੇ ਜਾਂਦੇ ਹਨ। ਮੁੱਲ ਰੇਂਜ: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=ਰਿਜ਼ਰਵ} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | ਇੰਪੁੱਟ | ਇੱਕ ਸਲਾਟ ਦੇ ਅੰਦਰ ਇੱਕ ਚਿੰਨ੍ਹ ਨੰਬਰ ਦੀ ਪਛਾਣ ਕਰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | ਇੰਪੁੱਟ | ਸੈਕਸ਼ਨਆਈਡੀ ਯੂ-ਪਲੇਨ ਡੇਟਾ ਸੈਕਸ਼ਨਾਂ ਨੂੰ ਡੇਟਾ ਨਾਲ ਸੰਬੰਧਿਤ ਸੀ-ਪਲੇਨ ਸੰਦੇਸ਼ (ਅਤੇ ਸੈਕਸ਼ਨ ਕਿਸਮ) ਨਾਲ ਮੈਪ ਕਰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | ਇੰਪੁੱਟ | ਸਰੋਤ ਬਲਾਕ ਸੂਚਕ. ਸੰਕੇਤ ਕਰੋ ਕਿ ਕੀ ਹਰ ਸਰੋਤ ਬਲਾਕ ਵਰਤਿਆ ਗਿਆ ਹੈ ਜਾਂ ਹਰ ਦੂਜੇ ਸਰੋਤ ਬਲਾਕ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਗਈ ਹੈ। ਮੁੱਲ ਸੀਮਾ: {0b=ਵਰਤਿਆ ਗਿਆ ਹਰ ਸਰੋਤ ਬਲਾਕ; 1b=ਵਰਤਿਆ ਗਿਆ ਹਰ ਹੋਰ ਸਰੋਤ ਬਲਾਕ} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | ਇੰਪੁੱਟ | ਇੱਕ ਉਪਭੋਗਤਾ ਜਹਾਜ਼ ਡੇਟਾ ਸੈਕਸ਼ਨ ਦਾ ਸ਼ੁਰੂਆਤੀ PRB। ਮੁੱਲ ਰੇਂਜ: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | ਇੰਪੁੱਟ | PRBs ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰੋ ਜਿੱਥੇ ਉਪਭੋਗਤਾ ਪਲੇਨ ਡੇਟਾ ਸੈਕਸ਼ਨ ਵੈਧ ਹੈ। | tx_metadata_i[7:0] |
| ਮੁੱਲ ਰੇਂਜ: {0000 0001b-1111 1111b, 0000 0000b = ਨਿਰਧਾਰਤ ਸਬਕੈਰੀਅਰ ਸਪੇਸਿੰਗ (SCS) ਅਤੇ ਕੈਰੀਅਰ ਬੈਂਡਵਿਡਥ ਵਿੱਚ ਸਾਰੇ PRB } | ||||
| tx_u_udCompHdr | 8 | ਇੰਪੁੱਟ | ਇੱਕ ਡੇਟਾ ਭਾਗ ਵਿੱਚ ਉਪਭੋਗਤਾ ਡੇਟਾ ਦੀ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਅਤੇ IQ ਬਿੱਟ ਚੌੜਾਈ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰੋ। ਮੁੱਲ ਰੇਂਜ: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
ਸਾਰਣੀ 14. rx_metadata_valid_i/o
|
ਸਿਗਨਲ ਦਾ ਨਾਮ |
ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ | ਵਰਣਨ |
ਮੈਟਾਡੇਟਾ ਮੈਪਿੰਗ |
| rx_sec_hdr_valid | 1 | ਆਉਟਪੁੱਟ | ਜਦੋਂ rx_sec_hdr_valid 1 ਹੁੰਦਾ ਹੈ, ਤਾਂ ਯੂ-ਪਲੇਨ ਸੈਕਸ਼ਨ ਡਾਟਾ ਫੀਲਡ ਵੈਧ ਹੁੰਦੇ ਹਨ। ਆਮ ਸਿਰਲੇਖ IE ਵੈਧ ਹੁੰਦੇ ਹਨ ਜਦੋਂ rx_sec_hdr_valid ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, avst_sink_u_startofpacket ਅਤੇ avst_sink_u_valid ਨਾਲ ਸਮਕਾਲੀ। ਦੁਹਰਾਏ ਗਏ ਭਾਗ IEs ਵੈਧ ਹੁੰਦੇ ਹਨ ਜਦੋਂ rx_sec_hdr_valid ਦਾ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, avst_sink_u_valid ਨਾਲ ਸਮਕਾਲੀ। avst_sink_u_data ਵਿੱਚ ਨਵੇਂ ਸੈਕਸ਼ਨ PRB ਖੇਤਰ ਪ੍ਰਦਾਨ ਕਰਨ 'ਤੇ, rx_sec_hdr_valid ਦੇ ਨਾਲ ਨਵੇਂ ਸੈਕਸ਼ਨ IE ਪ੍ਰਦਾਨ ਕਰੋ। |
rx_metadata_valid_o |
ਸਾਰਣੀ 15. rx_metadata_o 128-ਬਿੱਟ ਆਉਟਪੁੱਟ
| ਸਿਗਨਲ ਦਾ ਨਾਮ | ਬਿਟਵਿਡਥ | ਦਿਸ਼ਾ | ਵਰਣਨ |
ਮੈਟਾਡੇਟਾ ਮੈਪਿੰਗ |
| ਰਾਖਵਾਂ | 32 | ਆਉਟਪੁੱਟ | ਰਾਖਵਾਂ. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | ਆਉਟਪੁੱਟ | ਪੈਕੇਟ ਦਾ SeqID, ਜੋ eCPRI ਟ੍ਰਾਂਸਪੋਰਟ ਸਿਰਲੇਖ ਤੋਂ ਕੱਢਿਆ ਜਾਂਦਾ ਹੈ। | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | ਆਉਟਪੁੱਟ | eCPRI ਟ੍ਰਾਂਸਪੋਰਟ ਲਈ PCID ਅਤੇ RoE ਟ੍ਰਾਂਸਪੋਰਟ ਲਈ RoEflowId | rx_metadata_o[79:64] |
| ਰਾਖਵਾਂ | 4 | ਆਉਟਪੁੱਟ | ਰਾਖਵਾਂ. | rx_metadata_o[63:60] |
| rx_u_data ਦਿਸ਼ਾ | 1 | ਆਉਟਪੁੱਟ | gNB ਡਾਟਾ ਦਿਸ਼ਾ। ਮੁੱਲ ਰੇਂਜ: {0b=Rx (ਭਾਵ ਅੱਪਲੋਡ), 1b=Tx (ਭਾਵ ਡਾਊਨਲੋਡ)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | ਆਉਟਪੁੱਟ | IQ ਡੇਟਾ ਅਤੇ ਏਅਰ ਇੰਟਰਫੇਸ ਵਿਚਕਾਰ ਵਰਤਣ ਲਈ ਚੈਨਲ ਫਿਲਟਰ ਲਈ ਇੱਕ ਸੂਚਕਾਂਕ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | ਆਉਟਪੁੱਟ | 10 ms ਫਰੇਮਾਂ ਲਈ ਇੱਕ ਕਾਊਂਟਰ (ਰੈਪਿੰਗ ਪੀਰੀਅਡ 2.56 ਸਕਿੰਟ), ਖਾਸ ਤੌਰ 'ਤੇ frameId= ਫਰੇਮ ਨੰਬਰ ਮੋਡਿਊਲੋ 256। ਮੁੱਲ ਰੇਂਜ: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | ਆਉਟਪੁੱਟ | 1 ms ਫਰੇਮ ਦੇ ਅੰਦਰ 10ms ਸਬਫ੍ਰੇਮਾਂ ਲਈ ਇੱਕ ਕਾਊਂਟਰ। ਮੁੱਲ ਰੇਂਜ: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | ਆਉਟਪੁੱਟ | 1ms ਸਬਫ੍ਰੇਮ ਦੇ ਅੰਦਰ ਸਲਾਟ ਨੰਬਰ। ਇੱਕ ਸਬਫ੍ਰੇਮ ਵਿੱਚ ਸਾਰੇ ਸਲਾਟ ਇਸ ਪੈਰਾਮੀਟਰ ਦੁਆਰਾ ਗਿਣੇ ਜਾਂਦੇ ਹਨ। ਮੁੱਲ ਰੇਂਜ: {00 0000b-00 1111b=slotID, 01 0000b-111111b=ਰਿਜ਼ਰਵ} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | ਆਉਟਪੁੱਟ | ਇੱਕ ਸਲਾਟ ਦੇ ਅੰਦਰ ਇੱਕ ਚਿੰਨ੍ਹ ਨੰਬਰ ਦੀ ਪਛਾਣ ਕਰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | ਆਉਟਪੁੱਟ | ਸੈਕਸ਼ਨਆਈਡੀ ਯੂ-ਪਲੇਨ ਡੇਟਾ ਸੈਕਸ਼ਨਾਂ ਨੂੰ ਡੇਟਾ ਨਾਲ ਸੰਬੰਧਿਤ ਸੀ-ਪਲੇਨ ਸੰਦੇਸ਼ (ਅਤੇ ਸੈਕਸ਼ਨ ਕਿਸਮ) ਨਾਲ ਮੈਪ ਕਰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | ਆਉਟਪੁੱਟ | ਸਰੋਤ ਬਲਾਕ ਸੂਚਕ. ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕੀ ਹਰ ਸਰੋਤ ਬਲਾਕ ਵਰਤਿਆ ਗਿਆ ਹੈ ਜਾਂ ਹਰ ਹੋਰ ਸਰੋਤ ਵਰਤਿਆ ਗਿਆ ਹੈ। ਮੁੱਲ ਸੀਮਾ: {0b=ਵਰਤਿਆ ਗਿਆ ਹਰ ਸਰੋਤ ਬਲਾਕ; 1b=ਵਰਤਿਆ ਗਿਆ ਹਰ ਹੋਰ ਸਰੋਤ ਬਲਾਕ} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | ਆਉਟਪੁੱਟ | ਇੱਕ ਉਪਭੋਗਤਾ ਜਹਾਜ਼ ਡੇਟਾ ਸੈਕਸ਼ਨ ਦਾ ਸ਼ੁਰੂਆਤੀ PRB। ਮੁੱਲ ਰੇਂਜ: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | ਆਉਟਪੁੱਟ | PRBs ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ ਜਿੱਥੇ ਉਪਭੋਗਤਾ ਪਲੇਨ ਡੇਟਾ ਸੈਕਸ਼ਨ ਵੈਧ ਹੁੰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {0000 0001b-1111 1111b, 0000 0000b = ਨਿਰਧਾਰਤ SCS ਅਤੇ ਕੈਰੀਅਰ ਬੈਂਡਵਿਡਥ ਵਿੱਚ ਸਾਰੇ PRB } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | ਆਉਟਪੁੱਟ | ਇੱਕ ਡਾਟਾ ਭਾਗ ਵਿੱਚ ਉਪਭੋਗਤਾ ਡੇਟਾ ਦੀ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਅਤੇ IQ ਬਿੱਟ ਚੌੜਾਈ ਨੂੰ ਪਰਿਭਾਸ਼ਿਤ ਕਰਦਾ ਹੈ। ਮੁੱਲ ਰੇਂਜ: {0000 0000b-1111 1111b} |
N/A (rx_udcomphdr_o) |
CSR ਇੰਟਰਫੇਸ ਸਿਗਨਲ
ਸਾਰਣੀ 16. CSR ਇੰਟਰਫੇਸ ਸਿਗਨਲ
| ਸਿਗਨਲ ਦਾ ਨਾਮ | ਬਿੱਟ ਚੌੜਾਈ | ਦਿਸ਼ਾ |
ਵਰਣਨ |
| csr_address | 16 | ਇੰਪੁੱਟ | ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਪਤਾ. |
| csr_write | 1 | ਇੰਪੁੱਟ | ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਲਿਖਣ ਯੋਗ. |
| csr_writedata | 32 | ਇੰਪੁੱਟ | ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਡਾਟਾ ਲਿਖਣਾ. |
| csr_readdata | 32 | ਆਉਟਪੁੱਟ | ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਡਾਟਾ ਪੜ੍ਹੋ. |
| csr_read | 1 | ਇੰਪੁੱਟ | ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਪੜ੍ਹਨ ਯੋਗ. |
| csr_readdatavalid | 1 | ਆਉਟਪੁੱਟ | ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਪੜ੍ਹਿਆ ਡਾਟਾ ਵੈਧ ਹੈ। |
| csr_waitrequest | 1 | ਆਉਟਪੁੱਟ | ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਉਡੀਕ ਬੇਨਤੀ. |
ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ ਆਈਪੀ ਰਜਿਸਟਰ
ਨਿਯੰਤਰਣ ਅਤੇ ਸਥਿਤੀ ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਫਰੰਟਹਾਲ ਕੰਪਰੈਸ਼ਨ ਕਾਰਜਕੁਸ਼ਲਤਾ ਨੂੰ ਕੰਟਰੋਲ ਅਤੇ ਮਾਨੀਟਰ ਕਰੋ।
ਸਾਰਣੀ 17. ਨਕਸ਼ਾ ਰਜਿਸਟਰ ਕਰੋ
| CSR_ADDRESS (ਸ਼ਬਦ ਔਫਸੈੱਟ) | ਨਾਮ ਰਜਿਸਟਰ ਕਰੋ |
| 0x0 | ਕੰਪਰੈਸ਼ਨ_ਮੋਡ |
| 0x1 | tx_ਗਲਤੀ |
| 0x2 | rx_error |
ਸਾਰਣੀ 18. ਕੰਪਰੈਸ਼ਨ_ਮੋਡ ਰਜਿਸਟਰ
| ਬਿੱਟ ਚੌੜਾਈ | ਵਰਣਨ | ਪਹੁੰਚ |
HW ਰੀਸੈਟ ਮੁੱਲ |
| 31:9 | ਰਾਖਵਾਂ | RO | 0x0 |
| 8:8 | ਕਾਰਜਸ਼ੀਲ ਮੋਡ: • 1'b0 ਸਥਿਰ ਕੰਪਰੈਸ਼ਨ ਮੋਡ ਹੈ • 1'b1 ਡਾਇਨਾਮਿਕ ਕੰਪਰੈਸ਼ਨ ਮੋਡ ਹੈ |
RW | 0x0 |
| 7:0 | ਸਥਿਰ ਉਪਭੋਗਤਾ ਡੇਟਾ ਸੰਕੁਚਨ ਸਿਰਲੇਖ: • 7:4 udIqWidth ਹੈ - 4'b0000 16 ਬਿੱਟ ਹੈ - 4'b1111 15 ਬਿੱਟ ਹੈ -: - 4'b0001 1 ਬਿੱਟ ਹੈ • 3:0 udCompMeth ਹੈ - 4'b0000 ਕੋਈ ਕੰਪਰੈਸ਼ਨ ਨਹੀਂ ਹੈ - 4'b0001 ਬਲਾਕ ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਹੈ — 4'b0011 µ-ਲਾਅ ਹੈ • ਹੋਰ ਰਾਖਵੇਂ ਹਨ |
RW | 0x0 |
ਸਾਰਣੀ 19. tx ਗਲਤੀ ਰਜਿਸਟਰ
| ਬਿੱਟ ਚੌੜਾਈ | ਵਰਣਨ | ਪਹੁੰਚ |
HW ਰੀਸੈਟ ਮੁੱਲ |
| 31:2 | ਰਾਖਵਾਂ | RO | 0x0 |
| 1:1 | ਅਵੈਧ IqWidth। IP Iqwidth ਨੂੰ 0 (16-bit Iqwidth) 'ਤੇ ਸੈੱਟ ਕਰਦਾ ਹੈ ਜੇਕਰ ਇਹ ਅਵੈਧ ਜਾਂ ਅਸਮਰਥਿਤ Iqwidth ਦਾ ਪਤਾ ਲਗਾਉਂਦਾ ਹੈ। | RW1C | 0x0 |
| 0:0 | ਅਵੈਧ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ। IP ਪੈਕੇਟ ਨੂੰ ਸੁੱਟ ਦਿੰਦਾ ਹੈ। | RW1C | 0x0 |
ਸਾਰਣੀ 20. rx ਗਲਤੀ ਰਜਿਸਟਰ
| ਬਿੱਟ ਚੌੜਾਈ | ਵਰਣਨ | ਪਹੁੰਚ |
HW ਰੀਸੈਟ ਮੁੱਲ |
| 31:8 | ਰਾਖਵਾਂ | RO | 0x0 |
| 1:1 | ਅਵੈਧ IqWidth। IP ਪੈਕੇਟ ਨੂੰ ਸੁੱਟ ਦਿੰਦਾ ਹੈ। | RW1C | 0x0 |
| 0:0 | ਅਵੈਧ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ। IP ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਨੂੰ ਹੇਠਾਂ ਦਿੱਤੇ ਡਿਫੌਲਟ ਸਮਰਥਿਤ ਕੰਪਰੈਸ਼ਨ ਵਿਧੀ ਲਈ ਸੈੱਟ ਕਰਦਾ ਹੈ: • ਸਿਰਫ ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਨੂੰ ਸਮਰੱਥ ਬਣਾਇਆ ਗਿਆ: ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਲਈ ਡਿਫੌਲਟ। • ਸਿਰਫ਼ μ-ਲਾਅ ਨੂੰ ਚਾਲੂ ਕੀਤਾ ਗਿਆ ਹੈ: μ-ਲਾਅ ਲਈ ਪੂਰਵ-ਨਿਰਧਾਰਤ। • ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਅਤੇ μ-ਲਾਅ ਦੋਨਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਇਆ ਗਿਆ: ਬਲਾਕ-ਫਲੋਟਿੰਗ ਪੁਆਇੰਟ ਲਈ ਡਿਫੌਲਟ। |
RW1C | 0x0 |
Fronthaul ਕੰਪਰੈਸ਼ਨ Intel FPGA IPs ਯੂਜ਼ਰ ਗਾਈਡ ਆਰਕਾਈਵ
ਇਸ ਦਸਤਾਵੇਜ਼ ਦੇ ਨਵੀਨਤਮ ਅਤੇ ਪਿਛਲੇ ਸੰਸਕਰਣਾਂ ਲਈ, ਵੇਖੋ: Fronthaul Compression Intel FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ। ਜੇਕਰ ਇੱਕ IP ਜਾਂ ਸੌਫਟਵੇਅਰ ਸੰਸਕਰਣ ਸੂਚੀਬੱਧ ਨਹੀਂ ਹੈ, ਤਾਂ ਪਿਛਲੇ IP ਜਾਂ ਸੌਫਟਵੇਅਰ ਸੰਸਕਰਣ ਲਈ ਉਪਭੋਗਤਾ ਗਾਈਡ ਲਾਗੂ ਹੁੰਦਾ ਹੈ।
ਫਰੋਂਥੌਲ ਕੰਪਰੈਸ਼ਨ ਇੰਟੇਲ FPGA IP ਯੂਜ਼ਰ ਗਾਈਡ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸ
|
ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ |
Intel Quartus Prime ਸੰਸਕਰਣ | IP ਸੰਸਕਰਣ |
ਤਬਦੀਲੀਆਂ |
| 2022.08.08 | 21.4 | 1.0.1 | ਮੈਟਾਡੇਟਾ ਚੌੜਾਈ 0 ਤੋਂ 0 (ਮੈਟਾਡੇਟਾ ਪੋਰਟਾਂ ਨੂੰ ਅਯੋਗ ਕਰੋ) ਨੂੰ ਠੀਕ ਕੀਤਾ ਗਿਆ। |
| 2022.03.22 | 21.4 | 1.0.1 | • ਸਵੈਪਡ ਸਿਗਨਲ ਵਰਣਨ: — tx_avst_sink_data ਅਤੇ tx_avst_source_data — rx_avst_sink_data ਅਤੇ rx_avst_source_data • ਜੋੜਿਆ ਗਿਆ ਡਿਵਾਈਸ ਸਮਰਥਿਤ ਸਪੀਡ ਗ੍ਰੇਡ ਟੇਬਲ • ਜੋੜਿਆ ਗਿਆ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਸਰੋਤ ਦੀ ਵਰਤੋਂ |
| 2021.12.07 | 21.3 | 1.0.0 | ਅੱਪਡੇਟ ਕੀਤਾ ਆਰਡਰਿੰਗ ਕੋਡ। |
| 2021.11.23 | 21.3 | 1.0.0 | ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼। |
ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ਆਨਲਾਈਨ ਵਰਜਨ
ਫੀਡਬੈਕ ਭੇਜੋ
ID: 709301
UG-20346
ਸੰਸਕਰਣ: 2022.08.08
ISO 9001:2015 ਰਜਿਸਟਰਡ
ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ
 |
intel Fronthaul ਕੰਪਰੈਸ਼ਨ FPGA IP [pdf] ਯੂਜ਼ਰ ਗਾਈਡ Fronthaul ਕੰਪਰੈਸ਼ਨ FPGA IP, Fronthaul, ਕੰਪਰੈਸ਼ਨ FPGA IP, FPGA IP |
 |
intel Fronthaul ਕੰਪਰੈਸ਼ਨ FPGA IP [pdf] ਯੂਜ਼ਰ ਗਾਈਡ UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, ਕੰਪਰੈਸ਼ਨ FPGA IP, FPGA IP |
