Fronthaul Compresie FPGA IP
Ghidul utilizatorului
Fronthaul Compresie FPGA IP
Ghidul utilizatorului Intel® FPGA IP Fronthaul Compression
Actualizat pentru Intel® Quartus® Prime
Suită de design: 21.4 IP
Versiune: 1.0.1
Despre Fronthaul Compression Intel® FPGA IP
IP-ul de compresie Fronthaul constă în compresie și decompresie pentru datele U-plane IQ. Motorul de compresie calculează compresia în virgulă mobilă prin lege µ sau bloc pe baza antetului de compresie a datelor utilizatorului (udCompHdr). Acest IP folosește o interfață de streaming Avalon pentru date IQ, semnale de conductă și pentru metadate și semnale în bandă laterală și interfață Avalon mapată în memorie pentru registrele de control și stare (CSR).
IP-ul mapează IQ-urile comprimate și parametrul de comprimare a datelor utilizator (udCompParam) conform formatului de cadru al sarcinii utile secțiunii specificat în specificația O-RAN O-RAN Fronthaul Control, User and Synchronization Plane Versiunea 3.0 aprilie 2020 (O-RAN-WG4.CUS .0-v03.00). Lățimea de date a receptorului de streaming Avalon și a interfeței sursă este de 128 de biți pentru interfața aplicației și de 64 de biți pentru interfața de transport pentru a suporta raportul maxim de compresie de 2:1.
Informații conexe
O-RAN website-ul
1.1. Caracteristici Intel® FPGA IP de compresie frontală
- -legea și blocarea compresiei și decompresiei în virgulă mobilă
- Lățimea IQ de la 8 la 16 biți
- Configurația statică și dinamică a formatului U-plane IQ și a antetului de compresie
- Pachet cu mai multe secțiuni (dacă este activat O-RAN Compliant)
1.2. Comprimare Fronthaul Intel® FPGA IP Device Family Support
Intel oferă următoarele niveluri de suport pentru dispozitive pentru Intel FPGA IP:
- Asistență în avans – IP-ul este disponibil pentru simulare și compilare pentru această familie de dispozitive. Programare FPGA file Suportul (.pof) nu este disponibil pentru software-ul Quartus Prime Pro Stratix 10 Edition Beta și, prin urmare, închiderea temporizării IP nu poate fi garantată. Modelele de sincronizare includ estimări inițiale de inginerie ale întârzierilor bazate pe informațiile timpurii post-amenajare. Modelele de sincronizare pot fi modificate, deoarece testarea siliciului îmbunătățește corelația dintre siliciul real și modelele de sincronizare. Puteți utiliza acest nucleu IP pentru arhitectura sistemului și studii de utilizare a resurselor, simulare, pinout, evaluări ale latenței sistemului, evaluări de bază ale timpului (bugetarea conductei) și strategie de transfer I/O (lățimea căii de date, adâncimea exploziei, compromisuri cu standardele I/O ).
- Asistență preliminară – Intel verifică nucleul IP cu modele preliminare de sincronizare pentru această familie de dispozitive. Nucleul IP îndeplinește toate cerințele funcționale, dar este posibil să fie în continuare supus unei analize de timp pentru familia de dispozitive. Îl puteți folosi cu prudență în proiecte de producție.
- Suport final – Intel verifică IP-ul cu modele de sincronizare finale pentru această familie de dispozitive. IP-ul îndeplinește toate cerințele funcționale și de sincronizare pentru familia de dispozitive. Îl puteți folosi în proiecte de producție.
Tabelul 1. Suport pentru familia de dispozitive IP de compresie Fronthaul
| Familia de dispozitive | Sprijin |
| Intel® Agilex™ (E-tile) | Preliminar |
| Intel Agilex (F-tile) | Avans |
| Intel Arria® 10 | Final |
| Intel Stratix® 10 (numai dispozitive H- și E-tile) | Final |
| Alte familii de dispozitive | Fără suport |
Tabelul 2. Grade de viteză acceptate de dispozitiv
| Familia de dispozitive | FPGA Fabric Speed Grad |
| Intel Agilex | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. Informații de lansare pentru IP-ul Intel FPGA de compresie Fronthaul
Versiunile Intel FPGA IP se potrivesc cu versiunile software Intel Quartus® Prime Design Suite până la v19.1. Începând cu versiunea 19.2 a software-ului Intel Quartus Prime Design Suite, Intel FPGA IP are o nouă schemă de versiuni.
Numărul versiunii IP Intel FPGA (XYZ) se poate modifica cu fiecare versiune de software Intel Quartus Prime. O schimbare în:
- X indică o revizuire majoră a IP. Dacă actualizați software-ul Intel Quartus Prime, trebuie să regenerați IP-ul.
- Y indică IP-ul include funcții noi. Regenerați-vă IP-ul pentru a include aceste noi funcții.
- Z indică IP-ul include modificări minore. Regenerați-vă IP-ul pentru a include aceste modificări.
Tabelul 3. Informații de eliberare a IP-ului de compresie Fronthaul
| Articol | Descriere |
| Versiune | 1.0.1 |
| Data de lansare | februarie 2022 |
| Cod de comandă | IP-FH-COMP |
1.4. Performanța compresiei Fronthaul și utilizarea resurselor
Resursele IP-ului care vizează un dispozitiv Intel Agilex, un dispozitiv Intel Arria 10 și un dispozitiv Intel Stratix 10
Tabelul 4. Performanța compresiei Fronthaul și utilizarea resurselor
Toate intrările sunt pentru direcția IP a datelor de compresie și decompresie
| Dispozitiv | IP | ALM-uri | Registrele logice | M20K | |
| Primar | Secundar | ||||
| Intel Agilex | Bloc-virgula flotantă | 14,969 | 25,689 | 6,093 | 0 |
| legea µ | 22,704 | 39,078 | 7,896 | 0 | |
| Bloc-virgula mobilă și legea µ | 23,739 | 41,447 | 8,722 | 0 | |
| Bloc-virgula flotantă, legea µ și lățimea IQ extinsă | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | Bloc-virgula flotantă | 12,403 | 16,156 | 5,228 | 0 |
| legea µ | 18,606 | 23,617 | 5,886 | 0 | |
| Bloc-virgula mobilă și legea µ | 19,538 | 24,650 | 6,140 | 0 | |
| Bloc-virgula flotantă, legea µ și lățimea IQ extinsă | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | Bloc-virgula flotantă | 16,852 | 30,548 | 7,265 | 0 |
| legea µ | 24,528 | 44,325 | 8,080 | 0 | |
| Bloc-virgula mobilă și legea µ | 25,690 | 47,357 | 8,858 | 0 | |
| Bloc-virgula flotantă, legea µ și lățimea IQ extinsă | 25,897 | 47,289 | 8,559 | 0 | |
Noțiuni introductive cu Fronthaul Compression Intel FPGA IP
Descrie instalarea, parametrizarea, simularea și inițializarea IP-ului de compresie Fronthaul.
2.1. Obținerea, instalarea și acordarea licenței IP-ului de comprimare Fronthaul
IP-ul de compresie Fronthaul este un IP Intel FPGA extins care nu este inclus cu versiunea Intel Quartus Prime.
- Creați un cont My Intel dacă nu aveți unul.
- Conectați-vă pentru a accesa Centrul de licențiere cu autoservire (SSLC).
- Cumpărați IP-ul de compresie Fronthaul.
- Pe pagina SSLC, faceți clic pe Run pentru IP. SSLC oferă o casetă de dialog de instalare pentru a vă ghida instalarea IP-ului.
- Instalați în aceeași locație ca folderul Intel Quartus Prime.
Tabelul 5. Locații de instalare a compresiei frontale
| Locaţie | Software | Platformă |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro Edition | Windows * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro Edition | Linux * |
Figura 1. Structura directorului de instalare IP Fronthaul Compression Directorul de instalare Intel Quartus Prime
IP-ul Intel FPGA de compresie Fronthaul apare acum în Catalogul IP.
Informații conexe
- Intel FPGA website-ul
- Centrul de licențiere cu autoservire (SSLC)
2.2. Parametrizarea IP-ului de compresie Fronthaul
Configurați rapid variația IP personalizată în Editorul parametrilor IP.
- Creați un proiect Intel Quartus Prime Pro Edition în care să vă integrați nucleul IP.
A. În Intel Quartus Prime Pro Edition, faceți clic File Expert nou proiect pentru a crea un nou proiect Intel Quartus Prime sau File Deschideți proiect pentru a deschide un proiect Quartus Prime existent. Expertul vă solicită să specificați un dispozitiv.
b. Specificați familia de dispozitive care îndeplinește cerințele privind gradul de viteză pentru IP.
c. Faceți clic pe Terminare. - În Catalogul IP, selectați Fronthaul Compression Intel FPGA IP. Apare fereastra New IP Variation.
- Specificați un nume de nivel superior pentru noua variantă IP personalizată. Editorul de parametri salvează setările pentru variația IP în a file numit .ip.
- Faceți clic pe OK. Apare editorul de parametri.
Figura 2. Editor de parametri IP de compresie Fronthaul - Specificați parametrii pentru variația dvs. de IP. Consultați Parametri pentru informații despre parametrii IP specifici.
- Faceți clic pe Design Exampfile și specificați parametrii pentru designul dvs., de example.
Figura 3. Proiectare Example Editor de parametri - Faceți clic pe Generare HDL. Apare caseta de dialog Generare.
- Specificați ieșirea file opțiuni de generare, apoi faceți clic pe Generare. Variația IP filese generează conform specificațiilor dumneavoastră.
- Faceți clic pe Terminare. Editorul de parametri adaugă codul .ip de nivel superior file la proiectul curent automat. Dacă vi se solicită să adăugați manual fișierul .ip file la proiect, faceți clic pe Adăugare/Eliminare proiect Files în Project pentru a adăuga file.
- După generarea și instanțiarea variației IP, faceți alocări adecvate de pin pentru a conecta porturile și setați orice parametri RTL corespunzători pentru fiecare instanță.
2.2.1. Parametrii IP de compresie Fronthaul
Tabelul 6. Parametrii IP de compresie fronthaul
| Nume | Valori valide |
Descriere |
| Direcția datelor | TX și RX, numai TX, numai RX | Selectați TX pentru compresie; RX pentru decompresie. |
| Metoda de compresie | BFP, mu-Law sau BFP și mu-Law | Selectați blocul în virgulă mobilă, legea µ sau ambele. |
| Lățimea metadatelor | 0 (Dezactivați porturile de metadate), 32, 64, 96, 128 (biți) | Specificați lățimea de biți a magistralei de metadate (date necomprimate). |
| Activați lățimea IQ extinsă | Pornit sau oprit | Activați pentru IqWidth acceptată de la 8 la 16 biți. Dezactivați pentru IqWidth acceptată de 9, 12, 14 și 16 biți. |
| Conform O-RAN | Pornit sau oprit | Activați pentru a urmări maparea IP ORAN pentru portul de metadate și pentru a afirma metadate semnal valid pentru fiecare antet de secțiune. IP-ul acceptă numai metadate cu lățime de 128 de biți. IP-ul acceptă o singură secțiune și mai multe secțiuni per pachet. Metadatele sunt valide la fiecare secțiune, cu o afirmație validă pentru metadatele. Opriți, astfel încât IP-ul să folosească metadatele ca semnale de conductă de trecere fără nicio cerință de mapare (de exemplu: U-plane numPrb se presupune 0). IP-ul acceptă lățimi de metadate de 0 (Disable Metadata Ports), 32, 64, 96, 128 biți. IP-ul acceptă o singură secțiune per pachet. Metadatele sunt valabile o singură dată la afirmația validă a metadatelor pentru fiecare pachet. |
2.3. IP generat File Structura
Software-ul Intel Quartus Prime Pro Edition generează următoarea ieșire de bază IP file structura.
Tabelul 7. IP generat Files
| File Nume |
Descriere |
| <IP-ul tău>.ip | Sistemul Platform Designer sau varianta IP de nivel superior file.IP-ul tău> este numele căruia îi dați variației IP. |
| <IP-ul tău>.cmp | Declarația componentei VHDL (.cmp) file este un text file care conține definiții locale generice și porturi pe care le puteți utiliza în proiectarea VHDL files. |
| <IP-ul tău>.html | Un raport care conține informații despre conexiune, o hartă de memorie care arată adresa fiecărui slave în raport cu fiecare master la care este conectat și atribuirea parametrilor. |
| <IP-ul tău>_generation.rpt | Jurnal de generare IP sau Platform Designer file. Un rezumat al mesajelor în timpul generării IP. |
| <IP-ul tău>.qgsimc | Enumeră parametrii de simulare pentru a sprijini regenerarea incrementală. |
| <IP-ul tău>.qgsynthc | Enumeră parametrii de sinteză pentru a sprijini regenerarea incrementală. |
| <IP-ul tău>.qip | Conține toate informațiile necesare despre componenta IP pentru a integra și compila componenta IP în software-ul Intel Quartus Prime. |
| <IP-ul tău>.sopcinfo | Descrie conexiunile și parametrizările componentelor IP din sistemul dumneavoastră Platform Designer. Puteți analiza conținutul acestuia pentru a obține cerințe atunci când dezvoltați drivere software pentru componente IP. Uneltele din aval, cum ar fi lanțul de scule Nios® II, folosesc acest lucru file. .sopcinfo file iar sistemul.h file generate pentru lanțul de instrumente Nios II includ informații despre harta de adrese pentru fiecare slave în raport cu fiecare master care accesează slave. Diferiți master pot avea o hartă de adrese diferită pentru a accesa o anumită componentă slave. |
| <IP-ul tău>.csv | Conține informații despre starea de actualizare a componentei IP. |
| <IP-ul tău>.bsf | Un simbol bloc File (.bsf) reprezentare a variației IP pentru utilizare în diagrama bloc Intel Quartus Prime Files (.bdf). |
| <IP-ul tău>.spd | Intrare necesară file pentru ip-make-simscript pentru a genera scripturi de simulare pentru simulatoarele acceptate. .spd file conţine o listă de filesunt generate pentru simulare, împreună cu informații despre memorii pe care le puteți inițializa. |
| <IP-ul tău>.ppf | Planificatorul Pin File (.ppf) stochează asignările de porturi și noduri pentru componentele IP create pentru a fi utilizate cu Planificatorul Pin. |
| <IP-ul tău>_bb.v | Puteți folosi cutia neagră Verilog (_bb.v) file ca o declarație de modul gol pentru utilizare ca o cutie neagră. |
| <IP-ul tău>_inst.v sau _inst.vhd | HDL exampșablon de instanțiere. Puteți copia și lipi conținutul acestuia file în HDL-ul tău file pentru a instanția variația IP. |
| <IP-ul tău>.v sauIP-ul tău>.vhd | HDL files care instanțiază fiecare submodul sau nucleu IP copil pentru sinteza sau simulare. |
| mentor/ | Conține un script ModelSim* msim_setup.tcl pentru a configura și rula o simulare. |
| synopsys/vcs/ synopsys/vcsmx/ | Conține un script shell vcs_setup.sh pentru a configura și rula o simulare VCS*. Conține un script shell vcsmx_setup.sh și synopsys_sim.setup file pentru a configura și rula o simulare VCS MX*. |
| cadenţă/ | Conține un script shell ncsim_setup.sh și alte setări files pentru a configura și rula o simulare NCSIM*. |
| aldec/ | Conține un script shell rivierapro_setup.sh pentru a configura și rula o simulare Aldec*. |
| xceliu/ | Conține un script shell xcelium_setup.sh și alte setări files pentru a configura și rula o simulare Xcelium*. |
| submodule/ | Conține HDL files pentru submodulele de bază IP. |
| <nuclee IP copii>/ | Pentru fiecare director principal IP generat, Platform Designer generează subdirectoare synth/ și sim/. |
Fronthaul Compression IP Descriere funcțională
Figura 4. IP-ul de compresie Fronthaul cuprinde compresia și decompresia. Diagrama bloc IP de compresie Fronthaul
Compresie și decompresie
Un bloc de deplasare de biți bazat pe blocuri de preprocesare generează deplasările de biți optime pentru un bloc de resurse de 12 elemente de resurse (RE). Blocul reduce zgomotul de cuantizare, în special pentruamplititude samples. Prin urmare, reduce mărimea vectorului de eroare (EVM) pe care o introduce compresia. Algoritmul de compresie este aproape independent de valoarea puterii. Presupunând intrarea complexă samples este x = x1 + jxQ, valoarea maximă absolută a componentelor reale și imaginare pentru blocul de resurse este:
Având valoarea maximă absolută pentru blocul de resurse, următoarea ecuație determină valoarea deplasării la stânga atribuită acelui bloc de resurse:
Unde bitWidth este lățimea bitului de intrare.
IP-ul acceptă rapoarte de compresie de 8, 9, 10, 11, 12, 13, 14, 15, 16.
Compresie și decompresie Mu-Law
Algoritmul folosește tehnica de comprimare Mu-law, pe care compresia vorbirii o folosește pe scară largă. Această tehnică trece semnalul necomprimat de intrare, x, printr-un compresor cu funcție, f(x), înainte de rotunjire și trunchiere de biți. Tehnica trimite date comprimate, y, prin interfață. Datele primite trec printr-o funcție de expansiune (care este inversul compresorului, F-1(y). Tehnica reproduce datele necomprimate cu o eroare minimă de cuantizare.
Ecuația 1. Funcții compresor și decompresor
Algoritmul de compresie Mu-law IQ urmează specificația O-RAN.
Informații conexe
O-RAN website-ul
3.1. Semnale IP de compresie Fronthaul
Conectați-vă și controlați IP-ul.
Ceas și resetare semnale de interfață=
Tabelul 8. Ceas și semnale de interfață de resetare
| Nume semnal | Lățime de biți | Direcţie |
Descriere |
| tx_clk | 1 | Intrare | Ceas transmițător. Frecvența ceasului este de 390.625 MHz pentru 25 Gbps și 156.25 MHz pentru 10 Gbps. Toate semnalele interfeței transmițătorului sunt sincrone cu acest ceas. |
| rx_clk | 1 | Intrare | Ceasul receptorului. Frecvența ceasului este de 390.625 MHz pentru 25 Gbps și 156.25 MHz pentru 10 Gbps. Toate semnalele interfeței receptorului sunt sincrone cu acest ceas. |
| csr_clk | 1 | Intrare | Ceas pentru interfața CSR. Frecvența ceasului este de 100 MHz. |
| tx_rst_n | 1 | Intrare | Resetare scăzută activă pentru interfața transmițătorului sincronă cu tx_clk. |
| rx_rst_n | 1 | Intrare | Resetare scăzută activă pentru interfața receptorului sincron cu rx_clk. |
| csr_rst_n | 1 | Intrare | Resetare scăzută activă pentru interfața CSR sincronă cu csr_clk. |
Transmite semnale de interfață de transport
Tabelul 9. Semnale de interfață de transport de transmisie
Toate tipurile de semnal sunt întregi fără semn.
|
Nume semnal |
Lățime de biți | Direcţie |
Descriere |
| tx_avst_source_valid | 1 | Ieșire | Când este afirmat, indică date valide disponibile pe avst_source_data. |
| tx_avst_source_data | 64 | Ieșire | Câmpuri PRB, inclusiv udCompParam, iSample și qSample. Câmpurile PRB din secțiunea următoare sunt concatenate cu câmpul PRB din secțiunea anterioară. |
| tx_avst_source_startofpacket | 1 | Ieșire | Indică primul octet al unui cadru. |
| tx_avst_source_endofpacket | 1 | Ieșire | Indică ultimul octet al unui cadru. |
| tx_avst_source_ready | 1 | Intrare | Când este afirmat, indică că stratul de transport este pregătit să accepte date. readyLatency = 0 pentru această interfață. |
| tx_avst_source_empty | 3 | Ieșire | Specifică numărul de octeți goli pe avst_source_data atunci când este afirmat avst_source_endofpacket. |
| tx_udcomphdr_o | 8 | Ieșire | Câmp antet pentru compresia datelor utilizator. Sincron cu tx_avst_source_valid. Definește metoda de compresie și lățimea de biți IQ pentru datele utilizatorului dintr-o secțiune de date. • [7:4] : udIqWidth • 16 pentru udIqWidth=0, altfel este egal cu udIqWidth e,g,: — 0000b înseamnă că I și Q au fiecare 16 biți lățime; — 0001b înseamnă că I și Q au fiecare 1 bit lățime; — 1111b înseamnă că I și Q au fiecare 15 biți lățime • [3:0] : udCompMeth — 0000b – fără compresie — 0001b – bloc în virgulă flotantă — 0011b – legea µ — altele – rezervate metodelor viitoare. |
| tx_metadata_o | METADATA_WIDTH | Ieșire | Conductele semnalează trecerea și nu sunt comprimate. Sincron cu tx_avst_source_valid. Lățimea de biți configurabilă METADATA_WIDTH. Când porniți Conform O-RAN, consultați Tabelul 13 la pagina 17.Când opriţi Conform O-RAN, acest semnal este valid numai atunci când tx_avst_source_startofpacket este 1. tx_metadata_o nu are semnal valid și folosește tx_avst_source_valid pentru a indica ciclul valid. Nu este disponibil când selectați 0 Dezactivați porturile de metadate pentru Lățimea metadatelor. |
Primiți semnale de interfață de transport
Tabelul 10. Primirea semnalelor interfeței de transport
Fără contrapresiune la această interfață. Semnalul gol de streaming Avalon nu este necesar în această interfață, deoarece este întotdeauna zero.
| Nume semnal | Lățime de biți | Direcţie |
Descriere |
| rx_avst_sink_valid | 1 | Intrare | Când este afirmat, indică date valide disponibile pe avst_sink_data. Niciun semnal avst_sink_ready la această interfață. |
| rx_avst_sink_data | 64 | Intrare | Câmpuri PRB, inclusiv udCompParam, iSample și qSample. Câmpurile PRB din secțiunea următoare sunt concatenate cu câmpul PRB din secțiunea anterioară. |
| rx_avst_sink_startofpacket | 1 | Intrare | Indică primul octet al unui cadru. |
| rx_avst_sink_endofpacket | 1 | Intrare | Indică ultimul octet al unui cadru. |
| rx_avst_sink_error | 1 | Intrare | Când este afirmat în același ciclu ca avst_sink_endofpacket, indică că pachetul curent este un pachet de eroare |
| rx_udcomphdr_i | 8 | Intrare | Câmp antet pentru compresia datelor utilizator. Sincron cu rx_metadata_valid_i. Definește metoda de compresie și lățimea de biți IQ pentru datele utilizatorului dintr-o secțiune de date. • [7:4] : udIqWidth • 16 pentru udIqWidth=0, altfel este egal cu udIqWidth. de exemplu — 0000b înseamnă că I și Q au fiecare 16 biți lățime; — 0001b înseamnă că I și Q au fiecare 1 bit lățime; — 1111b înseamnă că I și Q au fiecare 15 biți lățime • [3:0] : udCompMeth — 0000b – fără compresie — 0001b – bloc virgulă mobilă — 0011b – legea µ — altele – rezervate metodelor viitoare. |
| rx_metadata_i | METADATA_WIDTH | Intrare | Conducta necomprimată semnalează trecerea. Semnalele rx_metadata_i sunt valide când este afirmat rx_metadata_valid_i, sincron cu rx_avst_sink_valid. Lățimea de biți configurabilă METADATA_WIDTH. Când porniți Conform O-RAN, consultați Masă 15 la pagina 18. Când stingi Conform O-RAN, acest semnal rx_metadata_i este valid numai atunci când atât rx_metadata_valid_i, cât și rx_avst_sink_startofpacket sunt egale cu 1. Nu este disponibil când selectați 0 Dezactivați porturile de metadate pentru Lățimea metadatelor. |
| rx_metadata_valid_i | 1 | Intrare | Indică faptul că anteturile (rx_udcomphdr_i și rx_metadata_i) sunt valide. Sincron cu rx_avst_sink_valid. Semnal obligatoriu. Pentru compatibilitatea inversă O-RAN, afirmați rx_metadata_valid_i dacă IP-ul are IE-uri de antet comune valide și IE-uri de secțiune repetate. La furnizarea de noi câmpuri de bloc de resurse fizice (PRB) de secțiune în rx_avst_sink_data, furnizați noi IE de secțiune în intrarea rx_metadata_i împreună cu rx_metadata_valid_i. |
Transmiteți semnalele interfeței aplicației
Tabelul 11. Transmiteți semnale de interfață de aplicație
|
Nume semnal |
Lățime de biți | Direcţie |
Descriere |
| tx_avst_sink_valid | 1 | Intrare | Când este afirmat, indică că câmpurile PRB valide sunt disponibile în această interfață. Când operați în modul de streaming, asigurați-vă că nu există o dezactivare validă a semnalului între începutul pachetului și sfârșitul pachetului. Singura excepție este atunci când semnalul gata a fost anulat. |
| tx_avst_sink_data | 128 | Intrare | Date din stratul de aplicație în ordinea octeților de rețea. |
| tx_avst_sink_startofpacket | 1 | Intrare | Indicați primul octet PRB al unui pachet |
| tx_avst_sink_endofpacket | 1 | Intrare | Indicați ultimul octet PRB al unui pachet |
| tx_avst_sink_ready | 1 | Ieșire | Când este afirmat, indică că IP-ul O-RAN este gata să accepte date de la interfața aplicației. readyLatency = 0 pentru această interfață |
| tx_udcomphdr_i | 8 | Intrare | Câmp antet pentru compresia datelor utilizator. Sincron cu tx_avst_sink_valid. Definește metoda de compresie și lățimea de biți IQ pentru datele utilizatorului dintr-o secțiune de date. • [7:4] : udIqWidth • 16 pentru udIqWidth=0, altfel este egal cu udIqWidth. de exemplu — 0000b înseamnă că I și Q au fiecare 16 biți lățime; — 0001b înseamnă că I și Q au fiecare 1 bit lățime; — 1111b înseamnă că I și Q au fiecare 15 biți lățime • [3:0] : udCompMeth — 0000b – fără compresie — 0001b – bloc în virgulă flotantă — 0011b – legea µ — altele – rezervate metodelor viitoare. |
| tx_metadata_i | METADATA_WIDTH | Intrare | Conductele semnalează trecerea și nu sunt comprimate. Sincron cu tx_avst_sink_valid. Lățimea de biți configurabilă METADATA_WIDTH. Când porniți Conform O-RAN, consultați Masă 13 la pagina 17. Când stingi Conform O-RAN, acest semnal este valabil numai atunci când tx_avst_sink_startofpacket este egal cu 1. tx_metadata_i nu are semnal valid și utilizări tx_avst_sink_valid pentru a indica ciclul valid. Nu este disponibil când selectați 0 Dezactivați porturile de metadate pentru Lățimea metadatelor. |
Primiți semnale de interfață a aplicației
Tabelul 12. Primirea semnalelor interfeței aplicației
|
Nume semnal |
Lățime de biți | Direcţie |
Descriere |
| rx_avst_source_valid | 1 | Ieșire | Când este afirmat, indică că câmpurile PRB valide sunt disponibile în această interfață. Niciun semnal avst_source_ready la această interfață. |
| rx_avst_source_data | 128 | Ieșire | Date la nivelul aplicației în ordinea octeților de rețea. |
| rx_avst_source_startofpacket | 1 | Ieșire | Indică primul octet PRB al unui pachet |
| rx_avst_source_endofpacket | 1 | Ieșire | Indică ultimul octet PRB al unui pachet |
| rx_avst_source_error | 1 | Ieșire | Indică că pachetele conțin o eroare |
| rx_udcomphdr_o | 8 | Ieșire | Câmp antet pentru compresia datelor utilizator. Sincron cu rx_avst_source_valid. Definește metoda de compresie și lățimea de biți IQ pentru datele utilizatorului dintr-o secțiune de date. • [7:4] : udIqWidth • 16 pentru udIqWidth=0, altfel este egal cu udIqWidth. de exemplu — 0000b înseamnă că I și Q au fiecare 16 biți lățime; — 0001b înseamnă că I și Q au fiecare 1 bit lățime; — 1111b înseamnă că I și Q au fiecare 15 biți lățime • [3:0] : udCompMeth — 0000b – fără compresie — 0001b – bloc în virgulă mobilă (BFP) — 0011b – legea µ — altele – rezervate metodelor viitoare. |
| rx_metadata_o | METADATA_WIDTH | Ieșire | Conducta necomprimată semnalează trecerea. Semnalele rx_metadata_o sunt valide atunci când rx_metadata_valid_o este afirmat, sincron cu rx_avst_source_valid. Lățimea de biți configurabilă METADATA_WIDTH. Când porniți Conform O-RAN, consultați Tabelul 14 la pagina 18. Când stingi Conform O-RAN, rx_metadata_o este valid numai atunci când rx_metadata_valid_o este egal cu 1. Nu este disponibil când selectați 0 Dezactivați porturile de metadate pentru Lățimea metadatelor. |
| rx_metadata_valid_o | 1 | Ieșire | Indică faptul că anteturile (rx_udcomphdr_o și rx_metadata_o) sunt valide. rx_metadata_valid_o este afirmat când rx_metadata_o este valid, sincron cu rx_avst_source_valid. |
Maparea metadatelor pentru compatibilitatea inversă O-RAN
Tabelul 13. tx_metadata_i intrare pe 128 de biți
|
Nume semnal |
Lățime de biți | Direcţie | Descriere |
Maparea metadatelor |
| Rezervat | 16 | Intrare | Rezervat. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Intrare | Dimensiunea pachetului U-plane în octeți pentru modul de streaming. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Intrare | SeqID al pachetului, care este extras din antetul de transport eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Intrare | PCID pentru transportul eCPRI și RoEflowId pentru transportul radio prin ethernet (RoE). |
tx_metadata_i[79:64] |
| Rezervat | 4 | Intrare | Rezervat. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | Intrare | direcția datelor gNB. Interval de valori: {0b=Rx (adică încărcare), 1b=Tx (adică descărcare)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | Intrare | Definește un index al filtrului de canal care trebuie utilizat între datele IQ și interfața de aer. Interval de valori: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Intrare | Un contor pentru cadre de 10 ms (perioada de împachetare 2.56 secunde), în special frameId = numărul de cadre modulo 256. Interval de valori: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Intrare | Un contor pentru subcadre de 1 ms în cadrul de 10 ms. Interval de valori: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Intrare | Acest parametru este numărul slotului într-un subcadru de 1 ms. Toate sloturile dintr-un subcadru sunt numărate de acest parametru. Interval de valori: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | Intrare | Identifică un număr de simbol într-un slot. Interval de valori: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Intrare | ID-ul secțiunii mapează secțiunile de date din planul U cu mesajul corespunzător din planul C (și tipul de secțiune) asociat cu datele. Interval de valori: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Intrare | Indicator de bloc de resurse. Indicați dacă fiecare bloc de resurse este utilizat sau orice alt bloc de resurse este utilizat. Interval de valori: {0b=fiecare bloc de resurse utilizat; 1b=toate celelalte blocuri de resurse utilizate} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Intrare | PRB de pornire al unei secțiuni de date din planul utilizatorului. Interval de valori: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Intrare | Definiți PRB-urile în care secțiunea de date din planul utilizatorului este validă. | tx_metadata_i[7:0] |
| Interval de valori: {0000 0001b-1111 1111b, 0000 0000b = toate PRB-urile din spațierea subpurtătoarelor (SCS) și lățimea de bandă a purtătoarei specificate } | ||||
| tx_u_udCompHdr | 8 | Intrare | Definiți metoda de compresie și lățimea de biți IQ a datelor utilizatorului într-o secțiune de date. Interval de valori: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
Tabelul 14. rx_metadata_valid_i/o
|
Nume semnal |
Lățime de biți | Direcţie | Descriere |
Maparea metadatelor |
| rx_sec_hdr_valid | 1 | Ieșire | Când rx_sec_hdr_valid este 1, câmpurile de date ale secțiunii U-plane sunt valide. IE-urile de antet comune sunt valide atunci când este afirmat rx_sec_hdr_valid, sincron cu avst_sink_u_startofpacket și avst_sink_u_valid. IE-urile de secțiune repetate sunt valide atunci când este afirmat rx_sec_hdr_valid, sincron cu avst_sink_u_valid. La furnizarea de noi câmpuri PRB de secțiune în avst_sink_u_data, furnizați noi IE-uri de secțiune cu rx_sec_hdr_valid afirmat. |
rx_metadata_valid_o |
Tabelul 15. rx_metadata_o ieșire pe 128 de biți
| Nume semnal | Lățime de biți | Direcţie | Descriere |
Maparea metadatelor |
| Rezervat | 32 | Ieșire | Rezervat. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Ieșire | SeqID al pachetului, care este extras din antetul de transport eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Ieșire | PCID pentru transportul eCPRI și RoEflowId pentru transportul RoE | rx_metadata_o[79:64] |
| rezervat | 4 | Ieșire | Rezervat. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Ieșire | Direcția datelor gNB. Interval de valori: {0b=Rx (adică încărcare), 1b=Tx (adică descărcare)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Ieșire | Definește un index al filtrului de canal de utilizat între datele IQ și interfața de aer. Interval de valori: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Ieșire | Un contor pentru cadre de 10 ms (perioada de împachetare 2.56 secunde), în special frameId= numărul de cadre modulo 256. Interval de valori: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Ieșire | Un contor pentru subcadre de 1 ms în cadrul de 10 ms. Interval de valori: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Ieșire | Numărul slotului într-un subcadru de 1 ms. Toate sloturile dintr-un subcadru sunt numărate de acest parametru. Interval de valori: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Rezervat} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | Ieșire | Identifică un număr de simbol într-un slot. Interval de valori: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Ieșire | ID-ul secțiunii mapează secțiunile de date din planul U cu mesajul corespunzător din planul C (și tipul de secțiune) asociat cu datele. Interval de valori: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Ieșire | Indicator de bloc de resurse. Indică dacă fiecare bloc de resurse este utilizat sau orice altă resursă este utilizată. Interval de valori: {0b=fiecare bloc de resurse utilizat; 1b=toate celelalte blocuri de resurse utilizate} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Ieșire | PRB de pornire al unei secțiuni de date din planul utilizatorului. Interval de valori: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Ieșire | Definește PRB-urile în care secțiunea de date din planul utilizatorului este validă. Interval de valori: {0000 0001b-1111 1111b, 0000 0000b = toate PRB-urile din SCS specificate și lățimea de bandă a purtătorului } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Ieșire | Definește metoda de compresie și lățimea de biți IQ a datelor utilizatorului într-o secțiune de date. Interval de valori: {0000 0000b-1111 1111b} |
N/A (rx_udcomphdr_o) |
Semnale de interfață CSR
Tabelul 16. Semnale de interfață CSR
| Nume semnal | Lățimea biților | Direcţie |
Descriere |
| adresa_csr | 16 | Intrare | Adresa registrului de configurare. |
| csr_write | 1 | Intrare | Activare scriere registru de configurare. |
| csr_writedata | 32 | Intrare | Registrul de configurare scrie datele. |
| csr_readdata | 32 | Ieșire | Registrul de configurare citește datele. |
| csr_read | 1 | Intrare | Activare citire registru de configurare. |
| csr_readdatavalid | 1 | Ieșire | Registrul de configurare a citit datele valide. |
| csr_waitrequest | 1 | Ieșire | Cererea de așteptare a registrului de configurare. |
Registre IP de compresie Fronthaul
Controlați și monitorizați funcționalitatea compresiei fronthaul prin interfața de control și stare.
Tabelul 17. Harta de înregistrare
| CSR_ADDRESS (decalaj cuvinte) | Nume de înregistrare |
| 0x0 | compresie_mode |
| 0x1 | tx_error |
| 0x2 | rx_error |
Tabelul 18. Registrul compression_mode
| Lățimea biților | Descriere | Acces |
Valoarea de resetare a HW |
| 31:9 | Rezervat | RO | 0x0 |
| 8:8 | Mod funcțional: • 1'b0 este modul de compresie static • 1'b1 este modul de compresie dinamică |
RW | 0x0 |
| 7:0 | Antet static de comprimare a datelor utilizatorului: • 7:4 este udIqWidth — 4'b0000 este de 16 biți — 4'b1111 este de 15 biți -: — 4'b0001 este 1 bit • 3:0 este udCompMeth — 4'b0000 nu este compresie — 4'b0001 este un bloc în virgulă mobilă — 4'b0011 este legea µ • Altele sunt rezervate |
RW | 0x0 |
Tabelul 19. Registrul erorilor tx
| Lățimea biților | Descriere | Acces |
Valoarea de resetare a HW |
| 31:2 | Rezervat | RO | 0x0 |
| 1:1 | IqWidth nevalid. IP-ul setează Iqwidth la 0 (16-bit Iqwidth) dacă detectează Iqwidth invalid sau neacceptat. | RW1C | 0x0 |
| 0:0 | Metodă de compresie nevalidă. IP-ul renunță la pachet. | RW1C | 0x0 |
Tabelul 20. rx Error Register
| Lățimea biților | Descriere | Acces |
Valoarea de resetare a HW |
| 31:8 | Rezervat | RO | 0x0 |
| 1:1 | IqWidth nevalid. IP-ul renunță la pachet. | RW1C | 0x0 |
| 0:0 | Metodă de compresie nevalidă. IP-ul setează metoda de compresie la următoarea metodă implicită de compresie acceptată: • Numai în virgulă mobilă bloc activată: implicit la virgulă mobilă bloc. • Numai legea μ activată: implicit la legea μ. • Activat atât în virgulă mobilă bloc cât și în legea μ: implicit la virgulă mobilă bloc. |
RW1C | 0x0 |
Arhiva Ghid de utilizare a IP-urilor Intel FPGA pentru compresie Fronthaul
Pentru versiunea cea mai recentă și cea anterioară ale acestui document, consultați: Ghidul utilizatorului Intel FPGA IP Fronthaul Compression. Dacă o versiune IP sau software nu este listată, se aplică ghidul utilizatorului pentru IP-ul sau versiunea software anterioară.
Istoricul revizuirilor documentului pentru Ghidul utilizatorului Intel FPGA IP Compression Fronthaul
|
Versiunea documentului |
Versiunea Intel Quartus Prime | Versiunea IP |
Schimbări |
| 2022.08.08 | 21.4 | 1.0.1 | Lățimea metadatelor a fost corectată de la 0 la 0 (Dezactivați porturile metadatelor). |
| 2022.03.22 | 21.4 | 1.0.1 | • Descrieri de semnal schimbate: — tx_avst_sink_data și tx_avst_source_data — rx_avst_sink_data și rx_avst_source_data • Adăugat Grade de viteză acceptate de dispozitiv masă • Adăugat Performanța și utilizarea resurselor |
| 2021.12.07 | 21.3 | 1.0.0 | Cod de comandă actualizat. |
| 2021.11.23 | 21.3 | 1.0.0 | Lansare inițială. |
Intel Corporation. Toate drepturile rezervate. Intel, sigla Intel și alte mărci Intel sunt mărci comerciale ale Intel Corporation sau ale subsidiarelor sale. Intel garantează performanța produselor sale FPGA și semiconductoare conform specificațiilor actuale, în conformitate cu garanția standard Intel, dar își rezervă dreptul de a face modificări oricăror produse și servicii în orice moment, fără notificare. Intel nu își asumă nicio responsabilitate sau răspundere care decurge din aplicarea sau utilizarea oricăror informații, produse sau servicii descrise aici, cu excepția cazului în care Intel a convenit în mod expres în scris. Clienții Intel sunt sfătuiți să obțină cea mai recentă versiune a specificațiilor dispozitivului înainte de a se baza pe orice informații publicate și înainte de a plasa comenzi pentru produse sau servicii. *Alte nume și mărci pot fi revendicate ca fiind proprietatea altora.
Versiunea online
Trimiteți feedback
ID: 709301
UG-20346
Versiune: 2022.08.08
Înregistrat ISO 9001: 2015
Documente/Resurse
 |
Intel Fronthaul Compresie FPGA IP [pdfGhid de utilizare Fronthaul Compresie FPGA IP, Fronthaul, Compresie FPGA IP, FPGA IP |
 |
Intel Fronthaul Compresie FPGA IP [pdfGhid de utilizare UG-20346, 709301, Fronthaul Compresie FPGA IP, Fronthaul FPGA IP, Compresie FPGA IP, FPGA IP |
