Fronthaul Sıxılma FPGA IP
İstifadəçi təlimatı

Fronthaul Sıxılma FPGA IP

Fronthaul Compression Intel® FPGA IP İstifadəçi Təlimatı
Intel® Quartus® Prime üçün yenilənib
Dizayn dəsti: 21.4 IP
Versiya: 1.0.1

Fronthaul Compression Intel® FPGA IP haqqında

Fronthaul Compression IP, U-plan IQ məlumatları üçün sıxılma və dekompressiyadan ibarətdir. Sıxılma mühərriki istifadəçi məlumatlarının sıxılma başlığına (udCompHdr) əsaslanaraq µ-qanun və ya blok üzən nöqtəli sıxılma hesablayır. Bu IP IQ məlumatları, kanal siqnalları və metadata və yan zolaq siqnalları üçün Avalon axın interfeysindən və nəzarət və status registrləri (CSR) üçün Avalon yaddaş xəritəli interfeysindən istifadə edir.
O-RAN spesifikasiyası O-RAN Fronthaul Control, User and Sinxronization Plane Version 3.0 Aprel 2020 (O-RAN-WG4.CUS) ilə müəyyən edilmiş bölmə faydalı yük çərçivəsi formatına uyğun olaraq IP sıxılmış İQ-ləri və istifadəçi məlumatlarının sıxılma parametrini (udCompParam) xəritələşdirir. .0-v03.00). Avalon axın sink və mənbə interfeysi məlumat eni 128:64 maksimum kompressor nisbətini dəstəkləmək üçün tətbiq interfeysi üçün 2 bit və nəqliyyat interfeysi üçün 1 bitdir.
Əlaqədar Məlumat
O-RAN websayt
1.1. Fronthaul Compression Intel® FPGA IP Xüsusiyyətləri

• -qanun və blok üzən nöqtəli sıxılma və dekompressiya
• IQ eni 8 bitdən 16 bitə qədər
• U-plan IQ formatının və sıxılma başlığının statik və dinamik konfiqurasiyası
• Çoxbölmələr paketi (O-RAN Uyğundursa)

1.2. Fronthaul Compression Intel® FPGA IP Cihaz Ailəsi Dəstəyi
Intel Intel FPGA IP üçün aşağıdakı cihaz dəstəyi səviyyələrini təklif edir:

• Qabaqcıl dəstək – IP bu cihaz ailəsi üçün simulyasiya və kompilyasiya üçün əlçatandır. FPGA proqramlaşdırma file (.pof) dəstəyi Quartus Prime Pro Stratix 10 Edition Beta proqramı üçün mövcud deyil və buna görə də IP vaxtının bağlanmasına zəmanət verilə bilməz. Zamanlama modellərinə ilkin tərtibatdan sonrakı məlumatlara əsaslanan gecikmələrin ilkin mühəndislik təxminləri daxildir. Silikon testi faktiki silisium və zamanlama modelləri arasındakı əlaqəni yaxşılaşdırdığı üçün zamanlama modelləri dəyişdirilə bilər. Siz bu IP nüvəsini sistem arxitekturası və resursdan istifadə tədqiqatları, simulyasiya, pinout, sistem gecikmə qiymətləndirmələri, əsas vaxt qiymətləndirmələri (boru kəmərinin büdcəsi) və I/O ötürmə strategiyası (məlumat yolunun eni, partlama dərinliyi, giriş/çıxış standartları uzlaşmaları) üçün istifadə edə bilərsiniz. ).
• İlkin dəstək – Intel bu cihaz ailəsi üçün ilkin vaxt modelləri ilə IP nüvəsini yoxlayır. IP nüvəsi bütün funksional tələblərə cavab verir, lakin hələ də cihaz ailəsi üçün vaxt təhlilindən keçir. İstehsal dizaynlarında ehtiyatla istifadə edə bilərsiniz.
• Son dəstək – Intel bu cihaz ailəsi üçün son vaxtlama modelləri ilə IP-ni yoxlayır. IP cihaz ailəsi üçün bütün funksional və vaxt tələblərinə cavab verir. İstehsal dizaynlarında istifadə edə bilərsiniz.

Cədvəl 1. Fronthaul Compression IP Device Family Support

Cihaz Ailəsi	Dəstək
Intel® Agilex™ (Elektron kafel)	İlkin
Intel Agilex (F-kafel)	Qabaqcıl
Intel Arria® 10	Final
Intel Stratix® 10 (yalnız H- və E-kafel cihazları)	Final
Digər cihaz ailələri	Dəstək yoxdur

Cədvəl 2. Cihazın Dəstəklənən Sürət Qiymətləri

Cihaz Ailəsi	FPGA Parça Sürət Dərəcəsi
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Fronthaul Compression Intel FPGA IP üçün buraxılış məlumatı
Intel FPGA IP versiyaları v19.1-ə qədər Intel Quartus® Prime Design Suite proqram təminatı versiyalarına uyğun gəlir. Intel Quartus Prime Design Suite proqram təminatının 19.2 versiyasından başlayaraq, Intel FPGA IP yeni versiya sxeminə malikdir.
Intel FPGA IP versiyası (XYZ) nömrəsi hər bir Intel Quartus Prime proqram versiyası ilə dəyişə bilər. Bir dəyişiklik:

• X IP-nin əsaslı şəkildə yenidən nəzərdən keçirilməsini göstərir. Intel Quartus Prime proqramını yeniləsəniz, IP-ni yenidən yaratmalısınız.
• Y IP-nin yeni funksiyaları ehtiva etdiyini göstərir. Bu yeni funksiyaları daxil etmək üçün IP-ni bərpa edin.
• Z, IP-nin kiçik dəyişiklikləri ehtiva etdiyini göstərir. Bu dəyişiklikləri daxil etmək üçün IP-ni bərpa edin.

Cədvəl 3. Fronthaul Compression IP Release Information

Maddə	Təsvir
Versiya	1.0.1
Buraxılış tarixi	2022-cü ilin fevralı
Sifariş kodu	IP-FH-COMP

1.4. Fronthaul Sıxılma Performansı və Resurs İstifadəsi
Intel Agilex cihazı, Intel Arria 10 cihazı və Intel Stratix 10 cihazını hədəf alan IP resursları
Cədvəl 4. Fronthaul Sıxılma Performansı və Resurs İstifadəsi
Bütün girişlər sıxılma və dekompressiya məlumat istiqaməti IP üçündür

Cihaz	IP	ALM-lər	Məntiq qeydləri		M20K
			İlkin	İkinci dərəcəli
Intel Agilex	Blok-üzən nöqtə	14,969	25,689	6,093	0
	µ-qanun	22,704	39,078	7,896	0
	Blok-üzən nöqtə və µ qanunu	23,739	41,447	8,722	0
	Blok-üzən nöqtə, µ-qanun və genişləndirilmiş IQ eni	23,928	41,438	8,633	0
Intel Arria 10	Blok-üzən nöqtə	12,403	16,156	5,228	0
	µ-qanun	18,606	23,617	5,886	0
	Blok-üzən nöqtə və µ qanunu	19,538	24,650	6,140	0
	Blok-üzən nöqtə, µ-qanun və genişləndirilmiş IQ eni	19,675	24,668	6,141	0
Intel Stratix 10	Blok-üzən nöqtə	16,852	30,548	7,265	0
	µ-qanun	24,528	44,325	8,080	0
	Blok-üzən nöqtə və µ qanunu	25,690	47,357	8,858	0
	Blok-üzən nöqtə, µ-qanun və genişləndirilmiş IQ eni	25,897	47,289	8,559	0

Fronthaul Compression Intel FPGA IP ilə işə başlamaq

Fronthaul Compression IP-nin quraşdırılması, parametrləşdirilməsi, simulyasiyası və işə salınmasını təsvir edir.
2.1. Fronthaul Compression IP-nin əldə edilməsi, quraşdırılması və lisenziyalaşdırılması
Fronthaul Compression IP, Intel Quartus Prime buraxılışına daxil olmayan genişləndirilmiş Intel FPGA IP-dir.

1. Mənim Intel hesabınız yoxdursa, yaradın.
2. Özünə Xidmət Lisenziyalaşdırma Mərkəzinə (SSLC) daxil olmaq üçün daxil olun.
3. Fronthaul Compression IP satın alın.
4. SSLC səhifəsində IP üçün Run klikləyin. SSLC IP-nin quraşdırılmasına rəhbərlik etmək üçün quraşdırma dialoq qutusu təqdim edir.
5. Intel Quartus Prime qovluğu ilə eyni yerə quraşdırın.

Cədvəl 5. Fronthaul kompressorunun quraşdırılması yerləri

Məkan	Proqram təminatı	Platforma
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

Şəkil 1. Fronthaul Compression IP Quraşdırma Kataloq Strukturu Intel Quartus Prime quraşdırma kataloqu

Fronthaul Compression Intel FPGA IP indi IP Kataloqda görünür.
Əlaqədar Məlumat

• Intel FPGA websayt
  
• Özünə Xidmət Lisenziyalaşdırma Mərkəzi (SSLC)

2.2. Fronthaul Compression IP-nin parametrləşdirilməsi
Xüsusi IP variasiyanızı IP Parametr Redaktorunda tez konfiqurasiya edin.

1. IP nüvənizi inteqrasiya etmək üçün Intel Quartus Prime Pro Edition layihəsi yaradın.
   a. Intel Quartus Prime Pro Edition-da klikləyin File Yeni Intel Quartus Prime layihəsi yaratmaq üçün Yeni Layihə Sihirbazı və ya File Mövcud Quartus Prime layihəsini açmaq üçün Layihəni açın. Sehrbaz sizə cihazı təyin etməyi təklif edir.
   b. IP üçün sürət dərəcəsi tələblərinə cavab verən cihaz ailəsini göstərin.
   c. Bitir klikləyin.
2. IP Kataloqda Fronthaul Compression Intel FPGA IP seçin. Yeni IP Variasiyası pəncərəsi görünür.
3. Yeni fərdi IP variasiyanız üçün yüksək səviyyəli ad təyin edin. Parametr redaktoru IP variasiya parametrlərini a-da saxlayır file adlı .ip.
4. OK düyməsini basın. Parametr redaktoru görünür.
   Şəkil 2. Fronthaul Compression IP Parameter Redaktoru
5. IP dəyişikliyiniz üçün parametrləri təyin edin. Xüsusi IP parametrləri haqqında məlumat üçün Parametrlərə baxın.
6. Design Ex klikləyinample tab və dizaynınız üçün parametrləri təyin edin, məsələnample.
   Şəkil 3. Dizayn ExampParametr redaktoru
7. HDL Yarat klikləyin. Nəsil dialoq qutusu görünür.
8. Çıxışı təyin edin file nəsil seçimləri seçin və sonra Yarat klikləyin. IP dəyişikliyi filespesifikasiyalarınıza uyğun olaraq yaradın.
9. Bitir klikləyin. Parametr redaktoru yuxarı səviyyəli .ip əlavə edir file avtomatik olaraq cari layihəyə. Əgər sizdən .ip-i əl ilə əlavə etmək istənilirsə file layihəyə daxil olmaq üçün Layihə Əlavə et/Sil düyməsini klikləyin Files əlavə etmək üçün Layihədə file.
10. IP variasiyanızı yaratdıqdan və tətbiq etdikdən sonra, portları birləşdirmək üçün müvafiq pin təyinatlarını edin və hər bir nümunə üçün RTL parametrlərini təyin edin.

2.2.1. Fronthaul Sıxılma IP Parametrləri
Cədvəl 6. Fronthaul Compression IP Parameters

ad	Etibarlı Dəyərlər	Təsvir
Məlumat istiqaməti	TX və RX, yalnız TX, yalnız RX	Sıxılma üçün TX seçin; Dekompressiya üçün RX.
Sıxılma üsulu	BFP, mu-Law və ya BFP və mu-Law	Blok üzən nöqtəni, µ qanununu və ya hər ikisini seçin.

Metadata eni	0 (Metaməlumat portlarını deaktiv edin), 32, 64, 96, 128 (bit)	Metadata avtobusunun bit genişliyini təyin edin (sıxılmamış verilənlər).
Genişləndirilmiş IQ genişliyini aktivləşdirin	Yandırın və ya söndürün	8 bitdən 16 bitə qədər dəstəklənən IqWidth üçün yandırın. 9, 12, 14 və 16 bitlik dəstəklənən IqWidth üçün söndürün.
O-RAN uyğun	Yandırın və ya söndürün	Metadata portu üçün ORAN IP xəritələşdirməsini izləmək üçün yandırın və hər bölmə başlığı üçün metadata etibarlı siqnalını təsdiq edin. IP yalnız 128 bit genişlikli metaməlumatları dəstəkləyir. IP tək bölməni və paket başına bir neçə bölməni dəstəkləyir. Metadata metadata etibarlı təsdiqi ilə hər bölmədə etibarlıdır. Söndürün ki, IP metadatadan heç bir xəritələşdirmə tələbi olmadan keçid kanalı siqnalları kimi istifadə etsin (məsələn: U-plane numPrb 0 qəbul edilir). IP 0 (Metaməlumat Portlarını deaktiv edin), 32, 64, 96, 128 bitlik metadata genişliklərini dəstəkləyir. IP paket başına tək bölməni dəstəkləyir. Metadata hər bir paket üçün metadata etibarlı təsdiqində yalnız bir dəfə etibarlıdır.

2.3. Yaradılmış IP File Struktur
Intel Quartus Prime Pro Edition proqramı aşağıdakı IP əsas çıxışını yaradır file strukturu.
Cədvəl 7. Yaradılmış IP Files

File ad	Təsvir
<sizin_ip>.ip	Platforma Dizayneri sistemi və ya yüksək səviyyəli IP variasiyası file.sizin_ip> IP dəyişikliyinizə verdiyiniz addır.
<sizin_ip>.cmp	VHDL Komponent Bəyannaməsi (.cmp) file mətndir file VHDL dizaynında istifadə edə biləcəyiniz yerli ümumi və port təriflərini ehtiva edir files.
<sizin_ip>.html	Bağlantı məlumatlarını, qoşulduğu hər bir master ilə bağlı hər bir qulun ünvanını göstərən yaddaş xəritəsini və parametr təyinatlarını ehtiva edən hesabat.
<sizin_ip>_generation.rpt	IP və ya Platforma Dizaynerinin nəsil jurnalı file. IP yaradılması zamanı mesajların xülasəsi.
<sizin_ip>.qgsimc	Artan regenerasiyanı dəstəkləmək üçün simulyasiya parametrlərini sadalayır.
<sizin_ip>.qgsynthc	Artan regenerasiyanı dəstəkləmək üçün sintez parametrlərini sadalayır.
<sizin_ip>.qip	Intel Quartus Prime proqram təminatına IP komponentini inteqrasiya etmək və tərtib etmək üçün IP komponenti haqqında bütün tələb olunan məlumatları ehtiva edir.
<sizin_ip>.sopcinfo	Platforma Dizayner sisteminizdə əlaqələri və IP komponent parametrlərini təsvir edir. IP komponentləri üçün proqram drayverləri hazırlayarkən tələbləri əldə etmək üçün onun məzmununu təhlil edə bilərsiniz. Nios® II alət silsiləsi kimi aşağı axın alətləri bundan istifadə edir file. .sopcinfo file və sistem.h file Nios II alətlər zənciri üçün yaradılan qulluğa daxil olan hər bir ustaya nisbətən hər bir qul üçün ünvan xəritəsi məlumatını ehtiva edir. Fərqli ustaların müəyyən bir qul komponentinə daxil olmaq üçün fərqli ünvan xəritəsi ola bilər.
<sizin_ip>.csv	IP komponentinin təkmilləşdirmə statusu haqqında məlumat ehtiva edir.
<sizin_ip>.bsf	Blok Simvol File (.bsf) Intel Quartus Prime Blok Diaqramında istifadə üçün IP variasiyasının təsviri Files (.bdf).
<sizin_ip>.spd	Tələb olunan giriş file dəstəklənən simulyatorlar üçün simulyasiya skriptləri yaratmaq üçün ip-make-simscript üçün. .spd file siyahısını ehtiva edir files, işə sala biləcəyiniz xatirələr haqqında məlumatla birlikdə simulyasiya üçün yaradılmışdır.

<sizin_ip>.ppf	Pin Planlayıcısı File (.ppf) Pin Planlayıcı ilə istifadə üçün yaradılmış IP komponentləri üçün port və qovşaq təyinatlarını saxlayır.
<sizin_ip>_bb.v	Siz Verilog qara qutusundan istifadə edə bilərsiniz (_bb.v) file qara qutu kimi istifadə üçün boş modul bəyannaməsi kimi.
<sizin_ip>_inst.v və ya _inst.vhd	HDL məsample instantiation şablonu. Bunun məzmununu kopyalayıb yapışdıra bilərsiniz file HDL-yə daxil olur file IP variasiyasını yaratmaq üçün.
<sizin_ip>.v və yasizin_ip>.vhd	HDL files sintez və ya simulyasiya üçün hər bir alt modul və ya uşaq IP nüvəsini yaradan.
mentor/	Simulyasiya qurmaq və işə salmaq üçün ModelSim* skripti msim_setup.tcl ehtiva edir.
synopsys/vcs/ synopsys/vcsmx/	VCS* simulyasiyasını qurmaq və işə salmaq üçün vcs_setup.sh qabıq skripti ehtiva edir. Qabıq skripti vcsmx_setup.sh və synopsys_ sim.setup ehtiva edir file VCS MX* simulyasiyasını qurmaq və işə salmaq üçün.
kadans/	Bir qabıq skripti ncsim_setup.sh və digər quraşdırma ehtiva edir fileNCSIM* simulyasiyasını qurmaq və işə salmaq üçün.
aldec/	Aldec* simulyasiyasını qurmaq və işə salmaq üçün qabıq skripti rivierapro_setup.sh ehtiva edir.
xcelium/	Xcelium_setup.sh qabıq skripti və digər quraşdırma ehtiva edir fileXcelium* simulyasiyasını qurmaq və işə salmaq üçün.
alt modullar/	HDL ehtiva edir files IP əsas alt modulları üçün.
<uşaq IP nüvələri>/	Yaradılan hər bir uşaq IP əsas kataloqu üçün Platforma Dizayneri synth/ və sim/ sub-kataloqlar yaradır.

Fronthaul Compression IP Funksional Təsvir

Şəkil 4. Fronthaul Compression IP sıxılma və dekompressiyadan ibarətdir. Fronthaul Compression IP Blok Diaqramı

Sıxılma və dekompressiya
Əvvəlcədən emal blokuna əsaslanan bit dəyişdirmə bloku 12 resurs elementindən (RE) ibarət resurs bloku üçün optimal bit keçidlərini yaradır. Blok kvantlama səs-küyünü azaldır, xüsusən də aşağıamplituda samples. Beləliklə, sıxılmanın təqdim etdiyi səhv vektorunun böyüklüyünü (EVM) azaldır. Sıxılma alqoritmi güc dəyərindən demək olar ki, müstəqildir. Kompleks girişi fərz etsək samples x = x1 + jxQ, resurs bloku üçün real və xəyali komponentlərin maksimum mütləq qiyməti:
Resurs bloku üçün maksimum mütləq dəyərə malik olan aşağıdakı tənlik həmin resurs blokuna təyin edilmiş sola sürüşmə dəyərini müəyyən edir:Burada bitWidth giriş bitinin enidir.
IP 8, 9, 10, 11, 12, 13, 14, 15, 16 sıxılma nisbətlərini dəstəkləyir.
Mu-Law Sıxılma və Dekompressiya
Alqoritm nitq sıxışdırmasının geniş istifadə etdiyi Mu-law kompanding texnikasından istifadə edir. Bu texnika yuvarlaqlaşdırmadan və bitin kəsilməsindən əvvəl daxil olan sıxılmamış siqnalı, x funksiyasını f(x) olan kompressordan keçir. Texnika interfeys üzərində sıxılmış məlumatları, y, göndərir. Qəbul edilən məlumatlar genişləndirici funksiyadan keçir (bu, kompressorun tərsi F-1(y). Texnika sıxılmamış məlumatları minimal kvantlama xətası ilə təkrar istehsal edir.
Tənlik 1. Kompressor və dekompressor funksiyaları
Mu-law IQ sıxılma alqoritmi O-RAN spesifikasiyasına uyğundur.
Əlaqədar Məlumat
O-RAN websayt
3.1. Fronthaul sıxılma IP siqnalları
IP-ni birləşdirin və idarə edin.
Saat və Sıfırlama İnterfeysi Siqnalları=
Cədvəl 8. Saat və Sıfırlama İnterfeysi Siqnalları

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir
tx_clk	1	Giriş	Transmitter saatı. Saat tezliyi 390.625 Gbps üçün 25 MHz və 156.25 Gbps üçün 10 MHz-dir. Bütün ötürücü interfeys siqnalları bu saatla sinxrondur.
rx_clk	1	Giriş	Qəbuledici saat. Saat tezliyi 390.625 Gbps üçün 25 MHz və 156.25 Gbps üçün 10 MHz-dir. Bütün qəbuledici interfeys siqnalları bu saatla sinxrondur.
csr_clk	1	Giriş	CSR interfeysi üçün saat. Saat tezliyi 100 MHz-dir.

tx_rst_n	1	Giriş	tx_clk ilə sinxron ötürücü interfeysi üçün aktiv aşağı sıfırlama.
rx_rst_n	1	Giriş	rx_clk ilə sinxron qəbuledici interfeysi üçün aktiv aşağı sıfırlama.
csr_rst_n	1	Giriş	csr_clk ilə sinxron CSR interfeysi üçün aktiv aşağı sıfırlama.

Nəqliyyat interfeysi siqnallarının ötürülməsi
Cədvəl 9. Nəqliyyat interfeysi siqnallarının ötürülməsi
Bütün siqnal növləri işarəsiz tam ədəddir.

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir
tx_avst_source_valid	1	Çıxış	Təsdiq edildikdə, avst_source_data-da etibarlı məlumatın mövcud olduğunu göstərir.
tx_avst_source_data	64	Çıxış	udCompParam, iS daxil olmaqla PRB sahələriample və qSample. Növbəti bölmə PRB sahələri əvvəlki bölmə PRB sahəsinə birləşdirilir.
tx_avst_source_startofpacket	1	Çıxış	Çərçivənin ilk baytını göstərir.
tx_avst_source_endofpacket	1	Çıxış	Çərçivənin son baytını göstərir.
tx_avst_source_ready	1	Giriş	Təsdiq edildikdə, nəqliyyat qatının məlumatları qəbul etməyə hazır olduğunu göstərir. Bu interfeys üçün readyLatency = 0.
tx_avst_source_empty	3	Çıxış	avst_source_endofpacket təsdiq edildikdə avst_source_data-da boş baytların sayını müəyyən edir.
tx_udcomphdr_o	8	Çıxış	İstifadəçi məlumatlarının sıxılma başlıq sahəsi. tx_avst_source_valid ilə sinxron. Sıxılma metodunu və IQ bit genişliyini müəyyən edir məlumat bölməsində istifadəçi məlumatları üçün. • [7:4] : udIqWidth • udIqWidth=16 üçün 0, əks halda udIqWidth e,g, bərabərdir: — 0000b o deməkdir ki, I və Q hər birinin eni 16 bitdir; — 0001b o deməkdir ki, I və Q hər birinin eni 1 bitdir; — 1111b o deməkdir ki, I və Q hər birinin eni 15 bitdir • [3:0] : udCompMeth — 0000b – sıxılma yoxdur — 0001b – blok-üzən nöqtə — 0011b – µ-qanun — digərləri — gələcək metodlar üçün qorunur.
tx_metadata_o	METADATA_WIDTH	Çıxış	Boru siqnalları keçiddən keçir və sıxılmır. tx_avst_source_valid ilə sinxron. Konfiqurasiya edilə bilən bit genişliyi METADATA_WIDTH. Siz yandırdığınız zaman O-RAN uyğun, müraciət edin Cədvəl 13 səhifə 17.Söndürəndə O-RAN uyğun, bu siqnal yalnız tx_avst_source_startofpacket 1 olduqda etibarlıdır. tx_metadata_o etibarlı siqnala malik deyil və etibarlı dövrü göstərmək üçün tx_avst_source_valid istifadə edir. Seçdiyiniz zaman mövcud deyil 0 Metadata portlarını söndürün üçün Metadata eni.

Nəqliyyat interfeysi siqnallarını qəbul edin
Cədvəl 10. Nəqliyyat interfeysi siqnallarını qəbul edin
Bu interfeysdə əks təzyiq yoxdur. Avalon axınının boş siqnalı bu interfeysdə lazım deyil, çünki həmişə sıfırdır.

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir
rx_avst_sink_valid	1	Giriş	Təsdiq edildikdə, avst_sink_data-da etibarlı məlumatın mövcud olduğunu göstərir. Bu interfeysdə avst_sink_ready siqnalı yoxdur.
rx_avst_sink_data	64	Giriş	udCompParam, iS daxil olmaqla PRB sahələriample və qSample. Növbəti bölmə PRB sahələri əvvəlki bölmə PRB sahəsinə birləşdirilir.
rx_avst_sink_startofpacket	1	Giriş	Çərçivənin ilk baytını göstərir.
rx_avst_sink_endofpacket	1	Giriş	Çərçivənin son baytını göstərir.
rx_avst_sink_error	1	Giriş	avst_sink_endofpacket ilə eyni dövrədə təsdiq edildikdə, cari paketin xəta paketi olduğunu göstərir
rx_udcomphdr_i	8	Giriş	İstifadəçi məlumatlarının sıxılma başlıq sahəsi. rx_metadata_valid_i ilə sinxrondur. Məlumat bölməsində istifadəçi məlumatları üçün sıxılma metodunu və IQ bit genişliyini müəyyən edir. • [7:4] : udIqWidth • udIqWidth=16 üçün 0, əks halda udIqWidth-ə bərabərdir. məs — 0000b o deməkdir ki, I və Q hər birinin eni 16 bitdir; — 0001b o deməkdir ki, I və Q hər birinin eni 1 bitdir; — 1111b o deməkdir ki, I və Q hər birinin eni 15 bitdir • [3:0] : udCompMeth — 0000b – sıxılma yoxdur — 0001b – blokun üzən nöqtəsi — 0011b – µ-qanun — digərləri — gələcək metodlar üçün qorunur.
rx_metadata_i	METADATA_WIDTH	Giriş	Sıxılmamış boru keçid siqnalları. rx_metadata_i siqnalları rx_metadata_valid_i təsdiq edildikdə etibarlıdır, rx_avst_sink_valid ilə sinxrondur. Konfiqurasiya edilə bilən bit genişliyi METADATA_WIDTH. Siz yandırdığınız zaman O-RAN uyğun, müraciət edin Cədvəl 15 səhifə 18. Söndükdə O-RAN uyğun, bu rx_metadata_i siqnalı yalnız rx_metadata_valid_i və rx_avst_sink_startofpacket 1-ə bərabər olduqda etibarlıdır. Siz seçdiyiniz zaman mövcud deyil 0 Metadata portlarını söndürün üçün Metadata eni.
rx_metadata_valid_i	1	Giriş	Başlıqların (rx_udcomphdr_i və rx_metadata_i) etibarlı olduğunu göstərir. rx_avst_sink_valid ilə sinxron. Məcburi siqnal. O-RAN geri uyğunluğu üçün, əgər İP-də etibarlı ümumi başlıq IE-ləri və təkrar bölmə IE-ləri varsa, rx_metadata_valid_i təsdiq edin. Rx_avst_sink_data-da yeni bölmə fiziki resurs bloku (PRB) sahələrini təqdim edərkən, rx_metadata_i girişində rx_metadata_valid_i ilə birlikdə yeni bölmə İE-lərini təmin edin.

Tətbiq interfeysi siqnallarının ötürülməsi
Cədvəl 11. Tətbiq interfeysi siqnallarının ötürülməsi

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir
tx_avst_sink_valid	1	Giriş	Təsdiq edildikdə, bu interfeysdə etibarlı PRB sahələrinin mövcud olduğunu göstərir. Axın rejimində işləyərkən, paketin başlanğıcı ilə paketin sonu arasında etibarlı siqnalın deaktiv edilməməsinə əmin olun.
tx_avst_sink_data	128	Giriş	Şəbəkə bayt sırasında tətbiq səviyyəsindən məlumatlar.
tx_avst_sink_startofpacket	1	Giriş	Paketin ilk PRB baytını göstərin
tx_avst_sink_endofpacket	1	Giriş	Paketin son PRB baytını göstərin
tx_avst_sink_ready	1	Çıxış	Təsdiq edildikdə, O-RAN IP-nin proqram interfeysindən məlumatları qəbul etməyə hazır olduğunu göstərir. Bu interfeys üçün readyLatency = 0
tx_udcomphdr_i	8	Giriş	İstifadəçi məlumatlarının sıxılma başlıq sahəsi. tx_avst_sink_valid ilə sinxron. Məlumat bölməsində istifadəçi məlumatları üçün sıxılma metodunu və IQ bit genişliyini müəyyən edir. • [7:4] : udIqWidth • udIqWidth=16 üçün 0, əks halda udIqWidth-ə bərabərdir. məs — 0000b o deməkdir ki, I və Q hər birinin eni 16 bitdir; — 0001b o deməkdir ki, I və Q hər birinin eni 1 bitdir; — 1111b o deməkdir ki, I və Q hər birinin eni 15 bitdir • [3:0] : udCompMeth — 0000b – sıxılma yoxdur — 0001b – blok-üzən nöqtə — 0011b – µ-qanun — digərləri — gələcək metodlar üçün qorunur.
tx_metadata_i	METADATA_WIDTH	Giriş	Boru siqnalları keçiddən keçir və sıxılmır. tx_avst_sink_valid ilə sinxron. Konfiqurasiya edilə bilən bit genişliyi METADATA_WIDTH. Siz yandırdığınız zaman O-RAN uyğun, müraciət edin Cədvəl 13 səhifə 17. Söndükdə O-RAN uyğun, bu siqnal yalnız tx_avst_sink_startofpacket 1-ə bərabər olduqda etibarlıdır. tx_metadata_i etibarlı siqnala malik deyil və istifadə edir tx_avst_sink_valid etibarlı dövrü göstərmək üçün. Seçdiyiniz zaman mövcud deyil 0 Metadata portlarını söndürün üçün Metadata eni.

Tətbiq interfeysi siqnallarını qəbul edin
Cədvəl 12. Tətbiq interfeysi siqnallarını qəbul edin

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir
rx_avst_source_valid	1	Çıxış	Təsdiq edildikdə, bu interfeysdə etibarlı PRB sahələrinin mövcud olduğunu göstərir. Bu interfeysdə avst_source_ready siqnalı yoxdur.
rx_avst_source_data	128	Çıxış	Şəbəkə bayt sırası ilə tətbiq səviyyəsinə məlumat.
rx_avst_source_startofpacket	1	Çıxış	Paketin ilk PRB baytını göstərir
rx_avst_source_endofpacket	1	Çıxış	Paketin son PRB baytını göstərir
rx_avst_source_error	1	Çıxış	Paketlərdə xəta olduğunu göstərir
rx_udcomphdr_o	8	Çıxış	İstifadəçi məlumatlarının sıxılma başlıq sahəsi. rx_avst_source_valid ilə sinxron. Məlumat bölməsində istifadəçi məlumatları üçün sıxılma metodunu və IQ bit genişliyini müəyyən edir. • [7:4] : udIqWidth • udIqWidth=16 üçün 0, əks halda udIqWidth-ə bərabərdir. məs — 0000b o deməkdir ki, I və Q hər birinin eni 16 bitdir; — 0001b o deməkdir ki, I və Q hər birinin eni 1 bitdir; — 1111b o deməkdir ki, I və Q hər birinin eni 15 bitdir • [3:0] : udCompMeth — 0000b – sıxılma yoxdur — 0001b – blok üzən nöqtə (BFP) — 0011b – µ-qanun — digərləri — gələcək metodlar üçün qorunur.
rx_metadata_o	METADATA_WIDTH	Çıxış	Sıxılmamış boru keçid siqnalları. rx_metadata_o siqnalları rx_metadata_valid_o təsdiq edildikdə etibarlıdır, rx_avst_source_valid ilə sinxronlaşdırılır. Konfiqurasiya edilə bilən bit genişliyi METADATA_WIDTH. Siz yandırdığınız zaman O-RAN uyğun, müraciət edin Cədvəl 14 səhifə 18. Söndükdə O-RAN uyğun, rx_metadata_o yalnız rx_metadata_valid_o 1-ə bərabər olduqda etibarlıdır. Seçdiyiniz zaman mövcud deyil 0 Metadata portlarını söndürün üçün Metadata eni.
rx_metadata_valid_o	1	Çıxış	Başlıqların (rx_udcomphdr_o və rx_metadata_o) etibarlıdır. rx_metadata_valid_o, rx_metadata_o etibarlı olduqda, rx_avst_source_valid ilə sinxron olduqda təsdiqlənir.

O-RAN Geri Uyğunluğu üçün Metadata Xəritəçəkmə
Cədvəl 13. tx_metadata_i 128-bit giriş

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir	Metadata Xəritəçəkmə
Qorunur	16	Giriş	Qorunur.	tx_metadata_i[127:112]
tx_u_size	16	Giriş	Axın rejimi üçün baytlarda U-plan paket ölçüsü.	tx_metadata_i[111:96]
tx_u_seq_id	16	Giriş	eCPRI nəqliyyat başlığından çıxarılan paketin SeqID-i.	tx_metadata_i[95:80]
tx_u_pc_id	16	Giriş	eCPRI nəqliyyatı və RoEflowId üçün PCID ethernet üzərindən radio (RoE) nəqli üçün.	tx_metadata_i[79:64]
Qorunur	4	Giriş	Qorunur.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Giriş	gNB məlumat istiqaməti. Dəyər diapazonu: {0b=Rx (yəni yükləmə), 1b=Tx (yəni endirmə)}	tx_metadata_i[59]
tx_u_filterIndex	4	Giriş	IQ məlumatları və hava interfeysi arasında istifadə olunacaq kanal filtrinə indeks təyin edir. Dəyər aralığı: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Giriş	10 ms kadrlar üçün sayğac (sarma müddəti 2.56 saniyə), xüsusilə frameId= çərçivə nömrəsi modulu 256. Dəyər aralığı: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Giriş	1 ms çərçivə daxilində 10 ms alt çərçivələr üçün sayğac. Dəyər aralığı: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Giriş	Bu parametr 1 ms alt çərçivə daxilindəki yuva nömrəsidir. Bir alt çərçivədəki bütün yuvalar bu parametrlə sayılır. Dəyər diapazonu: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Rezerv edilib}	tx_metadata_i[42:37]
tx_u_simvolu	6	Giriş	Yuva daxilində simvol nömrəsini müəyyən edir. Dəyər aralığı: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Giriş	SectionID, U-müstəvi məlumat bölmələrini məlumatlarla əlaqəli C-müstəvisi mesajına (və Bölmə Tipinə) uyğunlaşdırır. Dəyər diapazonu: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Giriş	Resurs blokunun göstəricisi. Hər resurs blokunun və ya hər bir digər resurs blokunun istifadə edildiyini göstərin. Dəyər diapazonu: {0b=istifadə olunan hər resurs bloku; 1b=istifadə olunan hər bir resurs bloku}	tx_metadata_i[18]
tx_u_startPrb	10	Giriş	İstifadəçi təyyarəsi məlumat bölməsinin başlanğıc PRB. Dəyər diapazonu: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Giriş	İstifadəçi müstəvisi məlumatları bölməsinin etibarlı olduğu PRB-ləri müəyyənləşdirin.	tx_metadata_i[7:0]

			Dəyər diapazonu: {0000 0001b-1111 1111b, 0000 0000b = göstərilən alt daşıyıcı intervalında (SCS) və daşıyıcı bant genişliyindəki bütün PRB-lər }
tx_u_udCompHdr	8	Giriş	Məlumat bölməsində istifadəçi məlumatının sıxılma metodunu və IQ bit genişliyini təyin edin. Dəyər aralığı: {0000 0000b-1111 1111b}	Yoxdur (tx_udcomphdr_i)

Cədvəl 14. rx_metadata_valid_i/o

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir	Metadata Xəritəçəkmə
rx_sec_hdr_valid	1	Çıxış	rx_sec_hdr_valid 1 olduqda, U-plan bölməsi məlumat sahələri etibarlıdır. Ümumi başlıq İE-ləri rx_sec_hdr_valid təsdiq edildikdə etibarlıdır, avst_sink_u_startofpacket və avst_sink_u_valid ilə sinxronlaşdırılır. Təkrarlanan bölmə IE-ləri rx_sec_hdr_valid təsdiq edildikdə etibarlıdır, avst_sink_u_valid ilə sinxronlaşdırılır. avst_sink_u_data-da yeni bölmə PRB sahələrini təmin edərkən, təsdiq edilmiş rx_sec_hdr_valid ilə yeni bölmə İE-lərini təmin edin.	rx_metadata_valid_o

Cədvəl 15. rx_metadata_o 128-bit çıxış

Siqnal Adı	Bit genişliyi	İstiqamət	Təsvir	Metadata Xəritəçəkmə
Qorunur	32	Çıxış	Qorunur.	rx_metadata_o[127:96]
rx_u_seq_id	16	Çıxış	eCPRI nəqliyyat başlığından çıxarılan paketin SeqID-i.	rx_metadata_o[95:80]
rx_u_pc_id	16	Çıxış	eCPRI nəqliyyatı üçün PCID və RoE nəqliyyatı üçün RoEflowId	rx_metadata_o[79:64]
qorunur	4	Çıxış	Qorunur.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Çıxış	gNB məlumat istiqaməti. Dəyər diapazonu: {0b=Rx (yəni yükləmə), 1b=Tx (yəni endirmə)}	rx_metadata_o[59]
rx_u_filterIndex	4	Çıxış	IQ məlumatları və hava interfeysi arasında istifadə etmək üçün kanal filtrinə indeks təyin edir. Dəyər aralığı: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Çıxış	10 ms kadrlar üçün sayğac (sarma müddəti 2.56 saniyə), xüsusilə frameId= çərçivə nömrəsi modulu 256. Dəyər diapazonu: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Çıxış	1 ms çərçivə daxilində 10ms alt çərçivələr üçün sayğac. Dəyər aralığı: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Çıxış	1ms alt çərçivə daxilində yuva nömrəsi. Bir alt çərçivədəki bütün yuvalar bu parametrlə sayılır. Dəyər diapazonu: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Rezerv edilib}	rx_metadata_o[42:37]
rx_u_simvolu	6	Çıxış	Yuva daxilində simvol nömrəsini müəyyən edir. Dəyər aralığı: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Çıxış	SectionID, U-müstəvi məlumat bölmələrini məlumatlarla əlaqəli C-müstəvisi mesajına (və Bölmə Tipinə) uyğunlaşdırır. Dəyər diapazonu: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Çıxış	Resurs blokunun göstəricisi. Hər resurs blokunun və ya hər bir digər resursun istifadə edildiyini göstərir. Dəyər diapazonu: {0b=istifadə olunan hər resurs bloku; 1b=istifadə olunan hər bir resurs bloku}	rx_metadata_o[18]
rx_u_startPrb	10	Çıxış	İstifadəçi təyyarəsi məlumat bölməsinin başlanğıc PRB. Dəyər diapazonu: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Çıxış	İstifadəçi müstəvisi məlumatları bölməsinin etibarlı olduğu PRB-ləri müəyyən edir. Dəyər diapazonu: {0000 0001b-1111 1111b, 0000 0000b = göstərilən SCS və daşıyıcı bant genişliyindəki bütün PRB-lər }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Çıxış	Məlumat bölməsində istifadəçi məlumatının sıxılma metodunu və IQ bit genişliyini müəyyən edir. Dəyər aralığı: {0000 0000b-1111 1111b}	Yoxdur (rx_udcomphdr_o)

CSR interfeys siqnalları
Cədvəl 16. KSM interfeysi siqnalları

Siqnal Adı	Bit Genişliyi	İstiqamət	Təsvir
csr_ünvanı	16	Giriş	Konfiqurasiya qeydiyyatı ünvanı.
csr_write	1	Giriş	Konfiqurasiya qeydiyyatının yazılmasını aktivləşdirin.
csr_writedata	32	Giriş	Konfiqurasiya qeydiyyatı məlumatlarının yazılması.
csr_readdata	32	Çıxış	Konfiqurasiya reyestrinin oxunduğu məlumat.
csr_read	1	Giriş	Konfiqurasiya reyestrinin oxunmasını aktivləşdirin.
csr_readdatavalid	1	Çıxış	Konfiqurasiya reyestrinin oxunuş məlumatları etibarlıdır.
csr_waitrequest	1	Çıxış	Konfiqurasiya qeydiyyatı gözləmə sorğusu.

Fronthaul Compression IP Qeydiyyatçıları

Nəzarət və status interfeysi vasitəsilə fronthaul sıxılma funksionallığına nəzarət edin və nəzarət edin.
Cədvəl 17. Qeydiyyat xəritəsi

CSR_ADDRESS (Word Ofset)	Qeydiyyat Adı
0x0	sıxılma_rejimi
0x1	tx_error
0x2	rx_error

Cədvəl 18. sıxılma_rejimi Qeydiyyatı

Bit Genişliyi	Təsvir	Giriş	HW Sıfırlama Dəyəri
31:9	Qorunur	RO	0x0
8:8	Funksional rejim: • 1'b0 statik sıxılma rejimidir • 1'b1 dinamik sıxılma rejimidir	RW	0x0
7:0	Statik istifadəçi məlumatlarının sıxılma başlığı: • 7:4 udIqWidth-dir — 4'b0000 16 bitdir — 4'b1111 15 bitdir -: — 4'b0001 1 bitdir • 3:0 udCompMeth-dir — 4'b0000 sıxılma deyil — 4'b0001 blok üzən nöqtəsidir — 4'b0011 µ qanunudur • Digərləri qorunur	RW	0x0

Cədvəl 19. tx Xəta Qeydiyyatı

Bit Genişliyi	Təsvir	Giriş	HW Sıfırlama Dəyəri
31:2	Qorunur	RO	0x0
1:1	Yanlış IqWidth. IP etibarsız və ya dəstəklənməyən Iqwidth aşkar edərsə, Iqwidth-i 0 (16-bit Iqwidth) olaraq təyin edir.	RW1C	0x0
0:0	Yanlış sıxılma üsulu. IP paketi buraxır.	RW1C	0x0

Cədvəl 20. rx Xəta Qeydiyyatı

Bit Genişliyi	Təsvir	Giriş	HW Sıfırlama Dəyəri
31:8	Qorunur	RO	0x0
1:1	Yanlış IqWidth. IP paketi buraxır.	RW1C	0x0
0:0	Yanlış sıxılma üsulu. IP sıxılma metodunu aşağıdakı standart dəstəklənən sıxılma metoduna təyin edir: • Yalnız blok-üzən nöqtə aktivləşdirildi: standart olaraq blok-üzən nöqtə. • Yalnız aktivləşdirilmiş μ qanunu: standart μ qanunu. • Həm blok-üzən nöqtə, həm də μ qanunu aktivləşdirilib: defolt olaraq blok-üzən nöqtə.	RW1C	0x0

Fronthaul Compression Intel FPGA IP İstifadəçi Təlimatı Arxivi

Bu sənədin ən son və əvvəlki versiyaları üçün baxın: Fronthaul Compression Intel FPGA IP İstifadəçi Təlimatı. Əgər IP və ya proqram versiyası siyahıda yoxdursa, əvvəlki IP və ya proqram versiyası üçün istifadəçi təlimatı tətbiq edilir.

Fronthaul Compression Intel FPGA IP İstifadəçi Təlimatı üçün Sənədin Təftiş Tarixçəsi

Sənəd versiyası	Intel Quartus Prime Versiya	IP versiyası	Dəyişikliklər
2022.08.08	21.4	1.0.1	Düzəliş edilmiş metadata eni 0-dan 0-a qədər (Metaməlumat portlarını deaktiv edin).
2022.03.22	21.4	1.0.1	• Dəyişdirilmiş siqnal təsvirləri: — tx_avst_sink_data və tx_avst_source_data — rx_avst_sink_data və rx_avst_source_data • Əlavə edildi Cihazın Dəstəklənən Sürət Qiymətləri masa • Əlavə edildi Performans və Resurs İstifadəsi
2021.12.07	21.3	1.0.0	Yenilənmiş sifariş kodu.
2021.11.23	21.3	1.0.0	İlkin buraxılış.

Intel Korporasiyası. Bütün hüquqlar qorunur. Intel, Intel loqosu və digər Intel markaları Intel Korporasiyasının və ya onun törəmə şirkətlərinin ticarət nişanlarıdır. Intel FPGA və yarımkeçirici məhsullarının Intel-in standart zəmanətinə uyğun olaraq cari spesifikasiyalara uyğun işləməsinə zəmanət verir, lakin istənilən vaxt xəbərdarlıq etmədən istənilən məhsul və xidmətlərə dəyişiklik etmək hüququnu özündə saxlayır. Intel tərəfindən yazılı şəkildə razılaşdırılmış hallar istisna olmaqla, burada təsvir edilən hər hansı məlumatın, məhsulun və ya xidmətin tətbiqi və ya istifadəsindən irəli gələn heç bir məsuliyyət və ya öhdəlik daşımır. Intel müştərilərinə hər hansı dərc edilmiş məlumata etibar etməzdən və məhsul və ya xidmətlər üçün sifariş verməzdən əvvəl cihazın texniki xüsusiyyətlərinin ən son versiyasını əldə etmələri tövsiyə olunur. *Başqa adlar və brendlər başqalarının mülkiyyəti kimi iddia oluna bilər.

Online versiya
Əlaqə göndərin
ID: 709301
UG-20346
Versiya: 2022.08.08
ISO 9001:2015 Qeydiyyatdan keçib

Sənədlər / Resurslar

	intel Fronthaul Compression FPGA IP [pdf] İstifadəçi təlimatı Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdf] İstifadəçi təlimatı UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

İstinadlar

• İstifadəçi təlimatı