Fronthaul Compression FPGA IP
استعمال ڪندڙ ھدايت

Fronthaul Compression FPGA IP

Fronthaul Compression Intel® FPGA IP يوزر گائيڊ
Intel® Quartus® Prime لاءِ اپڊيٽ ڪيو ويو
ڊيزائن سوٽ: 21.4 IP
نسخو: 1.0.1

Fronthaul Compression Intel® FPGA IP بابت

فرنٿول ڪمپريشن IP يو-پلين IQ ڊيٽا لاءِ ڪمپريشن ۽ ڊيڪپريشن تي مشتمل آهي. ڪمپريشن انجڻ µ-قانون يا بلاڪ فلوٽنگ پوائنٽ ڪمپريشن کي يوزر ڊيٽا ڪمپريشن هيڊر (udCompHdr) تي ٻڌل آهي. هي IP استعمال ڪري ٿو Avalon اسٽريمنگ انٽرفيس لاءِ IQ ڊيٽا، ڪنڊيوٽ سگنلز، ۽ ميٽاڊيٽا ۽ سائڊ بينڊ سگنلز لاءِ، ۽ Avalon ميموري ميپ ٿيل انٽرفيس ڪنٽرول ۽ اسٽيٽس رجسٽرز (CSRs) لاءِ.
IP نقشا compressed IQs ۽ يوزر ڊيٽا ڪمپريشن پيٽرول (udCompParam) سيڪشن پيل لوڊ فريم فارميٽ جي مطابق O-RAN وضاحتن O-RAN فرنٿول ڪنٽرول، يوزر ۽ سنڪرونائيزيشن پلين ورزن 3.0 اپريل 2020 (O-RAN-WG4.CUS) ۾ بيان ڪيل .0-v03.00). Avalon اسٽريمنگ سنڪ ۽ سورس انٽرفيس ڊيٽا جي چوٽي آهي 128-بٽ ايپليڪيشن انٽرفيس لاءِ ۽ 64 بِٽ ٽرانسپورٽ انٽرفيس لاءِ آهي ته جيئن وڌ ۾ وڌ ڪمپريسن ريشو 2:1 کي سپورٽ ڪري.
لاڳاپيل معلومات
او-ران webسائيٽ
1.1. Fronthaul Compression Intel® FPGA IP خاصيتون

• -قانون ۽ بلاڪ فلوٽنگ پوائنٽ کمپريشن ۽ ڊيڪپريشن
• IQ ويڪر 8-bit کان 16-bit
• يو-پلين IQ فارميٽ ۽ ڪمپريشن هيڊر جي جامد ۽ متحرڪ ترتيب
• ملٽي سيڪشن پيڪٽ (جيڪڏهن O-RAN مطابق هجي)

1.2. Fronthaul Compression Intel® FPGA IP ڊوائيس خانداني سپورٽ
Intel پيش ڪري ٿو هيٺين ڊوائيس سپورٽ ليول Intel FPGA IP لاءِ:

• ايڊوانس سپورٽ- IP هن ڊوائيس خاندان لاءِ تخليق ۽ تاليف لاءِ موجود آهي. FPGA پروگرامنگ file (.pof) سپورٽ Quartus Prime Pro Stratix 10 Edition Beta سافٽ ويئر لاءِ دستياب ناهي ۽ جيئن ته IP ٽائمنگ بند ٿيڻ جي ضمانت نه ٿي ڏئي سگهجي. ٽائمنگ ماڊل ۾ دير جي شروعاتي انجنيئرنگ تخميني شامل آهن شروعاتي پوسٽ-لي آئوٽ معلومات جي بنياد تي. وقت جا ماڊل تبديل ٿيڻ جي تابع آهن جيئن سلڪون ٽيسٽ اصل سلڪون ۽ ٽائيم ماڊل جي وچ ۾ لاڳاپا بهتر بڻائي ٿي. توھان ھي IP ڪور استعمال ڪري سگھو ٿا سسٽم آرڪيٽيڪچر ۽ وسيلن جي استعمال جي مطالعي لاءِ، سموليشن، پن آئوٽ، سسٽم جي دير جي تشخيص، بنيادي وقت جي جائزي (پائپ لائين بجيٽنگ)، ۽ I/O منتقلي جي حڪمت عملي (ڊيٽا-پيٿ ويڊٿ، برسٽ ڊيپٿ، I/O معيار جي واپار لاءِ. ).
• ابتدائي سپورٽ- انٽيل هن ڊوائيس خاندان لاءِ ابتدائي وقت جي ماڊل سان IP ڪور جي تصديق ڪري ٿو. IP ڪور سڀني فنڪشنل گهرجن کي پورو ڪري ٿو، پر شايد اڃا تائين ڊوائيس خاندان لاء وقت جي تجزيي کان گذري رهيو آهي. توھان ان کي استعمال ڪري سگھوٿا پيداوار جي ڊيزائن ۾ احتياط سان.
• فائنل سپورٽ- انٽيل IP جي تصديق ڪري ٿو فائنل ٽائيم ماڊل سان گڏ هن ڊوائيس خاندان لاءِ. IP سڀني فنڪشنل ۽ وقت جي ضرورتن کي پورو ڪري ٿو ڊوائيس خاندان لاءِ. توھان ان کي پيداوار جي ڊيزائن ۾ استعمال ڪري سگھو ٿا.

ٽيبل 1. فرنٿول ڪمپريشن IP ڊوائيس خانداني سپورٽ

ڊوائيس خانداني	حمايت
Intel® Agilex™ (اي ٽائل)	ابتدائي
Intel Agilex (F-ٽائل)	اڳڀرائي
Intel Arria® 10	فائنل
Intel Stratix® 10 (صرف H-، ۽ E-ٽائل ڊوائيسز)	فائنل
ٻيا ڊوائيس خاندان	ڪو به سهارو نه

ٽيبل 2. ڊوائيس سپورٽ اسپيڊ گريڊ

ڊوائيس خانداني	FPGA ڪپڙو اسپيڊ گريڊ
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Fronthaul Compression Intel FPGA IP لاءِ معلومات جاري ڪريو
Intel FPGA IP ورزن ملن ٿا Intel Quartus® Prime Design Suite سافٽ ويئر ورزن تائين v19.1. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 ۾ شروع ٿي، Intel FPGA IP وٽ ھڪڙو نئون ورزننگ اسڪيم آھي.
Intel FPGA IP ورزن (XYZ) نمبر هر Intel Quartus Prime سافٽ ويئر ورزن سان تبديل ٿي سگھي ٿو. تبديلي ۾:

• X اشارو ڪري ٿو IP جي وڏي نظرثاني. جيڪڏهن توهان Intel Quartus Prime سافٽ ويئر کي اپڊيٽ ڪيو ٿا، توهان کي IP کي ٻيهر ٺاهڻ گهرجي.
• Y اشارو ڪري ٿو IP ۾ نيون خاصيتون شامل آهن. انهن نئين خاصيتن کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.
• Z اشارو ڪري ٿو IP ۾ معمولي تبديليون شامل آهن. انهن تبديلين کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.

ٽيبل 3. فرنٿول ڪمپريشن IP رليز معلومات

شيءِ	وصف
نسخو	1.0.1
ڇڏڻ جي تاريخ	فيبروري 2022
آرڊر ڪوڊ	IP-FH-COMP

1.4. فرنٿول ڪمپريشن ڪارڪردگي ۽ وسيلن جو استعمال
IP جا وسيلا هڪ Intel Agilex ڊيوائس، Intel Arria 10 ڊيوائس، ۽ Intel Stratix 10 ڊيوائس کي ھدف ڪن ٿا.
ٽيبل 4. فرنٿول ڪمپريشن ڪارڪردگي ۽ وسيلن جو استعمال
سڀ داخلائون ڪمپريشن ۽ ڊيڪپريشن ڊيٽا جي هدايت لاءِ آهن IP

ڊوائيس	IP	ALMs	منطق رجسٽر		M20K
			پرائمري	ثانوي
Intel Agilex	بلاڪ فلوٽنگ پوائنٽ	14,969	25,689	6,093	0
	µ-قانون	22,704	39,078	7,896	0
	بلاڪ فلوٽنگ پوائنٽ ۽ µ-قانون	23,739	41,447	8,722	0
	بلاڪ فلوٽنگ پوائنٽ، µ-قانون، ۽ وڌايل IQ ويڪر	23,928	41,438	8,633	0
Intel Arria 10	بلاڪ فلوٽنگ پوائنٽ	12,403	16,156	5,228	0
	µ-قانون	18,606	23,617	5,886	0
	بلاڪ فلوٽنگ پوائنٽ ۽ µ-قانون	19,538	24,650	6,140	0
	بلاڪ فلوٽنگ پوائنٽ، µ-قانون، ۽ وڌايل IQ ويڪر	19,675	24,668	6,141	0
Intel Stratix 10	بلاڪ فلوٽنگ پوائنٽ	16,852	30,548	7,265	0
	µ-قانون	24,528	44,325	8,080	0
	بلاڪ فلوٽنگ پوائنٽ ۽ µ-قانون	25,690	47,357	8,858	0
	بلاڪ فلوٽنگ پوائنٽ، µ-قانون، ۽ وڌايل IQ ويڪر	25,897	47,289	8,559	0

Fronthaul Compression Intel FPGA IP سان شروع ڪرڻ

فرنٿول ڪمپريشن IP کي انسٽال ڪرڻ، پيٽرولائيزنگ، تخليق ڪرڻ، ۽ شروعات ڪرڻ جي وضاحت ڪري ٿي.
2.1. فرنٿول کمپريشن IP حاصل ڪرڻ، انسٽال ڪرڻ، ۽ لائسنس ڏيڻ
Fronthaul Compression IP ھڪڙو وڌايل Intel FPGA IP آھي جيڪو Intel Quartus Prime رليز سان شامل نه آھي.

1. منهنجو Intel اڪائونٽ ٺاهيو جيڪڏهن توهان وٽ ناهي.
2. سيلف سروس لائسنسنگ سينٽر (SSLC) تائين رسائي حاصل ڪرڻ لاءِ لاگ ان ٿيو.
3. Fronthaul Compression IP خريد ڪريو.
4. SSLC صفحي تي، IP لاءِ رن تي ڪلڪ ڪريو. SSLC توهان جي IP جي تنصيب جي رهنمائي ڪرڻ لاءِ هڪ تنصيب ڊائلاگ باڪس فراهم ڪري ٿو.
5. انسٽال ڪريو ساڳئي جڳھ تي Intel Quartus Prime فولڊر.

ٽيبل 5. فرنٿول ڪمپريشن تنصيب جون جڳھون

مقام	سافٽ ويئر	پليٽ فارم
:\intelFPGA_pro\quartus ip \ altera_Cloud	Intel Quartus Prime Pro Edition	ونڊوز *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	لينڪس *

شڪل 1. فرنٿول ڪمپريشن IP تنصيب ڊاريڪٽري جي جوڙجڪ Intel Quartus Prime انسٽاليشن ڊاريڪٽري

Fronthaul Compression Intel FPGA IP هاڻي IP Catalog ۾ ظاهر ٿئي ٿو.
لاڳاپيل معلومات

• Intel FPGA webسائيٽ
  
• سيلف سروس لائسنسنگ سينٽر (SSLC)

2.2. Fronthaul Compression IP کي ماپيٽر ڪرڻ
IP Parameter Editor ۾ پنھنجي ڪسٽم IP تبديلي کي جلدي ترتيب ڏيو.

1. هڪ Intel Quartus Prime Pro Edition پروجيڪٽ ٺاهيو جنهن ۾ توهان جي IP ڪور کي ضم ڪرڻ لاءِ.
   هڪ Intel Quartus Prime Pro Edition ۾، ڪلڪ ڪريو File نئون پروجيڪٽ مددگار هڪ نئون Intel Quartus Prime پروجيڪٽ ٺاهڻ لاءِ، يا File کوليو پروجيڪٽ موجوده ڪوارٽس پرائم پروجيڪٽ کي کولڻ لاءِ. جادوگر توهان کي هڪ ڊوائيس بيان ڪرڻ لاء اشارو ڏئي ٿو.
   ب. ڊوائيس خاندان جي وضاحت ڪريو جيڪا IP لاء اسپيڊ گريڊ گهرجن کي پورو ڪري ٿي.
   ج. ڪلڪ ڪريو ختم.
2. IP Catalog ۾، Fronthaul Compression Intel FPGA IP چونڊيو. نئين IP تبديلي ونڊو ظاهر ٿئي ٿي.
3. توهان جي نئين ڪسٽم IP تبديلي لاء هڪ اعلي سطحي نالو بيان ڪريو. پيٽرولر ايڊيٽر محفوظ ڪري ٿو IP مختلف سيٽنگون a file نالو .ip.
4. OK تي ڪلڪ ڪريو. پراميٽر ايڊيٽر ظاهر ٿئي ٿو.
   شڪل 2. فرنٿول ڪمپريشن IP پيٽرولر ايڊيٽر
5. توهان جي IP تبديلين لاءِ پيٽرول بيان ڪريو. مخصوص IP پيٽرولن بابت معلومات لاءِ پيرا ميٽرز ڏانهن رجوع ڪريو.
6. ڪلڪ ڪريو ڊيزائن Example tab تي ڪلڪ ڪريو ۽ وضاحت ڪريو ته توھان جي ڊيزائن لاءِ پيرا ميٽرز exampلي.
   شڪل 3. ڊيزائن Example Parameter Editor
7. ڪلڪ ڪريو HDL ٺاھيو. جنريشن ڊائلاگ باڪس ظاهر ٿيندو.
8. ٻاھر بيان ڪريو file نسل جا اختيار، ۽ پوء ڪلڪ ڪريو پيدا ڪريو. IP جي تبديلي files توهان جي specifications موجب پيدا.
9. ڪلڪ ڪريو ختم. پيرا ميٽر ايڊيٽر مٿين-سطح .ip شامل ڪري ٿو file موجوده پروجيڪٽ ڏانهن خودڪار طريقي سان. جيڪڏھن توھان کي دستي طور شامل ڪرڻ لاءِ چيو ويو آھي .ip file پروجيڪٽ ڏانهن، ڪلڪ ڪريو پروجيڪٽ شامل ڪريو/هٽايو Files شامل ڪرڻ لاءِ پروجيڪٽ ۾ file.
10. توهان جي IP تبديلي کي پيدا ڪرڻ ۽ ان کي تيز ڪرڻ کان پوء، بندرگاهن کي ڳنڍڻ لاء مناسب پن اسائنمنٽ ٺاهيو ۽ هر مناسب في مثال RTL پيٽرولر مقرر ڪريو.

2.2.1. Fronthaul Compression IP Parameters
ٽيبل 6. فرنٿول ڪمپريشن IP پيٽرولر

نالو	صحيح قدر	وصف
ڊيٽا جي هدايت	TX ۽ RX، TX صرف، RX صرف	کمپريشن لاءِ TX چونڊيو؛ ڊيڪپريشن لاءِ RX.
ڪمپريشن جو طريقو	BFP، mu-Law، يا BFP ۽ mu-Law	منتخب ڪريو بلاڪ فلوٽنگ پوائنٽ، µ-قانون، يا ٻئي.

ميٽا ڊيٽا جي ويڪر	0 (ميٽ ڊيٽا بندرگاهن کي بند ڪريو)، 32، 64، 96، 128 (بٽ)	ميٽاداٽا بس جي بٽ ويڪر بيان ڪريو (غير ڪمپريس ٿيل ڊيٽا).
وڌايل IQ ويڪر کي فعال ڪريو	تي يا بند	8-bit کان 16-bit جي سپورٽ ٿيل IqWidth لاءِ آن ڪريو. 9، 12، 14 ۽ 16-bits جي سپورٽ IqWidth لاءِ بند ڪريو.
O-RAN مطابق	تي يا بند	ميٽا ڊيٽا پورٽ لاءِ ORAN IP ميپنگ جي پيروي ڪرڻ لاءِ آن ڪريو ۽ هر سيڪشن هيڊر لاءِ ميٽاڊيٽا صحيح سگنل کي اصرار ڪريو. IP صرف 128-bit ويڪر ميٽا ڊيٽا کي سپورٽ ڪري ٿو. IP ھڪڙي سيڪشن کي سپورٽ ڪري ٿو ۽ في پيڪٽ جي گھڻن حصن کي. ميٽا ڊيٽا صحيح آهي هر سيڪشن تي ميٽا ڊيٽا صحيح دعويٰ سان. بند ڪريو ته جيئن IP ميٽا ڊيٽا کي پاسٿرو ڪنڊوٽ سگنل جي طور تي استعمال ڪري ٿو بغير ميپنگ جي ضرورت (مثال طور: U-plane numPrb فرض ڪيو ويو آهي 0). IP 0 جي ميٽا ڊيٽا جي چوٽي کي سپورٽ ڪري ٿو (ميٽا ڊيٽا بندرگاهن کي غير فعال ڪريو)، 32، 64، 96، 128 بٽ. IP هڪ واحد سيڪشن في پيڪيٽ کي سپورٽ ڪري ٿو. ميٽا ڊيٽا صرف هڪ ڀيرو صحيح آهي ميٽاداٽا تي صحيح دعويٰ هر پيڪيٽ لاءِ.

2.3. ٺاهيل IP File ساخت
Intel Quartus Prime Pro Edition سافٽ ويئر هيٺ ڏنل IP ڪور آئوٽ ٺاهي ٿو file ساخت.
ٽيبل 7. ٺاهيل IP Files

File نالو	وصف
<your_ip>.ip	پليٽ فارم ڊيزائنر سسٽم يا اعلي سطحي IP تبديلي file.your_ip> اهو نالو آهي جيڪو توهان ڏيو ٿا توهان جي IP تبديلي.
<your_ip> سي ايم پي	VHDL اجزاء جو اعلان (.cmp) file هڪ متن آهي file جنهن ۾ مقامي عام ۽ بندرگاهن جون معنائون شامل آهن جيڪي توهان VHDL ڊيزائن ۾ استعمال ڪري سگهو ٿا files.
<your_ip>.html	هڪ رپورٽ جنهن ۾ ڪنيڪشن جي معلومات شامل آهي، هڪ ياداشت جو نقشو هر غلام جو پتو ڏيکاري ٿو هر ماسٽر جي حوالي سان جنهن سان اهو ڳنڍيل آهي، ۽ پيٽرولر تفويض.
<your_ip> _generation.rpt	IP يا پليٽ فارم ڊيزائنر نسل لاگ file. IP نسل دوران پيغامن جو خلاصو.
<your_ip>.qgsimc	تخليقي پيرا ميٽرن کي لسٽ ڪري ٿو واڌاري جي بحالي کي سپورٽ ڪرڻ لاءِ.
<your_ip>.qgsynthc	فهرست سازي جي پيٽرولن کي وڌائڻ واري بحالي جي حمايت ڪرڻ لاء.
<your_ip> qip	Intel Quartus Prime سافٽ ويئر ۾ IP جزو کي ضم ڪرڻ ۽ مرتب ڪرڻ لاءِ IP جزو بابت تمام ضروري معلومات تي مشتمل آهي.
<your_ip>.sopcinfo	توهان جي پليٽ فارم ڊيزائنر سسٽم ۾ ڪنيڪشن ۽ IP جزو جي پيمائشن کي بيان ڪري ٿو. توهان ضرورتن حاصل ڪرڻ لاءِ ان جي مواد کي پارس ڪري سگهو ٿا جڏهن توهان IP حصن لاءِ سافٽ ويئر ڊرائيور ٺاهيندا آهيو. ڊائون اسٽريم اوزار جهڙوڪ Nios® II ٽول چين هن کي استعمال ڪن ٿا file. .sopcinfo file ۽ سسٽم.h file Nios II ٽول زنجير لاءِ ٺاهيل پتي جي نقشي جي معلومات شامل آهي هر غلام جي واسطيدار هر مالڪ لاءِ جيڪو غلام تائين رسائي ٿو. مختلف ماسٽرن وٽ شايد مختلف پتي جو نقشو هجي جيڪو ڪنهن خاص غلام جزو جي رسائي لاءِ.
<your_ip>.csv	IP جزو جي اپڊيٽ اسٽيٽس بابت معلومات تي مشتمل آهي.
<your_ip> بي ايس ايف	هڪ بلاڪ سمبل File (.bsf) انٽيل ڪوارٽس پرائم بلاڪ ڊاگرام ۾ استعمال لاءِ IP تبديلي جي نمائندگي Files (.bdf).
<your_ip> ايس پي ڊي	گهربل ان پٽ file ip-make-simscript لاءِ سپورٽ ٿيل سموليٽرن لاءِ سموليشن اسڪرپٽ تيار ڪرڻ لاءِ. ايس پي ڊي file جي هڪ فهرست تي مشتمل آهي files تخليق لاءِ ٺاهيل آهي، انهي سان گڏ ياداشتن بابت معلومات جيڪا توهان شروع ڪري سگهو ٿا.

<your_ip> پي پي ايف	پن پلانر File (.ppf) پن پلانر سان استعمال ڪرڻ لاءِ ٺاهيل IP اجزاء لاءِ پورٽ ۽ نوڊ اسائنمنٽس کي اسٽور ڪري ٿو.
<your_ip>_bb.v	توھان استعمال ڪري سگھو ٿا Verilog بليڪ باڪس (_bb.v) file بليڪ باڪس جي طور تي استعمال لاءِ خالي ماڊل جي اعلان جي طور تي.
<your_ip> _inst.v يا _inst.vhd	HDL example instantiation template. توهان هن مواد کي ڪاپي ۽ پيسٽ ڪري سگهو ٿا file توهان جي HDL ۾ file IP جي تبديلي کي تيز ڪرڻ لاء.
<your_ip>.v ياyour_ip>.vhd	ايڇ ڊي ايل files جيڪي هر ذيلي ماڊل يا چائلڊ IP ڪور کي ترتيب ڏيڻ يا تخليق لاءِ انسٽيٽيٽ ڪن ٿا.
مرشد/	ھڪڙي نموني کي ترتيب ڏيڻ ۽ هلائڻ لاء ھڪڙي ModelSim* اسڪرپٽ msim_setup.tcl تي مشتمل آھي.
synopsys/vcs/ synopsys/vcsmx/	هڪ شيل اسڪرپٽ تي مشتمل آهي vcs_setup.sh هڪ VCS* سموليشن قائم ڪرڻ ۽ هلائڻ لاءِ. هڪ شيل اسڪرپٽ تي مشتمل آهي vcsmx_setup.sh ۽ synopsys_ sim.setup file هڪ VCS MX * سموليشن قائم ڪرڻ ۽ هلائڻ لاءِ.
ڪيڊنس/	هڪ شيل اسڪرپٽ تي مشتمل آهي ncsim_setup.sh ۽ ٻيو سيٽ اپ files هڪ NCSIM * تخليق کي ترتيب ڏيڻ ۽ هلائڻ لاء.
aldec/	هڪ شيل اسڪرپٽ تي مشتمل آهي rivierapro_setup.sh هڪ Aldec* تخليق کي سيٽ ڪرڻ ۽ هلائڻ لاءِ.
xcelium/	هڪ شيل اسڪرپٽ تي مشتمل آهي xcelium_setup.sh ۽ ٻيو سيٽ اپ files هڪ Xcelium * تخليق کي ترتيب ڏيڻ ۽ هلائڻ لاء.
ذيلي ماڊلز/	HDL تي مشتمل آهي files IP ڪور سب ماڊلز لاءِ.
<ٻار جي IP ڪور>/	هر ٺاهيل چائلڊ IP ڪور ڊاريڪٽري لاءِ، پليٽ فارم ڊيزائنر synth/ ۽ sim/ ذيلي ڊاريڪٽريون ٺاهي ٿو.

Fronthaul Compression IP فنڪشنل تفصيل

شڪل 4. فرنٿول ڪمپريشن IP ۾ ڪمپريشن ۽ ڊيڪپريشن شامل آهن. فرنٿول ڪمپريشن IP بلاڪ ڊراگرام

ڪمپريشن ۽ ڊيڪپريشن
هڪ پري پروسيسنگ بلاڪ تي ٻڌل بٽ شفٽ بلاڪ 12 ريسورس عناصر (REs) جي ريسورس بلاڪ لاءِ وڌ کان وڌ بٽ شفٽ ٺاهي ٿو. بلاڪ مقدار جي شور کي گھٽائي ٿو، خاص طور تي گھٽ-amplitude samples. انهيء ڪري، اهو غلطي ویکٹر جي شدت (EVM) کي گھٽائي ٿو جيڪو کمپريشن متعارف ڪرايو آهي. کمپريشن الورورٿم تقريبن طاقت جي قيمت کان آزاد آهي. فرض ڪريو پيچيده ان پٽ samples x = x1 + jxQ آهي، وسيلن جي بلاڪ لاء حقيقي ۽ خيالي اجزاء جي وڌ ۾ وڌ مطلق قيمت آهي:
وسيلن جي بلاڪ لاء وڌ ۾ وڌ مطلق قيمت حاصل ڪرڻ، هيٺ ڏنل مساوات انهي وسيلن جي بلاڪ کي مقرر ڪيل کاٻي شفٽ قدر مقرر ڪري ٿو:جتي bitWidth ان پٽ بٽ ويڊٿ آھي.
IP 8، 9، 10، 11، 12، 13، 14، 15، 16 جي ڪمپريشن تناسب کي سپورٽ ڪري ٿو.
Mu-Law Compression ۽ Decompression
الورورٿم استعمال ڪري ٿو Mu-law companding ٽيڪنڪ، جيڪا تقرير جي ڪمپريشن وڏي پيماني تي استعمال ڪري ٿي. هي ٽيڪنڪ ان پٽ انڪپريسڊ سگنل، x، ڪمپريسر ذريعي فنڪشن، f(x) کي گول ڪرڻ ۽ بٽ ٽرنڪشن کان اڳ پاس ڪري ٿي. ٽيڪنڪ انٽرفيس تي compressed ڊيٽا، y، موڪلي ٿو. حاصل ڪيل ڊيٽا هڪ وسعت واري فنڪشن مان گذري ٿو (جيڪو ڪمپريسر جو انورس، F-1(y) آهي. ٽيڪنڪ گهٽ ۾ گهٽ مقدار جي غلطي سان گڏ ٿيل ڊيٽا کي ٻيهر پيدا ڪري ٿي.
مساوات 1. ڪمپريسر ۽ ڊيڪپريسر افعال
Mu-law IQ کمپريشن الگورٿم O-RAN وضاحتن جي پيروي ڪري ٿو.
لاڳاپيل معلومات
او-ران webسائيٽ
3.1. فرنٿول کمپريشن IP سگنل
IP کي ڳنڍيو ۽ ڪنٽرول ڪريو.
گھڙي ۽ ري سيٽ انٽرفيس سگنل =
ٽيبل 8. گھڙي ۽ ري سيٽ انٽرفيس سگنل

سگنل جو نالو	Bitwidth	ھدايت	وصف
tx_clk	1	ان پٽ	ٽرانسميٽر ڪلاڪ. ڪلاڪ جي تعدد 390.625 Gbps لاءِ 25 MHz ۽ 156.25 Gbps لاءِ 10MHz آهي. سڀئي ٽرانسميٽر انٽرفيس سگنل هن ڪلاڪ سان هم وقت ساز آهن.
rx_clk	1	ان پٽ	وصول ڪندڙ ڪلاڪ. ڪلاڪ جي تعدد 390.625 Gbps لاءِ 25 MHz ۽ 156.25 Gbps لاءِ 10MHz آهي. سڀئي رسيور انٽرفيس سگنل هن ڪلاڪ سان هم وقت ساز آهن.
csr_clk	1	ان پٽ	CSR انٽرفيس لاءِ گھڙي. ڪلاڪ جي تعدد 100 MHz آهي.

tx_rst_n	1	ان پٽ	tx_clk تي هم وقت سازي واري ٽرانسميٽر انٽرفيس لاءِ فعال گھٽ ري سيٽ.
rx_rst_n	1	ان پٽ	rx_clk تي هم وقت رسيور انٽرفيس لاءِ فعال گھٽ ري سيٽ.
csr_rst_n	1	ان پٽ	CSR انٽرفيس هم وقت سازي لاءِ csr_clk لاءِ فعال گھٽ ري سيٽ.

منتقلي ٽرانسپورٽ انٽرفيس سگنل
ٽيبل 9. ٽرانسمٽ ٽرانسپورٽ انٽرفيس سگنل
سڀ سگنل جا قسم غير دستخط ٿيل عدد آهن.

سگنل جو نالو	Bitwidth	ھدايت	وصف
tx_avst_source_valid	1	ٻاھر	جڏهن زور ڀريو ويو، اشارو ڪري ٿو صحيح ڊيٽا موجود آهي avst_source_data تي.
tx_avst_source_data	64	ٻاھر	PRB شعبن سميت udCompParam، iSample ۽ qSample. اڳيون سيڪشن PRB فيلڊز پوئين سيڪشن PRB فيلڊ سان ڳنڍيل آهن.
tx_avst_source_startofpacket	1	ٻاھر	ھڪڙي فريم جو پھريون بائيٽ ڏيکاري ٿو.
tx_avst_source_endofpacket	1	ٻاھر	فريم جي آخري بائيٽ کي ڏيکاري ٿو.
tx_avst_source_ready	1	ان پٽ	جڏهن زور ڀريو ويو، اشارو ڪري ٿو ته ٽرانسپورٽ پرت ڊيٽا کي قبول ڪرڻ لاء تيار آهي. هن انٽرفيس لاءِ readyLatency = 0.
tx_avst_source_empty	3	ٻاھر	avst_source_data تي خالي بائيٽ جو تعداد بيان ڪري ٿو جڏهن avst_source_endofpacket تي زور ڏنو ويو آهي.
tx_udcomphdr_o	8	ٻاھر	استعمال ڪندڙ ڊيٽا کمپريشن هيڊر فيلڊ. tx_avst_source_valid سان هم وقت ساز. ڪمپريشن جو طريقو بيان ڪري ٿو ۽ IQ بٽ ويڊٿ ڊيٽا سيڪشن ۾ استعمال ڪندڙ ڊيٽا لاء. • [7:4] : udIqWidth • 16 لاءِ udIqWidth=0، ٻي صورت ۾ udIqWidth e,g, جي برابر آهي: - 0000b جو مطلب آهي I ۽ Q هر هڪ 16 بٽ ويڪر آهي؛ - 0001b جو مطلب آهي I ۽ Q هر هڪ 1 سا ويڪرو آهي؛ - 1111b جو مطلب آهي I ۽ Q هر هڪ 15 بٽ ويڪر آهي • [3:0] : udCompMeth - 0000b - ڪو ڪمپريشن - 0001b - بلاڪ فلوٽنگ پوائنٽ - 0011b - µ-قانون - ٻيا - مستقبل جي طريقن لاءِ محفوظ.
tx_metadata_o	METADATA_WIDTH	ٻاھر	ڪنڊيوٽ سگنل پاسٿرو ۽ دٻجي نه ويا آهن. tx_avst_source_valid سان هم وقت ساز. ترتيب ڏيڻ جي قابل bitwidth METADATA_WIDTH. جڏهن توهان چالو ڪيو O-RAN مطابقڏانهن رجوع ڪريو ٽيبل 13 صفحي 17 تي. جڏھن توھان بند ڪريو O-RAN مطابق, هي سگنل صرف صحيح آهي جڏهن tx_avst_source_startofpacket 1 آهي. tx_metadata_o صحيح سگنل نه آهي ۽ استعمال ڪري ٿو tx_avst_source_valid صحيح چڪر کي ظاهر ڪرڻ لاء. دستياب ناهي جڏهن توهان چونڊيو 0 Metadata بندرگاهن کي بند ڪريو لاءِ ميٽا ڊيٽا جي ويڪر.

ٽرانسپورٽ انٽرفيس سگنل وصول ڪريو
ٽيبل 10. وصول ڪريو ٽرانسپورٽ انٽرفيس سگنل
هن انٽرفيس تي ڪوبه پٺتي دٻاءُ ناهي. Avalon اسٽريمنگ خالي سگنل هن انٽرفيس ۾ ضروري ناهي ڇو ته اهو هميشه صفر آهي.

سگنل جو نالو	Bitwidth	ھدايت	وصف
rx_avst_sink_valid	1	ان پٽ	جڏهن زور ڀريو ويو، اشارو ڪري ٿو صحيح ڊيٽا موجود آهي avst_sink_data تي. هن انٽرفيس تي ڪوبه avst_sink_ready سگنل ناهي.
rx_avst_sink_data	64	ان پٽ	PRB شعبن سميت udCompParam، iSample ۽ qSample. اڳيون سيڪشن PRB فيلڊز پوئين سيڪشن PRB فيلڊ سان ڳنڍيل آهن.
rx_avst_sink_startofpacket	1	ان پٽ	ھڪڙي فريم جو پھريون بائيٽ ڏيکاري ٿو.
rx_avst_sink_endofpacket	1	ان پٽ	فريم جي آخري بائيٽ کي ڏيکاري ٿو.
rx_avst_sink_error	1	ان پٽ	جڏهن ساڳئي چڪر ۾ avst_sink_endofpacket طور تي زور ڀريو ويو آهي، اشارو ڪري ٿو ته موجوده پيڪٽ هڪ غلطي پيڪٽ آهي
rx_udcomphdr_i	8	ان پٽ	استعمال ڪندڙ ڊيٽا کمپريشن هيڊر فيلڊ. rx_metadata_valid_i سان هم وقت ساز. ڊيٽا سيڪشن ۾ صارف ڊيٽا لاءِ ڪمپريشن جو طريقو ۽ IQ بٽ ويڪر کي بيان ڪري ٿو. • [7:4] : udIqWidth • 16 لاءِ udIqWidth=0، ٻي صورت ۾ udIqWidth برابر. مثال - 0000b جو مطلب آهي I ۽ Q هر هڪ 16 بٽ ويڪر آهي؛ - 0001b جو مطلب آهي I ۽ Q هر هڪ 1 سا ويڪرو آهي؛ - 1111b جو مطلب آهي I ۽ Q هر هڪ 15 بٽ ويڪر آهي • [3:0] : udCompMeth - 0000b - ڪو ڪمپريشن - 0001b - بلاڪ فلوٽنگ پوائنٽ - 0011b - µ-قانون - ٻيا - مستقبل جي طريقن لاءِ محفوظ.
rx_metadata_i	METADATA_WIDTH	ان پٽ	Uncompressed ڪنڊوٽي سگنل پاسٿرو. rx_metadata_i سگنل صحيح هوندا آهن جڏهن rx_metadata_valid_i تي زور ڏنو ويندو آهي، rx_avst_sink_valid سان هم وقت ساز. ترتيب ڏيڻ جي قابل bitwidth METADATA_WIDTH. جڏهن توهان چالو ڪيو O-RAN مطابقڏانهن رجوع ڪريو ٽيبل 15 صفحي 18 تي. جڏهن توهان بند ڪريو O-RAN مطابق, هي rx_metadata_i سگنل صرف صحيح آهي جڏهن ٻنهي rx_metadata_valid_i ۽ rx_avst_sink_startofpacket برابر 1. دستياب ناهي جڏهن توهان چونڊيو 0 Metadata بندرگاهن کي بند ڪريو لاءِ ميٽا ڊيٽا جي ويڪر.
rx_metadata_valid_i	1	ان پٽ	اشارو ڪري ٿو ته هيڊر (rx_udcomphdr_i ۽ rx_metadata_i) صحيح آهن. rx_avst_sink_valid سان هم وقت ساز. لازمي سگنل. O-RAN پسمانده مطابقت لاءِ، rx_metadata_valid_i تي زور ڏيو جيڪڏھن IP وٽ صحيح عام ھيڊر IEs ۽ بار بار سيڪشن IEs آھن. rx_avst_sink_data ۾ نئون سيڪشن فزيڪل ريسورس بلاڪ (PRB) فيلڊ مهيا ڪرڻ تي، rx_metadata_i ان پٽ ۾ rx_metadata_valid_i سان گڏ نئون سيڪشن IEs مهيا ڪريو.

ايپليڪيشن انٽرفيس سگنل منتقل ڪريو
ٽيبل 11. ايپليڪيشن انٽرفيس سگنلن کي منتقل ڪريو

سگنل جو نالو	Bitwidth	ھدايت	وصف
tx_avst_sink_valid	1	ان پٽ	جڏهن زور ڀريو ويو، اشارو ڪري ٿو صحيح پي آر بي فيلڊ هن انٽرفيس ۾ موجود آهن. جڏهن اسٽريمنگ موڊ ۾ ڪم ڪري رهيا آهيو، پڪ ڪريو ته پيڪيٽ جي شروعات ۽ پيڪيٽ جي پڇاڙيءَ جي وچ ۾ ڪوبه صحيح سگنل ختم نه ٿيو، صرف استثنا آهي جڏهن تيار سگنل ختم ڪيو وڃي.
tx_avst_sink_data	128	ان پٽ	نيٽ ورڪ بائيٽ آرڊر ۾ ايپليڪيشن پرت کان ڊيٽا.
tx_avst_sink_startofpacket	1	ان پٽ	ھڪڙي پيڪٽ جي پھرين PRB بائيٽ کي ظاھر ڪريو
tx_avst_sink_endofpacket	1	ان پٽ	ھڪڙي پيڪٽ جي آخري PRB بائيٽ کي ظاھر ڪريو
tx_avst_sink_ready	1	ٻاھر	جڏهن زور ڀريو ويو، اشارو ڪري ٿو O-RAN IP ايپليڪيشن انٽرفيس مان ڊيٽا قبول ڪرڻ لاءِ تيار آهي. هن انٽرفيس لاءِ readyLatency = 0
tx_udcomphdr_i	8	ان پٽ	استعمال ڪندڙ ڊيٽا کمپريشن هيڊر فيلڊ. tx_avst_sink_valid سان هم وقت ساز. ڊيٽا سيڪشن ۾ صارف ڊيٽا لاءِ ڪمپريشن جو طريقو ۽ IQ بٽ ويڪر کي بيان ڪري ٿو. • [7:4] : udIqWidth • 16 لاءِ udIqWidth=0، ٻي صورت ۾ udIqWidth برابر. مثال - 0000b جو مطلب آهي I ۽ Q هر هڪ 16 بٽ ويڪر آهي؛ - 0001b جو مطلب آهي I ۽ Q هر هڪ 1 سا ويڪرو آهي؛ - 1111b جو مطلب آهي I ۽ Q هر هڪ 15 بٽ ويڪر آهي • [3:0] : udCompMeth - 0000b - ڪو ڪمپريشن - 0001b - بلاڪ فلوٽنگ پوائنٽ - 0011b - µ-قانون - ٻيا - مستقبل جي طريقن لاءِ محفوظ.
tx_metadata_i	METADATA_WIDTH	ان پٽ	ڪنڊيوٽ سگنل پاسٿرو ۽ دٻجي نه ويا آهن. tx_avst_sink_valid سان هم وقت ساز. ترتيب ڏيڻ جي قابل bitwidth METADATA_WIDTH. جڏهن توهان چالو ڪيو O-RAN مطابقڏانهن رجوع ڪريو ٽيبل 13 صفحي 17 تي. جڏهن توهان بند ڪريو O-RAN مطابق، هي سگنل صرف صحيح آهي جڏهن tx_avst_sink_startofpacket 1 جي برابر آهي. tx_metadata_i وٽ صحيح سگنل ۽ استعمال نه آهي tx_avst_sink_valid صحيح چڪر کي ظاهر ڪرڻ لاء. دستياب ناهي جڏهن توهان چونڊيو 0 Metadata بندرگاهن کي بند ڪريو لاءِ ميٽا ڊيٽا جي ويڪر.

ايپليڪيشن انٽرفيس سگنل وصول ڪريو
ٽيبل 12. ايپليڪيشن انٽرفيس سگنل وصول ڪريو

سگنل جو نالو	Bitwidth	ھدايت	وصف
rx_avst_source_valid	1	ٻاھر	جڏهن زور ڀريو ويو، اشارو ڪري ٿو صحيح پي آر بي فيلڊ هن انٽرفيس ۾ موجود آهن. هن انٽرفيس تي ڪوبه avst_source_ready سگنل ناهي.
rx_avst_source_data	128	ٻاھر	نيٽ ورڪ بائيٽ آرڊر ۾ ايپليڪيشن پرت ڏانهن ڊيٽا.
rx_avst_source_startofpacket	1	ٻاھر	ھڪڙي پيڪٽ جي پھرين PRB بائيٽ کي ظاھر ڪري ٿو
rx_avst_source_endofpacket	1	ٻاھر	ھڪڙي پيڪٽ جي آخري PRB بائيٽ کي ظاھر ڪري ٿو
rx_avst_source_error	1	ٻاھر	ظاھر ڪري ٿو ته پيڪٽس ۾ غلطي آھي
rx_udcomphdr_o	8	ٻاھر	استعمال ڪندڙ ڊيٽا کمپريشن هيڊر فيلڊ. rx_avst_source_valid سان هم وقت ساز. ڊيٽا سيڪشن ۾ صارف ڊيٽا لاءِ ڪمپريشن جو طريقو ۽ IQ بٽ ويڪر کي بيان ڪري ٿو. • [7:4] : udIqWidth • 16 لاءِ udIqWidth=0، ٻي صورت ۾ udIqWidth برابر. مثال - 0000b جو مطلب آهي I ۽ Q هر هڪ 16 بٽ ويڪر آهي؛ - 0001b جو مطلب آهي I ۽ Q هر هڪ 1 سا ويڪرو آهي؛ - 1111b جو مطلب آهي I ۽ Q هر هڪ 15 بٽ ويڪر آهي • [3:0] : udCompMeth - 0000b - ڪو ڪمپريشن - 0001b - بلاڪ فلوٽنگ پوائنٽ (BFP) - 0011b - µ-قانون - ٻيا - مستقبل جي طريقن لاءِ محفوظ.
rx_metadata_o	METADATA_WIDTH	ٻاھر	Uncompressed ڪنڊوٽي سگنل پاسٿرو. rx_metadata_o سگنل صحيح آھن جڏھن rx_metadata_valid_o تي زور ڏنو ويو آھي، rx_avst_source_valid سان هم وقت ساز. ترتيب ڏيڻ جي قابل bitwidth METADATA_WIDTH. جڏهن توهان چالو ڪيو O-RAN مطابقڏانهن رجوع ڪريو ٽيبل 14 صفحي 18 تي. جڏهن توهان بند ڪريو O-RAN مطابق, rx_metadata_o صرف صحيح آھي جڏھن rx_metadata_valid_o برابر آھي 1. دستياب ناهي جڏهن توهان چونڊيو 0 Metadata بندرگاهن کي بند ڪريو لاءِ ميٽا ڊيٽا جي ويڪر.
rx_metadata_valid_o	1	ٻاھر	اشارو ڪري ٿو ته هيڊر (rx_udcomphdr_o ۽ rx_metadata_o) صحيح آهن. rx_metadata_valid_o تي زور ڏنو ويو آهي جڏهن rx_metadata_o صحيح آهي، rx_avst_source_valid سان هم وقت سازي.

O-RAN پسمانده مطابقت لاءِ Metadata Mapping
ٽيبل 13. tx_metadata_i 128-bit ان پٽ

سگنل جو نالو	Bitwidth	ھدايت	وصف	ميٽا ڊيٽا ميپنگ
رکيل	16	ان پٽ	رکيل.	tx_metadata_i[127:112]
tx_u_size	16	ان پٽ	اسٽريمنگ موڊ لاءِ بائيٽ ۾ يو-پلين پيڪٽ سائيز.	tx_metadata_i[111:96]
tx_u_seq_id	16	ان پٽ	پيڪيٽ جو SeqID، جيڪو eCPRI ٽرانسپورٽ هيڊر مان ڪڍيو ويو آهي.	tx_metadata_i[95:80]
tx_u_pc_id	16	ان پٽ	PCID eCPRI ٽرانسپورٽ ۽ RoEflowId لاءِ ايٿرنيٽ مٿان ريڊيو (RoE) ٽرانسپورٽ لاءِ.	tx_metadata_i[79:64]
رکيل	4	ان پٽ	رکيل.	tx_metadata_i[63:60]
tx_u_data هدايت	1	ان پٽ	gNB ڊيٽا جي هدايت. قدر جي حد: {0b=Rx (يعني اپ لوڊ)، 1b=Tx (يعني ڊائون لوڊ)}	tx_metadata_i[59]
tx_u_filterIndex	4	ان پٽ	IQ ڊيٽا ۽ ايئر انٽرفيس جي وچ ۾ استعمال ٿيڻ لاءِ چينل فلٽر کي هڪ انڊيڪس بيان ڪري ٿو. قدر جي حد: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	ان پٽ	10 ايم ايس فريم لاءِ ڪائونٽر (ريپنگ جو مدو 2.56 سيڪنڊ)، خاص طور تي فريم آئي ڊي = فريم نمبر ماڊل 256. قدر جي حد: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	ان پٽ	1 ايم ايس فريم اندر 10 ايم ايس سب فريم لاءِ ڪائونٽر. قدر جي حد: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	ان پٽ	هي پيٽرولر 1 ms ذيلي فريم اندر سلاٽ نمبر آهي. ھڪڙي ذيلي فريم ۾ سڀ سلاٽ ھن پيٽرولر طرفان ڳڻيا ويندا آھن. قدر جي حد: {00 0000b-00 1111b=slotID، 01 0000b-11 1111b=Reserved}	tx_metadata_i[42:37]
tx_u_symbolid	6	ان پٽ	ھڪڙي سلاٽ جي اندر ھڪڙي علامت نمبر کي سڃاڻي ٿو. قدر جي حد: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	ان پٽ	سيڪشن آئي ڊي نقشي ۾ يو-پلين ڊيٽا سيڪشنز کي لاڳاپيل سي-پلين پيغام (۽ سيڪشن جو قسم) ڊيٽا سان لاڳاپيل آهي. قدر جي حد: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	ان پٽ	وسيلن جي بلاڪ اشارو. ظاهر ڪريو ته هر وسيلا بلاڪ استعمال ٿيل آهي يا هر ٻيو وسيلا بلاڪ استعمال ٿيل آهي. قدر جي حد: {0b=هر وسيلا استعمال ٿيل بلاڪ؛ 1b = هر ٻيو وسيلا استعمال ٿيل بلاڪ}	tx_metadata_i[18]
tx_u_startPrb	10	ان پٽ	صارف جهاز جي ڊيٽا سيڪشن جي شروعاتي پي آر بي. قدر جي حد: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	ان پٽ	PRBs جي وضاحت ڪريو جتي صارف جهاز ڊيٽا سيڪشن صحيح آھي.	tx_metadata_i[7:0]

			قدر جي حد: {0000 0001b-1111 1111b، 0000 0000b = سڀ PRBs مخصوص ذيلي ڪيريئر اسپيسنگ ۾ (SCS) ۽ ڪيريئر بينڊوڊٿ }
tx_u_udCompHdr	8	ان پٽ	ڊيٽا سيڪشن ۾ استعمال ڪندڙ ڊيٽا جي ڪمپريشن جو طريقو ۽ IQ بٽ ويڪر جي وضاحت ڪريو. قدر جي حد: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

جدول 14. rx_metadata_valid_i/o

سگنل جو نالو	Bitwidth	ھدايت	وصف	ميٽا ڊيٽا ميپنگ
rx_sec_hdr_valid	1	ٻاھر	جڏهن rx_sec_hdr_valid 1 آهي، يو-پلين سيڪشن ڊيٽا فيلڊ صحيح آهن. عام هيڊر IEs صحيح آھن جڏھن rx_sec_hdr_valid کي اثبات ڪيو ويو آھي، avst_sink_u_startofpacket ۽ avst_sink_u_valid سان هم وقت ساز. بار بار ٿيل سيڪشن IEs صحيح آھن جڏھن rx_sec_hdr_valid تي زور ڏنو ويو آھي، avst_sink_u_valid سان هم وقت ساز. avst_sink_u_data ۾ نئون سيڪشن PRB فيلڊ مهيا ڪرڻ تي، rx_sec_hdr_valid سان گڏ نئون سيڪشن IEs مهيا ڪريو.	rx_metadata_valid_o

ٽيبل 15. rx_metadata_o 128-bit آئوٽ

سگنل جو نالو	Bitwidth	ھدايت	وصف	ميٽا ڊيٽا ميپنگ
رکيل	32	ٻاھر	رکيل.	rx_metadata_o[127:96]
rx_u_seq_id	16	ٻاھر	پيڪيٽ جو SeqID، جيڪو eCPRI ٽرانسپورٽ هيڊر مان ڪڍيو ويو آهي.	rx_metadata_o[95:80]
rx_u_pc_id	16	ٻاھر	PCID eCPRI ٽرانسپورٽ لاءِ ۽ RoEflowId RoE ٽرانسپورٽ لاءِ	rx_metadata_o[79:64]
محفوظ	4	ٻاھر	رکيل.	rx_metadata_o[63:60]
rx_u_data هدايت	1	ٻاھر	gNB ڊيٽا جي هدايت. قدر جي حد: {0b=Rx (يعني اپ لوڊ)، 1b=Tx (يعني ڊائون لوڊ)}	rx_metadata_o[59]
rx_u_filterIndex	4	ٻاھر	IQ ڊيٽا ۽ ايئر انٽرفيس جي وچ ۾ استعمال ڪرڻ لاءِ چينل فلٽر کي انڊيڪس بيان ڪري ٿو. قدر جي حد: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	ٻاھر	10 ايم ايس فريم لاءِ هڪ ڪائونٽر (ريپنگ جو مدو 2.56 سيڪنڊ)، خاص طور تي فريم آئي ڊي = فريم نمبر ماڊل 256. قدر جي حد: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	ٻاھر	1 ايم ايس فريم اندر 10ms سب فريم لاءِ ڪائونٽر. قدر جي حد: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	ٻاھر	1ms ذيلي فريم اندر سلاٽ نمبر. ھڪڙي ذيلي فريم ۾ سڀ سلاٽ ھن پيٽرولر طرفان ڳڻيا ويندا آھن. قدر جي حد: {00 0000b-00 1111b=slotID، 01 0000b-111111b=Reserved}	rx_metadata_o[42:37]
rx_u_symbolid	6	ٻاھر	ھڪڙي سلاٽ جي اندر ھڪڙي علامت نمبر کي سڃاڻي ٿو. قدر جي حد: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	ٻاھر	سيڪشن آئي ڊي نقشي ۾ يو-پلين ڊيٽا سيڪشنز کي لاڳاپيل سي-پلين پيغام (۽ سيڪشن جو قسم) ڊيٽا سان لاڳاپيل آهي. قدر جي حد: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	ٻاھر	وسيلن جي بلاڪ اشارو. ظاهر ڪري ٿو ته هر وسيلا بلاڪ استعمال ٿيل آهي يا هر ٻيو وسيلو استعمال ڪيو ويندو آهي. قدر جي حد: {0b=هر وسيلا استعمال ٿيل بلاڪ؛ 1b = هر ٻيو وسيلا استعمال ٿيل بلاڪ}	rx_metadata_o[18]
rx_u_startPrb	10	ٻاھر	صارف جهاز جي ڊيٽا سيڪشن جي شروعاتي پي آر بي. قدر جي حد: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	ٻاھر	وضاحت ڪري ٿو PRBs جتي صارف جهاز ڊيٽا سيڪشن صحيح آهي. قدر جي حد: {0000 0001b-1111 1111b، 0000 0000b = سڀ PRBs مخصوص SCS ۽ ڪيريئر بينڊوڊٿ ۾ }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	ٻاھر	ڊيٽا سيڪشن ۾ استعمال ڪندڙ ڊيٽا جي ڪمپريشن جو طريقو ۽ IQ بٽ ويڪر کي بيان ڪري ٿو. قدر جي حد: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

CSR انٽرفيس سگنل
ٽيبل 16. سي ايس آر انٽرفيس سگنلز

سگنل جو نالو	بيٽ ويڪر	ھدايت	وصف
csr_address	16	ان پٽ	ٺاھ جوڙ رجسٽر ايڊريس.
csr_write	1	ان پٽ	configuration register write enable.
csr_writedata	32	ان پٽ	ٺاھ جوڙ رجسٽر ڊيٽا لکڻ.
csr_readdata	32	ٻاھر	سيٽنگون رجسٽرڊ ڊيٽا پڙهي.
csr_read	1	ان پٽ	ڪنفيگريشن رجسٽر پڙهڻ چالو.
csr_readdatavalid	1	ٻاھر	ٺاھ جوڙ رجسٽر ڊيٽا صحيح پڙهڻ.
csr_waitrequest	1	ٻاھر	configuration رجسٽر انتظار جي درخواست.

Fronthaul Compression IP رجسٽر

ڪنٽرول ۽ اسٽيٽس انٽرفيس ذريعي فرنٿول ڪمپريشن ڪارڪردگي کي ڪنٽرول ۽ مانيٽر ڪريو.
ٽيبل 17. رجسٽر نقشو

CSR_ADDRESS (لفظ اوطاق)	رجسٽر نالو
0x0	compression_mode
0x1	tx_error
0x2	rx_error

ٽيبل 18. compression_mode رجسٽر

بيٽ ويڪر	وصف	پهچ	HW ري سيٽ ويليو
31:9	رکيل	RO	0x0
8:8	فنڪشنل موڊ: • 1'b0 جامد ڪمپريشن موڊ آهي • 1'b1 متحرڪ ڪمپريشن موڊ آهي	RW	0x0
7:0	جامد استعمال ڪندڙ ڊيٽا کمپريشن هيڊر: • 7:4 udIqWidth آهي - 4'b0000 16 بٽ آهي - 4'b1111 15 بٽ آهي -: - 4'b0001 1 بٽ آهي • 3:0 udCompMeth آهي - 4'b0000 ڪو ڪمپريشن ناهي - 4'b0001 بلاڪ فلوٽنگ پوائنٽ آهي - 4'b0011 µ-قانون آهي • ٻيا محفوظ آهن	RW	0x0

ٽيبل 19. tx ايرر رجسٽر

بيٽ ويڪر	وصف	پهچ	HW ري سيٽ ويليو
31:2	رکيل	RO	0x0
1:1	غلط IqWidth. IP سيٽ ڪري ٿو Iqwidth کي 0 (16-bit Iqwidth) جيڪڏهن اهو غلط يا غير معاون Iqwidth ڳولي ٿو.	RW1C	0x0
0:0	غلط ڪمپريشن جو طريقو. IP پيڪٽ کي ڇڏي ٿو.	RW1C	0x0

ٽيبل 20. rx Error Register

بيٽ ويڪر	وصف	پهچ	HW ري سيٽ ويليو
31:8	رکيل	RO	0x0
1:1	غلط IqWidth. IP پيڪٽ کي ڇڏي ٿو.	RW1C	0x0
0:0	غلط ڪمپريشن جو طريقو. IP ھيٺ ڏنل ڊفالٽ سپورٽ ڪمپريشن طريقي سان ڪمپريشن جو طريقو سيٽ ڪري ٿو: • فعال ٿيل بلاڪ فلوٽنگ پوائنٽ صرف: ڊفالٽ بلاڪ فلوٽنگ پوائنٽ ڏانهن. • فعال صرف μ-قانون: ڊفالٽ μ-قانون ڏانهن. • بلاڪ فلوٽنگ پوائنٽ ۽ μ-قانون ٻنهي کي فعال ڪيو: ڊفالٽ کي بلاڪ فلوٽنگ پوائنٽ.	RW1C	0x0

Fronthaul Compression Intel FPGA IPs يوزر گائيڊ آرڪائيو

هن دستاويز جي جديد ۽ پوئين ورزن لاءِ، حوالو ڏيو: Fronthaul Compression Intel FPGA IP يوزر گائيڊ. جيڪڏهن هڪ IP يا سافٽ ويئر ورزن درج نه ڪيو ويو آهي، اڳوڻي IP يا سافٽ ويئر ورزن لاءِ صارف گائيڊ لاڳو ٿئي ٿو.

Fronthaul Compression Intel FPGA IP يوزر گائيڊ لاءِ دستاويز جي نظرثاني جي تاريخ

دستاويزي نسخو	Intel Quartus Prime نسخو	IP نسخو	تبديليون
2022.08.08	21.4	1.0.1	درست ٿيل ميٽا ڊيٽا جي چوٽي 0 کان 0 (ميٽ ڊيٽا بندرگاهن کي بند ڪريو).
2022.03.22	21.4	1.0.1	• بدليل سگنل جا تفصيل: - tx_avst_sink_data ۽ tx_avst_source_data - rx_avst_sink_data ۽ rx_avst_source_data • شامل ڪيو ويو ڊوائيس سپورٽ اسپيڊ گريڊ ٽيبل • شامل ڪيو ويو ڪارڪردگي ۽ وسيلن جو استعمال
2021.12.07	21.3	1.0.0	اپڊيٽ ٿيل آرڊرنگ ڪوڊ.
2021.11.23	21.3	1.0.0	شروعاتي ڇڏڻ.

Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن. * ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.

آن لائين ورجن
موٽ موڪليو
ID: 709301
يو جي-20346
نسخو: 2022.08.08
ISO 9001:2015 رجسٽر ٿيل

دستاويز / وسيلا

	Intel Fronthaul Compression FPGA IP [pdf] استعمال ڪندڙ ھدايت Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	Intel Fronthaul Compression FPGA IP [pdf] استعمال ڪندڙ ھدايت UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

حوالو

• استعمال ڪندڙ دستي