ఫ్రోంటాల్ కంప్రెషన్ FPGA IP
వినియోగదారు గైడ్
ఫ్రోంటాల్ కంప్రెషన్ FPGA IP
Fronthaul కంప్రెషన్ Intel® FPGA IP యూజర్ గైడ్
Intel® Quartus® Prime కోసం నవీకరించబడింది
డిజైన్ సూట్: 21.4 IP
వెర్షన్: 1.0.1
Fronthaul కంప్రెషన్ Intel® FPGA IP గురించి
Fronthaul కంప్రెషన్ IP U-ప్లేన్ IQ డేటా కోసం కంప్రెషన్ మరియు డికంప్రెషన్‌ను కలిగి ఉంటుంది. కంప్రెషన్ ఇంజిన్ వినియోగదారు డేటా కంప్రెషన్ హెడర్ (udCompHdr) ఆధారంగా µ-లా లేదా బ్లాక్ ఫ్లోటింగ్ పాయింట్ కంప్రెషన్‌ను గణిస్తుంది. ఈ IP IQ డేటా, కండ్యూట్ సిగ్నల్స్ మరియు మెటాడేటా మరియు సైడ్‌బ్యాండ్ సిగ్నల్స్ కోసం Avalon స్ట్రీమింగ్ ఇంటర్‌ఫేస్‌ను ఉపయోగిస్తుంది మరియు నియంత్రణ మరియు స్థితి రిజిస్టర్‌ల (CSRలు) కోసం Avalon మెమరీ-మ్యాప్డ్ ఇంటర్‌ఫేస్‌ను ఉపయోగిస్తుంది.
O-RAN స్పెసిఫికేషన్ O-RAN ఫ్రోంటాల్ కంట్రోల్, యూజర్ మరియు సింక్రొనైజేషన్ ప్లేన్ వెర్షన్ 3.0 ఏప్రిల్ 2020 (O-RAN-WG4.CUS)లో పేర్కొన్న సెక్షన్ పేలోడ్ ఫ్రేమ్ ఫార్మాట్ ప్రకారం IP మ్యాప్‌లు కంప్రెస్ చేయబడిన IQలు మరియు వినియోగదారు డేటా కంప్రెషన్ పారామీటర్ (udCompParam) .0-v03.00). Avalon స్ట్రీమింగ్ సింక్ మరియు సోర్స్ ఇంటర్ఫేస్ డేటా వెడల్పు అప్లికేషన్ ఇంటర్ఫేస్ కోసం 128-బిట్‌లు మరియు గరిష్ట కంప్రెసోయిన్ నిష్పత్తి 64:2కి మద్దతివ్వడానికి ట్రాన్స్‌పోర్ట్ ఇంటర్ఫేస్ కోసం 1 బిట్‌లు.
సంబంధిత సమాచారం
O-RAN webసైట్
1.1 Fronthaul కంప్రెషన్ Intel® FPGA IP ఫీచర్లు
- -లా మరియు బ్లాక్ ఫ్లోటింగ్ పాయింట్ కంప్రెషన్ మరియు డికంప్రెషన్
- IQ వెడల్పు 8-బిట్ నుండి 16-బిట్
- U-ప్లేన్ IQ ఫార్మాట్ మరియు కంప్రెషన్ హెడర్ యొక్క స్టాటిక్ మరియు డైనమిక్ కాన్ఫిగరేషన్
- బహుళ విభాగాల ప్యాకెట్ (O-RAN కంప్లైంట్ ఆన్‌లో ఉంటే)
1.2 Fronthaul కంప్రెషన్ Intel® FPGA IP పరికరం కుటుంబ మద్దతు
Intel FPGA IP కోసం క్రింది పరికర మద్దతు స్థాయిలను అందిస్తుంది:
- ముందస్తు మద్దతు–ఈ పరికర కుటుంబం కోసం అనుకరణ మరియు సంకలనం కోసం IP అందుబాటులో ఉంది. FPGA ప్రోగ్రామింగ్ file (.pof) క్వార్టస్ ప్రైమ్ ప్రో స్ట్రాటిక్స్ 10 ఎడిషన్ బీటా సాఫ్ట్‌వేర్‌కు మద్దతు అందుబాటులో లేదు మరియు IP టైమింగ్ మూసివేతకు హామీ ఇవ్వబడదు. ప్రారంభ లేఅవుట్ సమాచారం ఆధారంగా ఆలస్యం యొక్క ప్రారంభ ఇంజనీరింగ్ అంచనాలను సమయ నమూనాలు కలిగి ఉంటాయి. సిలికాన్ టెస్టింగ్ వాస్తవ సిలికాన్ మరియు టైమింగ్ మోడల్‌ల మధ్య సహసంబంధాన్ని మెరుగుపరుస్తుంది కాబట్టి సమయ నమూనాలు మారవచ్చు. మీరు సిస్టమ్ ఆర్కిటెక్చర్ మరియు వనరుల వినియోగ అధ్యయనాలు, అనుకరణ, పిన్అవుట్, సిస్టమ్ లేటెన్సీ అసెస్‌మెంట్‌లు, ప్రాథమిక సమయ అంచనాలు (పైప్‌లైన్ బడ్జెట్) మరియు I/O బదిలీ వ్యూహం (డేటా-పాత్ వెడల్పు, బర్స్ట్ డెప్త్, I/O స్టాండర్డ్స్ ట్రేడ్‌ఆఫ్‌లు) కోసం ఈ IP కోర్‌ని ఉపయోగించవచ్చు. )
- ప్రిలిమినరీ సపోర్ట్-ఇంటెల్ ఈ పరికర కుటుంబం కోసం ప్రిలిమినరీ టైమింగ్ మోడల్‌లతో IP కోర్‌ని ధృవీకరిస్తుంది. IP కోర్ అన్ని ఫంక్షనల్ అవసరాలను తీరుస్తుంది, కానీ ఇప్పటికీ పరికర కుటుంబం కోసం సమయ విశ్లేషణలో ఉండవచ్చు. మీరు దానిని జాగ్రత్తగా ఉత్పత్తి డిజైన్లలో ఉపయోగించవచ్చు.
- తుది మద్దతు–ఇంటెల్ ఈ పరికర కుటుంబం కోసం తుది సమయ నమూనాలతో IPని ధృవీకరిస్తుంది. పరికర కుటుంబానికి సంబంధించిన అన్ని ఫంక్షనల్ మరియు టైమింగ్ అవసరాలను IP తీరుస్తుంది. మీరు దీన్ని ప్రొడక్షన్ డిజైన్లలో ఉపయోగించవచ్చు.
టేబుల్ 1. ఫ్రోంటాల్ కంప్రెషన్ IP పరికరం కుటుంబ మద్దతు
| పరికర కుటుంబం | మద్దతు |
| Intel® Agilex™ (E-టైల్) | ప్రిలిమినరీ |
| ఇంటెల్ అజిలెక్స్ (F-టైల్) | అడ్వాన్స్ |
| ఇంటెల్ అరియా® 10 | ఫైనల్ |
| Intel Stratix® 10 (H-, మరియు E-టైల్ పరికరాలు మాత్రమే) | ఫైనల్ |
| ఇతర పరికర కుటుంబాలు | మద్దతు లేదు |
పట్టిక 2. పరికర మద్దతు గల స్పీడ్ గ్రేడ్‌లు
| పరికర కుటుంబం | FPGA ఫ్యాబ్రిక్ స్పీడ్ గ్రేడ్ |
| ఇంటెల్ అజిలెక్స్ | 3 |
| ఇంటెల్ అరియా 10 | 2 |
| ఇంటెల్ స్ట్రాటిక్స్ 10 | 2 |
1.3 Fronthaul కంప్రెషన్ ఇంటెల్ FPGA IP కోసం విడుదల సమాచారం
Intel FPGA IP సంస్కరణలు v19.1 వరకు Intel Quartus® Prime Design Suite సాఫ్ట్‌వేర్ వెర్షన్‌లతో సరిపోలాయి. ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ సాఫ్ట్‌వేర్ వెర్షన్ 19.2లో ప్రారంభించి, ఇంటెల్ FPGA IP కొత్త వెర్షన్ స్కీమ్‌ను కలిగి ఉంది.
Intel FPGA IP వెర్షన్ (XYZ) సంఖ్య ప్రతి ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ వెర్షన్‌తో మారవచ్చు. దీనిలో మార్పు:
- X అనేది IP యొక్క ప్రధాన పునర్విమర్శను సూచిస్తుంది. మీరు ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌ను అప్‌డేట్ చేస్తే, మీరు తప్పనిసరిగా IPని రీజెనరేట్ చేయాలి.
- IPలో కొత్త ఫీచర్లు ఉన్నాయని Y సూచిస్తుంది. ఈ కొత్త ఫీచర్‌లను చేర్చడానికి మీ IPని రీజెనరేట్ చేయండి.
- IPలో చిన్న మార్పులు ఉన్నాయని Z సూచిస్తుంది. ఈ మార్పులను చేర్చడానికి మీ IPని మళ్లీ రూపొందించండి.
టేబుల్ 3. ఫ్రోంటాల్ కంప్రెషన్ IP విడుదల సమాచారం
| అంశం | వివరణ |
| వెర్షన్ | 1.0.1 |
| విడుదల తేదీ | ఫిబ్రవరి 2022 |
| ఆర్డర్ కోడ్ | IP-FH-COMP |
1.4 Fronthaul కుదింపు పనితీరు మరియు వనరుల వినియోగం
Intel Agilex పరికరం, Intel Arria 10 పరికరం మరియు Intel Stratix 10 పరికరాన్ని లక్ష్యంగా చేసుకున్న IP యొక్క వనరులు
టేబుల్ 4. ఫ్రోంటాల్ కంప్రెషన్ పనితీరు మరియు వనరుల వినియోగం
అన్ని ఎంట్రీలు కంప్రెషన్ మరియు డికంప్రెషన్ డేటా దిశ IP కోసం
| పరికరం | IP | ALMలు | లాజిక్ రిజిస్టర్లు | M20K | |
| ప్రాథమిక | సెకండరీ | ||||
| ఇంటెల్ అజిలెక్స్ | బ్లాక్-ఫ్లోటింగ్ పాయింట్ | 14,969 | 25,689 | 6,093 | 0 |
| µ-చట్టం | 22,704 | 39,078 | 7,896 | 0 | |
| బ్లాక్-ఫ్లోటింగ్ పాయింట్ మరియు µ-లా | 23,739 | 41,447 | 8,722 | 0 | |
| బ్లాక్-ఫ్లోటింగ్ పాయింట్, µ-లా మరియు విస్తరించిన IQ వెడల్పు | 23,928 | 41,438 | 8,633 | 0 | |
| ఇంటెల్ అరియా 10 | బ్లాక్-ఫ్లోటింగ్ పాయింట్ | 12,403 | 16,156 | 5,228 | 0 |
| µ-చట్టం | 18,606 | 23,617 | 5,886 | 0 | |
| బ్లాక్-ఫ్లోటింగ్ పాయింట్ మరియు µ-లా | 19,538 | 24,650 | 6,140 | 0 | |
| బ్లాక్-ఫ్లోటింగ్ పాయింట్, µ-లా మరియు విస్తరించిన IQ వెడల్పు | 19,675 | 24,668 | 6,141 | 0 | |
| ఇంటెల్ స్ట్రాటిక్స్ 10 | బ్లాక్-ఫ్లోటింగ్ పాయింట్ | 16,852 | 30,548 | 7,265 | 0 |
| µ-చట్టం | 24,528 | 44,325 | 8,080 | 0 | |
| బ్లాక్-ఫ్లోటింగ్ పాయింట్ మరియు µ-లా | 25,690 | 47,357 | 8,858 | 0 | |
| బ్లాక్-ఫ్లోటింగ్ పాయింట్, µ-లా మరియు విస్తరించిన IQ వెడల్పు | 25,897 | 47,289 | 8,559 | 0 | |
Fronthaul కంప్రెషన్ Intel FPGA IPతో ప్రారంభించడం
Fronthaul కంప్రెషన్ IPని ఇన్‌స్టాల్ చేయడం, పారామీటర్ చేయడం, అనుకరించడం మరియు ప్రారంభించడం గురించి వివరిస్తుంది.
2.1 ఫ్రోంటాల్ కంప్రెషన్ IPని పొందడం, ఇన్‌స్టాల్ చేయడం మరియు లైసెన్స్ ఇవ్వడం
Fronthaul కంప్రెషన్ IP అనేది ఇంటెల్ క్వార్టస్ ప్రైమ్ విడుదలతో చేర్చబడని ఒక పొడిగించిన Intel FPGA IP.
- మీకు నా ఇంటెల్ ఖాతా లేకుంటే దాన్ని సృష్టించండి.
- సెల్ఫ్-సర్వీస్ లైసెన్సింగ్ సెంటర్ (SSLC)ని యాక్సెస్ చేయడానికి లాగిన్ చేయండి.
- Fronthaul కంప్రెషన్ IPని కొనుగోలు చేయండి.
- SSLC పేజీలో, IP కోసం రన్ క్లిక్ చేయండి. మీ IP ఇన్‌స్టాలేషన్‌కు మార్గనిర్దేశం చేసేందుకు SSLC ఇన్‌స్టాలేషన్ డైలాగ్ బాక్స్‌ను అందిస్తుంది.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ఫోల్డర్ ఉన్న స్థానానికి ఇన్‌స్టాల్ చేయండి.
టేబుల్ 5. ఫ్రోంటాల్ కంప్రెషన్ ఇన్‌స్టాలేషన్ స్థానాలు
| స్థానం | సాఫ్ట్‌వేర్ | వేదిక |
| :\intelFPGA_pro\\quartus\ip \altera_Cloud | ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ | విండోస్ * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ | Linux * |
మూర్తి 1. ఫ్రోంటాల్ కంప్రెషన్ IP ఇన్‌స్టాలేషన్ డైరెక్టరీ స్ట్రక్చర్ ఇంటెల్ క్వార్టస్ ప్రైమ్ ఇన్‌స్టాలేషన్ డైరెక్టరీ
Fronthaul కంప్రెషన్ Intel FPGA IP ఇప్పుడు IP కేటలాగ్‌లో కనిపిస్తుంది.
సంబంధిత సమాచారం
- ఇంటెల్ FPGA webసైట్
- స్వీయ-సేవా లైసెన్సింగ్ కేంద్రం (SSLC)
2.2 ఫ్రోన్థాల్ కంప్రెషన్ IPని పారామీటర్ చేయడం
IP పారామీటర్ ఎడిటర్‌లో మీ అనుకూల IP వైవిధ్యాన్ని త్వరగా కాన్ఫిగర్ చేయండి.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ ప్రాజెక్ట్‌ను సృష్టించండి, దీనిలో మీ IP కోర్‌ని ఏకీకృతం చేయండి.
a. ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్‌లో, క్లిక్ చేయండి File కొత్త ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ని సృష్టించడానికి కొత్త ప్రాజెక్ట్ విజార్డ్, లేదా File ఇప్పటికే ఉన్న క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ను తెరవడానికి ప్రాజెక్ట్‌ను తెరవండి. పరికరాన్ని పేర్కొనమని విజర్డ్ మిమ్మల్ని అడుగుతుంది.
బి. IP కోసం స్పీడ్ గ్రేడ్ అవసరాలకు అనుగుణంగా ఉండే పరికర కుటుంబాన్ని పేర్కొనండి.
సి. ముగించు క్లిక్ చేయండి. - IP కేటలాగ్‌లో, Fronthaul కంప్రెషన్ ఇంటెల్ FPGA IPని ఎంచుకోండి. కొత్త IP వేరియేషన్ విండో కనిపిస్తుంది.
- మీ కొత్త అనుకూల IP వైవిధ్యం కోసం ఉన్నత-స్థాయి పేరును పేర్కొనండి. పారామీటర్ ఎడిటర్ IP వేరియేషన్ సెట్టింగ్‌లను aలో సేవ్ చేస్తుంది file అనే .ip.
- సరే క్లిక్ చేయండి. పారామీటర్ ఎడిటర్ కనిపిస్తుంది.
మూర్తి 2. ఫ్రోంటాల్ కంప్రెషన్ IP పారామీటర్ ఎడిటర్ - మీ IP వైవిధ్యం కోసం పారామితులను పేర్కొనండి. నిర్దిష్ట IP పారామితుల గురించి సమాచారం కోసం పారామితులను చూడండి.
- డిజైన్ ఎక్స్‌పై క్లిక్ చేయండిample టాబ్ మరియు మీ డిజైన్ కోసం పారామితులను పేర్కొనండి example.
మూర్తి 3. డిజైన్ Example పారామీటర్ ఎడిటర్ - HDLని రూపొందించు క్లిక్ చేయండి. జనరేషన్ డైలాగ్ బాక్స్ కనిపిస్తుంది.
- అవుట్‌పుట్‌ని పేర్కొనండి file జనరేషన్ ఎంపికలు, ఆపై రూపొందించు క్లిక్ చేయండి. IP వైవిధ్యం fileమీ స్పెసిఫికేషన్ల ప్రకారం లు ఉత్పత్తి చేస్తాయి.
- ముగించు క్లిక్ చేయండి. పరామితి ఎడిటర్ ఉన్నత-స్థాయి .ipని జోడిస్తుంది file స్వయంచాలకంగా ప్రస్తుత ప్రాజెక్ట్‌కి. మీరు .ipని మాన్యువల్‌గా జోడించమని ప్రాంప్ట్ చేయబడితే file ప్రాజెక్ట్‌కి, ప్రాజెక్ట్ జోడించు/తీసివేయి క్లిక్ చేయండి Fileజోడించడానికి ప్రాజెక్ట్‌లో లు file.
- మీ IP వేరియేషన్‌ను రూపొందించి, ఇన్‌స్టాంటియేట్ చేసిన తర్వాత, పోర్ట్‌లను కనెక్ట్ చేయడానికి తగిన పిన్ అసైన్‌మెంట్‌లను చేయండి మరియు ఏదైనా తగిన ప్రతి-ఉదాహరణ RTL పారామితులను సెట్ చేయండి.
2.2.1 Fronthaul కంప్రెషన్ IP పారామితులు
టేబుల్ 6. ఫ్రోంటాల్ కంప్రెషన్ IP పారామితులు
| పేరు | చెల్లుబాటు అయ్యే విలువలు |
వివరణ |
| డేటా దిశ | TX మరియు RX, TX మాత్రమే, RX మాత్రమే | కుదింపు కోసం TXని ఎంచుకోండి; డికంప్రెషన్ కోసం RX. |
| కుదింపు పద్ధతి | BFP, ము-లా, లేదా BFP మరియు ము-లా | బ్లాక్ ఫ్లోటింగ్ పాయింట్, µ-లా లేదా రెండింటినీ ఎంచుకోండి. |
| మెటాడేటా వెడల్పు | 0 (మెటాడేటా పోర్ట్‌లను నిలిపివేయండి), 32, 64, 96, 128 (బిట్) | మెటాడేటా బస్ యొక్క బిట్ వెడల్పును పేర్కొనండి (కంప్రెస్డ్ డేటా). |
| విస్తరించిన IQ వెడల్పును ప్రారంభించండి | ఆన్ లేదా ఆఫ్ | 8-బిట్ నుండి 16-బిట్ వరకు మద్దతు ఉన్న IqWidth కోసం ఆన్ చేయండి. 9, 12, 14 మరియు 16-బిట్‌ల మద్దతు ఉన్న IqWidth కోసం ఆఫ్ చేయండి. |
| O-RAN కంప్లైంట్ | ఆన్ లేదా ఆఫ్ | మెటాడేటా పోర్ట్ కోసం ORAN IP మ్యాపింగ్‌ని అనుసరించడానికి ఆన్ చేయండి మరియు ప్రతి సెక్షన్ హెడర్‌కి మెటాడేటా చెల్లుబాటు అయ్యే సిగ్నల్‌ను నొక్కి చెప్పండి. IP 128-బిట్ వెడల్పు మెటాడేటాకు మాత్రమే మద్దతు ఇస్తుంది. IP ఒక ప్యాకెట్‌కు ఒకే విభాగం మరియు బహుళ విభాగాలకు మద్దతు ఇస్తుంది. ప్రతి విభాగంలో మెటాడేటా చెల్లుబాటు అయ్యే నిర్థారణతో మెటాడేటా చెల్లుబాటు అవుతుంది. మ్యాపింగ్ అవసరం లేకుండా IP మెటాడేటాను పాస్త్రూ కండ్యూట్ సిగ్నల్‌లుగా ఉపయోగిస్తుంది కాబట్టి ఆఫ్ చేయండి (ఉదా: U-plane numPrb 0గా భావించబడుతుంది). IP మెటాడేటా వెడల్పులు 0 (మెటాడేటా పోర్ట్‌లను నిలిపివేయి), 32, 64, 96, 128 బిట్‌లకు మద్దతు ఇస్తుంది. IP ఒక ప్యాకెట్‌కు ఒకే విభాగానికి మద్దతు ఇస్తుంది. మెటాడేటా ప్రతి ప్యాకెట్‌కు చెల్లుబాటు అయ్యే మెటాడేటా వద్ద ఒకసారి మాత్రమే చెల్లుబాటు అవుతుంది. |
2.3 IP రూపొందించబడింది File నిర్మాణం
ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ సాఫ్ట్‌వేర్ కింది IP కోర్ అవుట్‌పుట్‌ను ఉత్పత్తి చేస్తుంది file నిర్మాణం.
టేబుల్ 7. రూపొందించిన IP Files
| File పేరు |
వివరణ |
| <your_ip>.ip | ప్లాట్‌ఫారమ్ డిజైనర్ సిస్టమ్ లేదా అగ్ర-స్థాయి IP వైవిధ్యం file.your_ip> అనేది మీరు మీ IP వైవిధ్యానికి ఇచ్చే పేరు. |
| <your_ip>.సెంపి | VHDL కాంపోనెంట్ డిక్లరేషన్ (.cmp) file అనేది వచనం file మీరు VHDL డిజైన్‌లో ఉపయోగించగల స్థానిక సాధారణ మరియు పోర్ట్ నిర్వచనాలను కలిగి ఉంటుంది files. |
| <your_ip>.html | కనెక్షన్ సమాచారాన్ని కలిగి ఉన్న నివేదిక, అది కనెక్ట్ చేయబడిన ప్రతి యజమానికి సంబంధించి ప్రతి బానిస చిరునామాను చూపే మెమరీ మ్యాప్ మరియు పారామీటర్ అసైన్‌మెంట్‌లు. |
| <your_ip>_generation.rpt | IP లేదా ప్లాట్‌ఫారమ్ డిజైనర్ జనరేషన్ లాగ్ file. IP ఉత్పత్తి సమయంలో సందేశాల సారాంశం. |
| <your_ip>.qgsimc | పెరుగుతున్న పునరుత్పత్తికి మద్దతు ఇవ్వడానికి అనుకరణ పారామితులను జాబితా చేస్తుంది. |
| <your_ip>.qgsynthc | పెరుగుతున్న పునరుత్పత్తికి మద్దతు ఇవ్వడానికి సంశ్లేషణ పారామితులను జాబితా చేస్తుంది. |
| <your_ip>.qip | ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌లో IP కాంపోనెంట్‌ను ఇంటిగ్రేట్ చేయడానికి మరియు కంపైల్ చేయడానికి IP భాగం గురించి అవసరమైన మొత్తం సమాచారాన్ని కలిగి ఉంటుంది. |
| <your_ip>.sopcinfo | మీ ప్లాట్‌ఫారమ్ డిజైనర్ సిస్టమ్‌లోని కనెక్షన్‌లు మరియు IP కాంపోనెంట్ పారామిటరైజేషన్‌లను వివరిస్తుంది. మీరు IP భాగాల కోసం సాఫ్ట్‌వేర్ డ్రైవర్‌లను అభివృద్ధి చేసినప్పుడు అవసరాలను పొందడానికి మీరు దాని కంటెంట్‌లను అన్వయించవచ్చు. Nios® II టూల్ చైన్ వంటి దిగువ సాధనాలు దీనిని ఉపయోగిస్తాయి file. ది .sopcinfo file మరియు system.h file Nios II టూల్ చైన్ కోసం రూపొందించబడినది స్లేవ్‌ను యాక్సెస్ చేసే ప్రతి యజమానికి సంబంధించి ప్రతి స్లేవ్ చిరునామా మ్యాప్ సమాచారాన్ని కలిగి ఉంటుంది. నిర్దిష్ట స్లేవ్ కాంపోనెంట్‌ని యాక్సెస్ చేయడానికి వేర్వేరు మాస్టర్‌లు వేరే అడ్రస్ మ్యాప్‌ని కలిగి ఉండవచ్చు. |
| <your_ip>.csv | IP భాగం యొక్క అప్‌గ్రేడ్ స్థితి గురించి సమాచారాన్ని కలిగి ఉంటుంది. |
| <your_ip>.bsf | ఒక బ్లాక్ సింబల్ File (.bsf) ఇంటెల్ క్వార్టస్ ప్రైమ్ బ్లాక్ రేఖాచిత్రంలో ఉపయోగం కోసం IP వైవిధ్యం యొక్క ప్రాతినిధ్యం Files (.bdf). |
| <your_ip>.spd | అవసరమైన ఇన్పుట్ file మద్దతు ఉన్న సిమ్యులేటర్‌ల కోసం అనుకరణ స్క్రిప్ట్‌లను రూపొందించడానికి ip-make-simscript కోసం. .spd file యొక్క జాబితాను కలిగి ఉంది fileమీరు ప్రారంభించగల జ్ఞాపకాల గురించిన సమాచారంతో పాటు అనుకరణ కోసం రూపొందించబడిన లు. |
| <your_ip>.ppf | పిన్ ప్లానర్ File (.ppf) పిన్ ప్లానర్‌తో ఉపయోగం కోసం సృష్టించబడిన IP భాగాల కోసం పోర్ట్ మరియు నోడ్ అసైన్‌మెంట్‌లను నిల్వ చేస్తుంది. |
| <your_ip>_bb.v | మీరు వెరిలాగ్ బ్లాక్-బాక్స్ (_bb.v)ని ఉపయోగించవచ్చు. file బ్లాక్ బాక్స్‌గా ఉపయోగించడానికి ఖాళీ మాడ్యూల్ డిక్లరేషన్‌గా. |
| <your_ip>_inst.v లేదా _inst.vhd | HDL మాజీample తక్షణ టెంప్లేట్. మీరు ఇందులోని విషయాలను కాపీ చేసి పేస్ట్ చేయవచ్చు file మీ HDL లోకి file IP వైవిధ్యాన్ని తక్షణం చేయడానికి. |
| <your_ip>.v లేదాyour_ip>.vhd | HDL fileసంశ్లేషణ లేదా అనుకరణ కోసం ప్రతి సబ్‌మాడ్యూల్ లేదా చైల్డ్ IP కోర్‌ను ఇన్‌స్టాంటియేట్ చేసేవి. |
| గురువు/ | అనుకరణను సెటప్ చేయడానికి మరియు అమలు చేయడానికి ModelSim* స్క్రిప్ట్ msim_setup.tclని కలిగి ఉంటుంది. |
| సారాంశం/vcs/ సారాంశం/vcsmx/ | VCS* అనుకరణను సెటప్ చేయడానికి మరియు అమలు చేయడానికి షెల్ స్క్రిప్ట్ vcs_setup.shని కలిగి ఉంది. షెల్ స్క్రిప్ట్ vcsmx_setup.sh మరియు synopsys_ sim.setupని కలిగి ఉంది file VCS MX* అనుకరణను సెటప్ చేయడానికి మరియు అమలు చేయడానికి. |
| ధాతువు/ | షెల్ స్క్రిప్ట్ ncsim_setup.sh మరియు ఇతర సెటప్‌ను కలిగి ఉంది fileNCSIM* అనుకరణను సెటప్ చేయడానికి మరియు అమలు చేయడానికి s. |
| ఆల్డెక్/ | Aldec* అనుకరణను సెటప్ చేయడానికి మరియు అమలు చేయడానికి షెల్ స్క్రిప్ట్ rivierapro_setup.shని కలిగి ఉంది. |
| xcelium/ | షెల్ స్క్రిప్ట్ xcelium_setup.sh మరియు ఇతర సెటప్‌ను కలిగి ఉంది fileXcelium* అనుకరణను సెటప్ చేయడానికి మరియు అమలు చేయడానికి s. |
| ఉపమాడ్యూల్స్/ | HDLని కలిగి ఉంటుంది fileIP కోర్ సబ్‌మాడ్యూల్స్ కోసం s. |
| <పిల్లల IP కోర్లు>/ | రూపొందించబడిన ప్రతి చైల్డ్ IP కోర్ డైరెక్టరీకి, ప్లాట్‌ఫారమ్ డిజైనర్ సింథ్/ మరియు సిమ్/ సబ్-డైరెక్టరీలను ఉత్పత్తి చేస్తుంది. |
Fronthaul కంప్రెషన్ IP ఫంక్షనల్ వివరణ
మూర్తి 4. ఫ్రోంటాల్ కంప్రెషన్ IP కంప్రెషన్ మరియు డికంప్రెషన్‌ను కలిగి ఉంటుంది. ఫ్రోంటాల్ కంప్రెషన్ IP బ్లాక్ రేఖాచిత్రం
కంప్రెషన్ మరియు డికంప్రెషన్
ప్రిప్రాసెసింగ్ బ్లాక్-ఆధారిత బిట్ షిఫ్ట్ బ్లాక్ 12 రిసోర్స్ ఎలిమెంట్స్ (REs) యొక్క రిసోర్స్ బ్లాక్ కోసం వాంఛనీయ బిట్-షిఫ్ట్‌లను ఉత్పత్తి చేస్తుంది. బ్లాక్ క్వాంటైజేషన్ శబ్దాన్ని తగ్గిస్తుంది, ముఖ్యంగా తక్కువ-ampలిట్యూడ్ ఎస్ampలెస్. అందువల్ల, ఇది కంప్రెషన్ పరిచయం చేసే ఎర్రర్ వెక్టర్ మాగ్నిట్యూడ్ (EVM)ని తగ్గిస్తుంది. కంప్రెషన్ అల్గోరిథం శక్తి విలువతో దాదాపు స్వతంత్రంగా ఉంటుంది. సంక్లిష్ట ఇన్‌పుట్‌ని ఊహిస్తే samples x = x1 + jxQ, రిసోర్స్ బ్లాక్ కోసం నిజమైన మరియు ఊహాత్మక భాగాల గరిష్ట సంపూర్ణ విలువ:
రిసోర్స్ బ్లాక్ కోసం గరిష్ట సంపూర్ణ విలువను కలిగి ఉన్నందున, కింది సమీకరణం ఆ వనరుల బ్లాక్‌కు కేటాయించిన ఎడమ షిఫ్ట్ విలువను నిర్ణయిస్తుంది:
బిట్‌విడ్త్ అంటే ఇన్పుట్ బిట్ వెడల్పు.
IP 8, 9, 10, 11, 12, 13, 14, 15, 16 యొక్క కుదింపు నిష్పత్తులకు మద్దతు ఇస్తుంది.
ము-లా కంప్రెషన్ మరియు డికంప్రెషన్
అల్గోరిథం ము-లా కంపాండింగ్ టెక్నిక్‌ని ఉపయోగిస్తుంది, ఇది స్పీచ్ కంప్రెషన్ విస్తృతంగా ఉపయోగిస్తుంది. ఈ సాంకేతికత రౌండింగ్ మరియు బిట్-ట్రంకేషన్‌కు ముందు ఫంక్షన్, f(x)తో కూడిన కంప్రెసర్ ద్వారా ఇన్పుట్ అన్‌కంప్రెస్డ్ సిగ్నల్, xని పాస్ చేస్తుంది. టెక్నిక్ కంప్రెస్డ్ డేటా, y, ఇంటర్‌ఫేస్‌పై పంపుతుంది. స్వీకరించబడిన డేటా విస్తరిస్తున్న ఫంక్షన్ గుండా వెళుతుంది (ఇది కంప్రెసర్ యొక్క విలోమం, F-1(y). సాంకేతికత కంప్రెస్ చేయని డేటాను కనిష్ట పరిమాణ లోపంతో పునరుత్పత్తి చేస్తుంది.
సమీకరణం 1. కంప్రెసర్ మరియు డికంప్రెసర్ విధులు
ము-లా IQ కంప్రెషన్ అల్గోరిథం O-RAN స్పెసిఫికేషన్‌ను అనుసరిస్తుంది.
సంబంధిత సమాచారం
O-RAN webసైట్
3.1 ఫ్రోంటాల్ కంప్రెషన్ IP సిగ్నల్స్
IPని కనెక్ట్ చేయండి మరియు నియంత్రించండి.
క్లాక్ మరియు రీసెట్ ఇంటర్ఫేస్ సిగ్నల్స్=
టేబుల్ 8. క్లాక్ మరియు రీసెట్ ఇంటర్ఫేస్ సిగ్నల్స్
| సిగ్నల్ పేరు | బిట్‌విడ్త్ | దిశ |
వివరణ |
| tx_clk | 1 | ఇన్పుట్ | ట్రాన్స్మిటర్ గడియారం. క్లాక్ ఫ్రీక్వెన్సీ 390.625 Gbps కోసం 25 MHz మరియు 156.25 Gbps కోసం 10MHz. అన్ని ట్రాన్స్మిటర్ ఇంటర్ఫేస్ సిగ్నల్‌లు ఈ గడియారానికి సింక్రోనస్‌గా ఉంటాయి. |
| rx_clk | 1 | ఇన్పుట్ | రిసీవర్ గడియారం. క్లాక్ ఫ్రీక్వెన్సీ 390.625 Gbps కోసం 25 MHz మరియు 156.25 Gbps కోసం 10MHz. అన్ని రిసీవర్ ఇంటర్ఫేస్ సిగ్నల్‌లు ఈ గడియారానికి సింక్రోనస్‌గా ఉంటాయి. |
| csr_clk | 1 | ఇన్పుట్ | CSR ఇంటర్ఫేస్ కోసం గడియారం. క్లాక్ ఫ్రీక్వెన్సీ 100 MHz. |
| tx_rst_n | 1 | ఇన్పుట్ | ట్రాన్స్మిటర్ ఇంటర్ఫేస్ కోసం యాక్టివ్ తక్కువ రీసెట్ tx_clkకి సమకాలీకరించబడింది. |
| rx_rst_n | 1 | ఇన్పుట్ | rx_clkకి సమకాలీకరించబడిన రిసీవర్ ఇంటర్ఫేస్ కోసం సక్రియ తక్కువ రీసెట్. |
| csr_rst_n | 1 | ఇన్పుట్ | CSR ఇంటర్ఫేస్ కోసం సక్రియ తక్కువ రీసెట్ csr_clkకి సమకాలీకరించబడింది. |
ట్రాన్స్‌మిట్ ట్రాన్స్‌పోర్ట్ ఇంటర్ఫేస్ సిగ్నల్స్
టేబుల్ 9. ట్రాన్స్‌మిట్ ట్రాన్స్‌పోర్ట్ ఇంటర్ఫేస్ సిగ్నల్స్
అన్ని సిగ్నల్ రకాలు సంతకం చేయని పూర్ణాంకం.
|
సిగ్నల్ పేరు |
బిట్‌విడ్త్ | దిశ |
వివరణ |
| tx_avst_source_valid | 1 | అవుట్‌పుట్ | నొక్కిచెప్పినప్పుడు, avst_source_dataలో చెల్లుబాటు అయ్యే డేటా అందుబాటులో ఉందని సూచిస్తుంది. |
| tx_avst_source_data | 64 | అవుట్‌పుట్ | udCompParam, iSతో సహా PRB ఫీల్డ్‌లుample మరియు qSample. తదుపరి విభాగం PRB ఫీల్డ్‌లు మునుపటి విభాగం PRB ఫీల్డ్‌కి సంగ్రహించబడ్డాయి. |
| tx_avst_source_startofpacket | 1 | అవుట్‌పుట్ | ఫ్రేమ్ యొక్క మొదటి బైట్‌ని సూచిస్తుంది. |
| tx_avst_source_endofpacket | 1 | అవుట్‌పుట్ | ఫ్రేమ్ యొక్క చివరి బైట్‌ని సూచిస్తుంది. |
| tx_avst_source_ready | 1 | ఇన్పుట్ | నొక్కి చెప్పినప్పుడు, రవాణా లేయర్ డేటాను ఆమోదించడానికి సిద్ధంగా ఉందని సూచిస్తుంది. ఈ ఇంటర్ఫేస్ కోసం సిద్ధంగా లేటెన్సీ = 0. |
| tx_avst_source_empty | 3 | అవుట్‌పుట్ | avst_source_endofpacket నొక్కిచెప్పబడినప్పుడు avst_source_dataలో ఖాళీ బైట్‌ల సంఖ్యను పేర్కొంటుంది. |
| tx_udcomphdr_o | 8 | అవుట్‌పుట్ | వినియోగదారు డేటా కంప్రెషన్ హెడర్ ఫీల్డ్. tx_avst_source_validతో సమకాలీకరించబడింది. కుదింపు పద్ధతి మరియు IQ బిట్ వెడల్పును నిర్వచిస్తుంది డేటా విభాగంలో వినియోగదారు డేటా కోసం. • [7:4] : udIqWidth • udIqWidth=16 కోసం 0, లేకపోతే udIqWidth e,g,: — 0000b అంటే I మరియు Q ప్రతి 16 బిట్‌ల వెడల్పు; — 0001b అంటే I మరియు Q ప్రతి 1 బిట్ వెడల్పు; — 1111b అంటే I మరియు Q ప్రతి 15 బిట్‌ల వెడల్పు • [3:0] : udCompMeth - 0000b - కుదింపు లేదు — 0001b - బ్లాక్-ఫ్లోటింగ్ పాయింట్ — 0011b – µ- చట్టం — ఇతరులు – భవిష్యత్తు పద్ధతుల కోసం రిజర్వ్ చేయబడింది. |
| tx_metadata_o | METADATA_WIDTH | అవుట్‌పుట్ | కండ్యూట్ సిగ్నల్స్ పాస్త్రూ మరియు కంప్రెస్ చేయబడవు. tx_avst_source_validతో సమకాలీకరించబడింది. కాన్ఫిగర్ చేయగల బిట్‌విడ్త్ METADATA_WIDTH. మీరు ఆన్ చేసినప్పుడు O-RAN కంప్లైంట్, సూచించండి పట్టిక 13 పేజీ 17. మీరు ఆఫ్ చేసినప్పుడు O-RAN కంప్లైంట్, ఈ సిగ్నల్ tx_avst_source_startofpacket 1 అయినప్పుడు మాత్రమే చెల్లుబాటు అవుతుంది. tx_metadata_o చెల్లుబాటు అయ్యే సిగ్నల్‌ని కలిగి ఉండదు మరియు చెల్లుబాటు అయ్యే చక్రాన్ని సూచించడానికి tx_avst_source_validని ఉపయోగిస్తుంది. మీరు ఎంచుకున్నప్పుడు అందుబాటులో లేదు 0 మెటాడేటా పోర్ట్‌లను నిలిపివేయండి కోసం మెటాడేటా వెడల్పు. |
రవాణా ఇంటర్ఫేస్ సిగ్నల్‌లను స్వీకరించండి
టేబుల్ 10. ట్రాన్స్‌పోర్ట్ ఇంటర్ఫేస్ సిగ్నల్స్ స్వీకరించండి
ఈ ఇంటర్‌ఫేస్‌లో బ్యాక్‌ప్రెషర్ లేదు. ఈ ఇంటర్‌ఫేస్‌లో Avalon స్ట్రీమింగ్ ఖాళీ సిగ్నల్ అవసరం లేదు ఎందుకంటే ఇది ఎల్లప్పుడూ సున్నా.
| సిగ్నల్ పేరు | బిట్‌విడ్త్ | దిశ |
వివరణ |
| rx_avst_sink_valid | 1 | ఇన్పుట్ | నొక్కిచెప్పినప్పుడు, avst_sink_dataలో చెల్లుబాటు అయ్యే డేటా అందుబాటులో ఉందని సూచిస్తుంది. ఈ ఇంటర్ఫేస్ వద్ద avst_sink_ready సిగ్నల్ లేదు. |
| rx_avst_sink_data | 64 | ఇన్పుట్ | udCompParam, iSతో సహా PRB ఫీల్డ్‌లుample మరియు qSample. తదుపరి విభాగం PRB ఫీల్డ్‌లు మునుపటి విభాగం PRB ఫీల్డ్‌కి సంగ్రహించబడ్డాయి. |
| rx_avst_sink_startofpacket | 1 | ఇన్పుట్ | ఫ్రేమ్ యొక్క మొదటి బైట్‌ని సూచిస్తుంది. |
| rx_avst_sink_endofpacket | 1 | ఇన్పుట్ | ఫ్రేమ్ యొక్క చివరి బైట్‌ని సూచిస్తుంది. |
| rx_avst_sink_error | 1 | ఇన్పుట్ | avst_sink_endofpacket వలె అదే చక్రంలో నొక్కిచెప్పినప్పుడు, ప్రస్తుత ప్యాకెట్ ఎర్రర్ ప్యాకెట్ అని సూచిస్తుంది |
| rx_udcomphdr_i | 8 | ఇన్పుట్ | వినియోగదారు డేటా కంప్రెషన్ హెడర్ ఫీల్డ్. rx_metadata_valid_iతో సమకాలీకరించబడింది. డేటా విభాగంలో వినియోగదారు డేటా కోసం కుదింపు పద్ధతి మరియు IQ బిట్ వెడల్పును నిర్వచిస్తుంది. • [7:4] : udIqWidth • udIqWidth=16 కోసం 0, లేకుంటే udIqWidthకి సమానం. ఉదా — 0000b అంటే I మరియు Q ప్రతి 16 బిట్‌ల వెడల్పు; — 0001b అంటే I మరియు Q ప్రతి 1 బిట్ వెడల్పు; — 1111b అంటే I మరియు Q ప్రతి 15 బిట్‌ల వెడల్పు • [3:0] : udCompMeth - 0000b - కుదింపు లేదు — 0001b – బ్లాక్ ఫ్లోటింగ్ పాయింట్ — 0011b – µ- చట్టం — ఇతరులు – భవిష్యత్తు పద్ధతుల కోసం రిజర్వ్ చేయబడింది. |
| rx_metadata_i | METADATA_WIDTH | ఇన్పుట్ | కంప్రెస్డ్ కండ్యూట్ సిగ్నల్స్ పాస్త్రూ. rx_metadata_valid_i నొక్కిచెప్పబడినప్పుడు rx_metadata_i సంకేతాలు చెల్లుబాటు అవుతాయి, rx_avst_sink_validతో సమకాలీకరించబడతాయి. కాన్ఫిగర్ చేయగల బిట్‌విడ్త్ METADATA_WIDTH. మీరు ఆన్ చేసినప్పుడు O-RAN కంప్లైంట్, సూచించండి పట్టిక 15 18వ పేజీలో. మీరు ఆఫ్ చేసినప్పుడు O-RAN కంప్లైంట్, ఈ rx_metadata_i సిగ్నల్ rx_metadata_valid_i మరియు rx_avst_sink_startofpacket రెండూ 1కి సమానంగా ఉన్నప్పుడు మాత్రమే చెల్లుబాటు అవుతుంది. మీరు ఎంచుకున్నప్పుడు అందుబాటులో ఉండదు 0 మెటాడేటా పోర్ట్‌లను నిలిపివేయండి కోసం మెటాడేటా వెడల్పు. |
| rx_metadata_valid_i | 1 | ఇన్పుట్ | హెడర్‌లు (rx_udcomphdr_i మరియు rx_metadata_i) చెల్లుబాటు అయ్యేవని సూచిస్తుంది. rx_avst_sink_validతో సమకాలీకరించబడింది. తప్పనిసరి సిగ్నల్. O-RAN బ్యాక్‌వర్డ్ అనుకూలత కోసం, IP చెల్లుబాటు అయ్యే సాధారణ హెడర్ IEలు మరియు పునరావృతమయ్యే విభాగం IEలను కలిగి ఉంటే rx_metadata_valid_iని నొక్కి చెప్పండి. rx_avst_sink_dataలో కొత్త విభాగం ఫిజికల్ రిసోర్స్ బ్లాక్ (PRB) ఫీల్డ్‌లను అందించినప్పుడు, rx_metadata_valid_iతో పాటు rx_metadata_i ఇన్‌పుట్‌లో కొత్త సెక్షన్ IEలను అందించండి. |
అప్లికేషన్ ఇంటర్ఫేస్ సిగ్నల్‌లను ప్రసారం చేయండి
టేబుల్ 11. అప్లికేషన్ ఇంటర్ఫేస్ సిగ్నల్‌లను ప్రసారం చేయండి
|
సిగ్నల్ పేరు |
బిట్‌విడ్త్ | దిశ |
వివరణ |
| tx_avst_sink_valid | 1 | ఇన్పుట్ | నొక్కిచెప్పినప్పుడు, ఈ ఇంటర్‌ఫేస్‌లో చెల్లుబాటు అయ్యే PRB ఫీల్డ్‌లు అందుబాటులో ఉన్నాయని సూచిస్తుంది. స్ట్రీమింగ్ మోడ్‌లో పనిచేస్తున్నప్పుడు, ప్యాకెట్ ప్రారంభం మరియు ప్యాకెట్ ముగింపు మధ్య చెల్లుబాటు అయ్యే సిగ్నల్ డీసర్షన్ లేదని నిర్ధారించుకోండి, సిద్ధంగా ఉన్న సిగ్నల్ డీసర్ట్ అయినప్పుడు మాత్రమే మినహాయింపు. |
| tx_avst_sink_data | 128 | ఇన్పుట్ | నెట్‌వర్క్ బైట్ క్రమంలో అప్లికేషన్ లేయర్ నుండి డేటా. |
| tx_avst_sink_startofpacket | 1 | ఇన్పుట్ | ప్యాకెట్ యొక్క మొదటి PRB బైట్‌ను సూచించండి |
| tx_avst_sink_endofpacket | 1 | ఇన్పుట్ | ప్యాకెట్ యొక్క చివరి PRB బైట్‌ను సూచించండి |
| tx_avst_sink_ready | 1 | అవుట్‌పుట్ | నొక్కి చెప్పినప్పుడు, అప్లికేషన్ ఇంటర్ఫేస్ నుండి డేటాను ఆమోదించడానికి O-RAN IP సిద్ధంగా ఉందని సూచిస్తుంది. ఈ ఇంటర్ఫేస్ కోసం సిద్ధంగా లేటెన్సీ = 0 |
| tx_udcomphdr_i | 8 | ఇన్పుట్ | వినియోగదారు డేటా కంప్రెషన్ హెడర్ ఫీల్డ్. tx_avst_sink_validతో సమకాలీకరించబడింది. డేటా విభాగంలో వినియోగదారు డేటా కోసం కుదింపు పద్ధతి మరియు IQ బిట్ వెడల్పును నిర్వచిస్తుంది. • [7:4] : udIqWidth • udIqWidth=16 కోసం 0, లేకుంటే udIqWidthకి సమానం. ఉదా — 0000b అంటే I మరియు Q ప్రతి 16 బిట్‌ల వెడల్పు; — 0001b అంటే I మరియు Q ప్రతి 1 బిట్ వెడల్పు; — 1111b అంటే I మరియు Q ప్రతి 15 బిట్‌ల వెడల్పు • [3:0] : udCompMeth - 0000b - కుదింపు లేదు — 0001b - బ్లాక్-ఫ్లోటింగ్ పాయింట్ — 0011b – µ- చట్టం — ఇతరులు – భవిష్యత్తు పద్ధతుల కోసం రిజర్వ్ చేయబడింది. |
| tx_metadata_i | METADATA_WIDTH | ఇన్పుట్ | కండ్యూట్ సిగ్నల్స్ పాస్త్రూ మరియు కంప్రెస్ చేయబడవు. tx_avst_sink_validతో సమకాలీకరించబడింది. కాన్ఫిగర్ చేయగల బిట్‌విడ్త్ METADATA_WIDTH. మీరు ఆన్ చేసినప్పుడు O-RAN కంప్లైంట్, సూచించండి పట్టిక 13 17వ పేజీలో. మీరు ఆఫ్ చేసినప్పుడు O-RAN కంప్లైంట్, tx_avst_sink_startofpacket 1కి సమానం అయినప్పుడు మాత్రమే ఈ సిగ్నల్ చెల్లుబాటు అవుతుంది. tx_metadata_iకి చెల్లుబాటు అయ్యే సిగ్నల్ మరియు ఉపయోగాలు లేవు చెల్లుబాటు అయ్యే చక్రాన్ని సూచించడానికి tx_avst_sink_valid. మీరు ఎంచుకున్నప్పుడు అందుబాటులో లేదు 0 మెటాడేటా పోర్ట్‌లను నిలిపివేయండి కోసం మెటాడేటా వెడల్పు. |
అప్లికేషన్ ఇంటర్ఫేస్ సిగ్నల్‌లను స్వీకరించండి
టేబుల్ 12. అప్లికేషన్ ఇంటర్ఫేస్ సిగ్నల్‌లను స్వీకరించండి
|
సిగ్నల్ పేరు |
బిట్‌విడ్త్ | దిశ |
వివరణ |
| rx_avst_source_valid | 1 | అవుట్‌పుట్ | నొక్కిచెప్పినప్పుడు, ఈ ఇంటర్‌ఫేస్‌లో చెల్లుబాటు అయ్యే PRB ఫీల్డ్‌లు అందుబాటులో ఉన్నాయని సూచిస్తుంది. ఈ ఇంటర్ఫేస్ వద్ద avst_source_ready సిగ్నల్ లేదు. |
| rx_avst_source_data | 128 | అవుట్‌పుట్ | నెట్‌వర్క్ బైట్ క్రమంలో అప్లికేషన్ లేయర్‌కి డేటా. |
| rx_avst_source_startofpacket | 1 | అవుట్‌పుట్ | ప్యాకెట్ యొక్క మొదటి PRB బైట్‌ని సూచిస్తుంది |
| rx_avst_source_endofpacket | 1 | అవుట్‌పుట్ | ప్యాకెట్ యొక్క చివరి PRB బైట్‌ని సూచిస్తుంది |
| rx_avst_source_error | 1 | అవుట్‌పుట్ | ప్యాకెట్లలో లోపం ఉందని సూచిస్తుంది |
| rx_udcomphdr_o | 8 | అవుట్‌పుట్ | వినియోగదారు డేటా కంప్రెషన్ హెడర్ ఫీల్డ్. rx_avst_source_validతో సమకాలీకరించబడింది. డేటా విభాగంలో వినియోగదారు డేటా కోసం కుదింపు పద్ధతి మరియు IQ బిట్ వెడల్పును నిర్వచిస్తుంది. • [7:4] : udIqWidth • udIqWidth=16 కోసం 0, లేకుంటే udIqWidthకి సమానం. ఉదా — 0000b అంటే I మరియు Q ప్రతి 16 బిట్‌ల వెడల్పు; — 0001b అంటే I మరియు Q ప్రతి 1 బిట్ వెడల్పు; — 1111b అంటే I మరియు Q ప్రతి 15 బిట్‌ల వెడల్పు • [3:0] : udCompMeth - 0000b - కుదింపు లేదు — 0001b – బ్లాక్ ఫ్లోటింగ్ పాయింట్ (BFP) — 0011b – µ- చట్టం — ఇతరులు – భవిష్యత్తు పద్ధతుల కోసం రిజర్వ్ చేయబడింది. |
| rx_metadata_o | METADATA_WIDTH | అవుట్‌పుట్ | కంప్రెస్డ్ కండ్యూట్ సిగ్నల్స్ పాస్త్రూ. rx_metadata_valid_o నొక్కిచెప్పబడినప్పుడు rx_metadata_o సంకేతాలు చెల్లుబాటు అవుతాయి, rx_avst_source_validతో సమకాలీకరించబడతాయి. కాన్ఫిగర్ చేయగల బిట్‌విడ్త్ METADATA_WIDTH. మీరు ఆన్ చేసినప్పుడు O-RAN కంప్లైంట్, సూచించండి పట్టిక 14 18వ పేజీలో. మీరు ఆఫ్ చేసినప్పుడు O-RAN కంప్లైంట్, rx_metadata_valid_o 1కి సమానం అయినప్పుడు మాత్రమే rx_metadata_o చెల్లుబాటు అవుతుంది. మీరు ఎంచుకున్నప్పుడు అందుబాటులో లేదు 0 మెటాడేటా పోర్ట్‌లను నిలిపివేయండి కోసం మెటాడేటా వెడల్పు. |
| rx_metadata_valid_o | 1 | అవుట్‌పుట్ | శీర్షికలు (rx_udcomphdr_o మరియు rx_metadata_o) చెల్లుబాటు అయ్యేవి. rx_metadata_valid_o అనేది rx_metadata_o చెల్లుబాటు అయినప్పుడు, rx_avst_source_validతో సమకాలీకరించబడినప్పుడు నిర్ధారించబడుతుంది. |
O-RAN బ్యాక్‌వర్డ్ అనుకూలత కోసం మెటాడేటా మ్యాపింగ్
పట్టిక 13. tx_metadata_i 128-బిట్ ఇన్పుట్
|
సిగ్నల్ పేరు |
బిట్‌విడ్త్ | దిశ | వివరణ |
మెటాడేటా మ్యాపింగ్ |
| రిజర్వ్ చేయబడింది | 16 | ఇన్పుట్ | రిజర్వ్ చేయబడింది. | tx_metadata_i[127:112] |
| tx_u_size | 16 | ఇన్పుట్ | స్ట్రీమింగ్ మోడ్ కోసం U-ప్లేన్ ప్యాకెట్ పరిమాణం బైట్‌లలో. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | ఇన్పుట్ | eCPRI రవాణా హెడర్ నుండి సంగ్రహించబడిన ప్యాకెట్ యొక్క SeqID. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | ఇన్పుట్ | eCPRI రవాణా మరియు RoEflowId కోసం PCID రేడియో ద్వారా ఈథర్నెట్ (RoE) రవాణా కోసం. |
tx_metadata_i[79:64] |
| రిజర్వ్ చేయబడింది | 4 | ఇన్పుట్ | రిజర్వ్ చేయబడింది. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | ఇన్పుట్ | gNB డేటా దిశ. విలువ పరిధి: {0b=Rx (అంటే అప్‌లోడ్), 1b=Tx (అంటే డౌన్‌లోడ్)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | ఇన్పుట్ | IQ డేటా మరియు ఎయిర్ ఇంటర్ఫేస్ మధ్య ఉపయోగించాల్సిన ఛానెల్ ఫిల్టర్‌కు సూచికను నిర్వచిస్తుంది. విలువ పరిధి: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | ఇన్పుట్ | 10 ms ఫ్రేమ్‌ల కోసం ఒక కౌంటర్ (వ్రాపింగ్ వ్యవధి 2.56 సెకన్లు), ప్రత్యేకంగా frameId= ఫ్రేమ్ నంబర్ మాడ్యులో 256. విలువ పరిధి: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | ఇన్పుట్ | 1 ms ఫ్రేమ్ లోపల 10 ms సబ్‌ఫ్రేమ్‌ల కోసం కౌంటర్. విలువ పరిధి: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | ఇన్పుట్ | ఈ పరామితి 1 ms సబ్‌ఫ్రేమ్‌లోని స్లాట్ నంబర్. ఒక సబ్‌ఫ్రేమ్‌లోని అన్ని స్లాట్‌లు ఈ పరామితి ద్వారా లెక్కించబడతాయి. విలువ పరిధి: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=రిజర్వ్ చేయబడింది} |
tx_metadata_i[42:37] |
| tx_u_సింబాలిడ్ | 6 | ఇన్పుట్ | స్లాట్‌లోని చిహ్న సంఖ్యను గుర్తిస్తుంది. విలువ పరిధి: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | ఇన్పుట్ | సెక్షన్ ID U-ప్లేన్ డేటా విభాగాలను డేటాతో అనుబంధించబడిన సంబంధిత C-ప్లేన్ సందేశానికి (మరియు విభాగం రకం) మ్యాప్ చేస్తుంది. విలువ పరిధి: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | ఇన్పుట్ | రిసోర్స్ బ్లాక్ సూచిక. ప్రతి రిసోర్స్ బ్లాక్ ఉపయోగించబడిందా లేదా ప్రతి ఇతర రిసోర్స్ బ్లాక్ ఉపయోగించబడిందో సూచించండి. విలువ పరిధి: {0b=ఉపయోగించిన ప్రతి వనరు బ్లాక్; 1b=ఉపయోగించిన ప్రతి ఇతర వనరుల బ్లాక్} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | ఇన్పుట్ | వినియోగదారు ప్లేన్ డేటా విభాగం యొక్క ప్రారంభ PRB. విలువ పరిధి: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | ఇన్పుట్ | వినియోగదారు ప్లేన్ డేటా విభాగం చెల్లుబాటు అయ్యే PRBలను నిర్వచించండి. | tx_metadata_i[7:0] |
| విలువ పరిధి: {0000 0001b-1111 1111b, 0000 0000b = పేర్కొన్న సబ్‌క్యారియర్ స్పేసింగ్ (SCS) మరియు క్యారియర్ బ్యాండ్‌విడ్త్‌లోని అన్ని PRBలు } | ||||
| tx_u_udCompHdr | 8 | ఇన్పుట్ | డేటా విభాగంలో వినియోగదారు డేటా యొక్క కుదింపు పద్ధతి మరియు IQ బిట్ వెడల్పును నిర్వచించండి. విలువ పరిధి: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
పట్టిక 14. rx_metadata_valid_i/o
|
సిగ్నల్ పేరు |
బిట్‌విడ్త్ | దిశ | వివరణ |
మెటాడేటా మ్యాపింగ్ |
| rx_sec_hdr_valid | 1 | అవుట్‌పుట్ | rx_sec_hdr_valid 1 అయినప్పుడు, U-ప్లేన్ విభాగం డేటా ఫీల్డ్‌లు చెల్లుబాటు అవుతాయి. rx_sec_hdr_valid avst_sink_u_startofpacket మరియు avst_sink_u_validతో సమకాలీకరించబడినప్పుడు, సాధారణ హెడర్ IEలు చెల్లుబాటు అవుతాయి. rx_sec_hdr_valid నిశ్చితార్థం అయినప్పుడు పునరావృతమయ్యే విభాగం IEలు చెల్లుబాటు అవుతాయి, avst_sink_u_validతో సమకాలీకరించబడతాయి. avst_sink_u_dataలో కొత్త సెక్షన్ PRB ఫీల్డ్‌లను అందించినప్పుడు, rx_sec_hdr_valid నిర్ధారితంతో కొత్త సెక్షన్ IEలను అందించండి. |
rx_metadata_valid_o |
పట్టిక 15. rx_metadata_o 128-బిట్ అవుట్‌పుట్
| సిగ్నల్ పేరు | బిట్‌విడ్త్ | దిశ | వివరణ |
మెటాడేటా మ్యాపింగ్ |
| రిజర్వ్ చేయబడింది | 32 | అవుట్‌పుట్ | రిజర్వ్ చేయబడింది. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | అవుట్‌పుట్ | eCPRI రవాణా హెడర్ నుండి సంగ్రహించబడిన ప్యాకెట్ యొక్క SeqID. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | అవుట్‌పుట్ | eCPRI రవాణా కోసం PCID మరియు RoE రవాణా కోసం RoEflowId | rx_metadata_o[79:64] |
| రిజర్వ్ చేయబడింది | 4 | అవుట్‌పుట్ | రిజర్వ్ చేయబడింది. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | అవుట్‌పుట్ | gNB డేటా దిశ. విలువ పరిధి: {0b=Rx (అంటే అప్‌లోడ్), 1b=Tx (అంటే డౌన్‌లోడ్)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | అవుట్‌పుట్ | IQ డేటా మరియు ఎయిర్ ఇంటర్ఫేస్ మధ్య ఉపయోగించడానికి ఛానెల్ ఫిల్టర్‌కు సూచికను నిర్వచిస్తుంది. విలువ పరిధి: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | అవుట్‌పుట్ | 10 ms ఫ్రేమ్‌ల కోసం కౌంటర్ (ర్యాపింగ్ వ్యవధి 2.56 సెకన్లు), ప్రత్యేకంగా frameId= ఫ్రేమ్ నంబర్ మాడ్యులో 256. విలువ పరిధి: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | అవుట్‌పుట్ | 1 ms ఫ్రేమ్ లోపల 10ms సబ్‌ఫ్రేమ్‌ల కోసం కౌంటర్. విలువ పరిధి: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | అవుట్‌పుట్ | 1ms సబ్‌ఫ్రేమ్‌లోని స్లాట్ సంఖ్య. ఒక సబ్‌ఫ్రేమ్‌లోని అన్ని స్లాట్‌లు ఈ పరామితి ద్వారా లెక్కించబడతాయి. విలువ పరిధి: {00 0000b-00 1111b=slotID, 01 0000b-111111b=రిజర్వ్ చేయబడింది} | rx_metadata_o[42:37] |
| rx_u_సింబాలిడ్ | 6 | అవుట్‌పుట్ | స్లాట్‌లోని చిహ్న సంఖ్యను గుర్తిస్తుంది. విలువ పరిధి: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | అవుట్‌పుట్ | సెక్షన్ ID U-ప్లేన్ డేటా విభాగాలను డేటాతో అనుబంధించబడిన సంబంధిత C-ప్లేన్ సందేశానికి (మరియు విభాగం రకం) మ్యాప్ చేస్తుంది. విలువ పరిధి: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | అవుట్‌పుట్ | రిసోర్స్ బ్లాక్ సూచిక. ప్రతి వనరు బ్లాక్ ఉపయోగించబడిందా లేదా ప్రతి ఇతర వనరు ఉపయోగించబడిందో సూచిస్తుంది. విలువ పరిధి: {0b=ఉపయోగించిన ప్రతి వనరు బ్లాక్; 1b=ఉపయోగించిన ప్రతి ఇతర వనరుల బ్లాక్} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | అవుట్‌పుట్ | వినియోగదారు ప్లేన్ డేటా విభాగం యొక్క ప్రారంభ PRB. విలువ పరిధి: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | అవుట్‌పుట్ | వినియోగదారు ప్లేన్ డేటా విభాగం చెల్లుబాటు అయ్యే PRBలను నిర్వచిస్తుంది. విలువ పరిధి: {0000 0001b-1111 1111b, 0000 0000b = పేర్కొన్న SCS మరియు క్యారియర్ బ్యాండ్‌విడ్త్‌లోని అన్ని PRBలు } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | అవుట్‌పుట్ | డేటా విభాగంలో వినియోగదారు డేటా యొక్క కుదింపు పద్ధతి మరియు IQ బిట్ వెడల్పును నిర్వచిస్తుంది. విలువ పరిధి: {0000 0000b-1111 1111b} |
N/A (rx_udcomphdr_o) |
CSR ఇంటర్ఫేస్ సిగ్నల్స్
టేబుల్ 16. CSR ఇంటర్ఫేస్ సిగ్నల్స్
| సిగ్నల్ పేరు | బిట్ వెడల్పు | దిశ |
వివరణ |
| csr_చిరునామా | 16 | ఇన్పుట్ | కాన్ఫిగరేషన్ రిజిస్టర్ చిరునామా. |
| csr_write | 1 | ఇన్పుట్ | కాన్ఫిగరేషన్ రిజిస్టర్ రైట్ ఎనేబుల్. |
| csr_writedata | 32 | ఇన్పుట్ | కాన్ఫిగరేషన్ రిజిస్టర్ రాయడం డేటా. |
| csr_readdata | 32 | అవుట్‌పుట్ | కాన్ఫిగరేషన్ రిజిస్టర్ డేటాను చదవండి. |
| csr_చదవండి | 1 | ఇన్పుట్ | కాన్ఫిగరేషన్ రిజిస్టర్ రీడ్ ఎనేబుల్. |
| csr_readdatavalid | 1 | అవుట్‌పుట్ | కాన్ఫిగరేషన్ రిజిస్టర్ రీడ్ డేటా చెల్లుతుంది. |
| csr_waitrequest | 1 | అవుట్‌పుట్ | కాన్ఫిగరేషన్ రిజిస్టర్ నిరీక్షణ అభ్యర్థన. |
Fronthaul కంప్రెషన్ IP రిజిస్టర్లు
నియంత్రణ మరియు స్థితి ఇంటర్ఫేస్ ద్వారా ఫ్రంట్‌హాల్ కంప్రెషన్ కార్యాచరణను నియంత్రించండి మరియు పర్యవేక్షించండి.
టేబుల్ 17. రిజిస్టర్ మ్యాప్
| CSR_ADDRESS (వర్డ్ ఆఫ్‌సెట్) | పేరు నమోదు |
| 0x0 | కంప్రెషన్_మోడ్ |
| 0x1 | tx_error |
| 0x2 | rx_error |
టేబుల్ 18. కంప్రెషన్_మోడ్ రిజిస్టర్
| బిట్ వెడల్పు | వివరణ | యాక్సెస్ |
HW రీసెట్ విలువ |
| 31:9 | రిజర్వ్ చేయబడింది | RO | 0x0 |
| 8:8 | ఫంక్షనల్ మోడ్: • 1'b0 అనేది స్టాటిక్ కంప్రెషన్ మోడ్ • 1'b1 అనేది డైనమిక్ కంప్రెషన్ మోడ్ |
RW | 0x0 |
| 7:0 | స్టాటిక్ యూజర్ డేటా కంప్రెషన్ హెడర్: • 7:4 udIqWidth — 4'b0000 అనేది 16 బిట్‌లు — 4'b1111 అనేది 15 బిట్‌లు -: — 4'b0001 1 బిట్ • 3:0 అనేది udCompMeth - 4'b0000 కుదింపు కాదు — 4'b0001 అనేది బ్లాక్ ఫ్లోటింగ్ పాయింట్ — 4'b0011 అనేది µ-లా • ఇతరులు రిజర్వ్ చేయబడ్డారు |
RW | 0x0 |
టేబుల్ 19. tx ఎర్రర్ రిజిస్టర్
| బిట్ వెడల్పు | వివరణ | యాక్సెస్ |
HW రీసెట్ విలువ |
| 31:2 | రిజర్వ్ చేయబడింది | RO | 0x0 |
| 1:1 | చెల్లని IqWidth. చెల్లని లేదా మద్దతు లేని Iqwidthని గుర్తించినట్లయితే IP Iqwidthని 0 (16-bit Iqwidth)కి సెట్ చేస్తుంది. | RW1C | 0x0 |
| 0:0 | చెల్లని కుదింపు పద్ధతి. IP ప్యాకెట్‌ను తగ్గిస్తుంది. | RW1C | 0x0 |
టేబుల్ 20. rx ఎర్రర్ రిజిస్టర్
| బిట్ వెడల్పు | వివరణ | యాక్సెస్ |
HW రీసెట్ విలువ |
| 31:8 | రిజర్వ్ చేయబడింది | RO | 0x0 |
| 1:1 | చెల్లని IqWidth. IP ప్యాకెట్‌ను తగ్గిస్తుంది. | RW1C | 0x0 |
| 0:0 | చెల్లని కుదింపు పద్ధతి. IP కంప్రెషన్ పద్ధతిని క్రింది డిఫాల్ట్ మద్దతు ఉన్న కంప్రెషన్ పద్ధతికి సెట్ చేస్తుంది: • బ్లాక్-ఫ్లోటింగ్ పాయింట్ మాత్రమే ప్రారంభించబడింది: బ్లాక్-ఫ్లోటింగ్ పాయింట్‌కి డిఫాల్ట్. • ఎనేబుల్ చేయబడిన μ-law మాత్రమే: μ-lawకి డిఫాల్ట్. • బ్లాక్-ఫ్లోటింగ్ పాయింట్ మరియు μ-లా రెండూ ప్రారంభించబడ్డాయి: బ్లాక్-ఫ్లోటింగ్ పాయింట్‌కి డిఫాల్ట్. |
RW1C | 0x0 |
Fronthaul కంప్రెషన్ ఇంటెల్ FPGA IPs యూజర్ గైడ్ ఆర్కైవ్
ఈ పత్రం యొక్క తాజా మరియు మునుపటి సంస్కరణల కోసం, వీటిని చూడండి: Fronthaul కంప్రెషన్ Intel FPGA IP వినియోగదారు గైడ్. IP లేదా సాఫ్ట్‌వేర్ వెర్షన్ జాబితా చేయబడకపోతే, మునుపటి IP లేదా సాఫ్ట్‌వేర్ వెర్షన్ కోసం వినియోగదారు గైడ్ వర్తిస్తుంది.
ఫ్రోంటాల్ కంప్రెషన్ ఇంటెల్ FPGA IP యూజర్ గైడ్ కోసం డాక్యుమెంట్ రివిజన్ హిస్టరీ
|
డాక్యుమెంట్ వెర్షన్ |
ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | IP వెర్షన్ |
మార్పులు |
| 2022.08.08 | 21.4 | 1.0.1 | మెటాడేటా వెడల్పు 0 నుండి 0 వరకు సరిదిద్దబడింది (మెటాడేటా పోర్ట్‌లను నిలిపివేయండి). |
| 2022.03.22 | 21.4 | 1.0.1 | • మార్చబడిన సిగ్నల్ వివరణలు: — tx_avst_sink_data మరియు tx_avst_source_data — rx_avst_sink_data మరియు rx_avst_source_data • చేర్చబడింది పరికర మద్దతు గల స్పీడ్ గ్రేడ్‌లు పట్టిక • చేర్చబడింది పనితీరు మరియు వనరుల వినియోగం |
| 2021.12.07 | 21.3 | 1.0.0 | ఆర్డర్ కోడ్ నవీకరించబడింది. |
| 2021.11.23 | 21.3 | 1.0.0 | ప్రారంభ విడుదల. |
ఇంటెల్ కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. ఇంటెల్, ఇంటెల్ లోగో మరియు ఇతర ఇంటెల్ గుర్తులు ఇంటెల్ కార్పొరేషన్ లేదా దాని అనుబంధ సంస్థల ట్రేడ్‌మార్క్‌లు. Intel దాని FPGA మరియు సెమీకండక్టర్ ఉత్పత్తుల పనితీరును ఇంటెల్ యొక్క ప్రామాణిక వారంటీకి అనుగుణంగా ప్రస్తుత స్పెసిఫికేషన్‌లకు హామీ ఇస్తుంది, అయితే నోటీసు లేకుండా ఏ సమయంలోనైనా ఏదైనా ఉత్పత్తులు మరియు సేవలకు మార్పులు చేసే హక్కును కలిగి ఉంది. ఇంటెల్ వ్రాతపూర్వకంగా అంగీకరించినట్లు మినహా ఇక్కడ వివరించిన ఏదైనా సమాచారం, ఉత్పత్తి లేదా సేవ యొక్క అప్లికేషన్ లేదా ఉపయోగం నుండి ఉత్పన్నమయ్యే బాధ్యత లేదా బాధ్యతను Intel తీసుకోదు. ఇంటెల్ కస్టమర్‌లు ఏదైనా ప్రచురించబడిన సమాచారంపై ఆధారపడే ముందు మరియు ఉత్పత్తులు లేదా సేవల కోసం ఆర్డర్‌లు చేసే ముందు పరికర నిర్దేశాల యొక్క తాజా వెర్షన్‌ను పొందాలని సూచించారు. *ఇతర పేర్లు మరియు బ్రాండ్‌లను ఇతరుల ఆస్తిగా క్లెయిమ్ చేయవచ్చు.
ఆన్లైన్ వెర్షన్
అభిప్రాయాన్ని పంపండి
ID: 709301
UG-20346
వెర్షన్: 2022.08.08
ISO 9001:2015 నమోదు చేయబడింది
పత్రాలు / వనరులు
 |
intel Fronthaul కంప్రెషన్ FPGA IP [pdf] యూజర్ గైడ్ ఫ్రోంథాల్ కంప్రెషన్ FPGA IP, ఫ్రోంటాల్, కంప్రెషన్ FPGA IP, FPGA IP |
 |
intel Fronthaul కంప్రెషన్ FPGA IP [pdf] యూజర్ గైడ్ UG-20346, 709301, ఫ్రోంథాల్ కంప్రెషన్ FPGA IP, ఫ్రోంటాల్ FPGA IP, కంప్రెషన్ FPGA IP, FPGA IP |
