Fronthaul Compression FPGA IP
Brukerveiledning

Fronthaul Compression FPGA IP

Fronthaul Compression Intel® FPGA IP brukerveiledning
Oppdatert for Intel® Quartus® Prime
Design Suite: 21.4 IP
Versjon: 1.0.1

Om Fronthaul Compression Intel® FPGA IP

Fronthaul Compression IP består av komprimering og dekompresjon for U-plan IQ-data. Kompresjonsmotoren beregner µ-lov- eller blokkflyt-punkt-komprimering basert på brukerdatakomprimeringshode (udCompHdr). Denne IP-en bruker et Avalon-strømmegrensesnitt for IQ-data, kanalsignaler og for metadata- og sidebåndssignaler, og Avalon-minnetilordnet grensesnitt for kontroll- og statusregistre (CSR).
IP-tilordningene tilordner komprimerte IQ-er og brukerdatakomprimeringsparameteren (udCompParam) i henhold til seksjonsnyttelastrammeformatet spesifisert i O-RAN-spesifikasjonen O-RAN Fronthaul Control, User and Synchronization Plane versjon 3.0 april 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon streaming sink og kildegrensesnittdatabredden er 128-bits for applikasjonsgrensesnittet og 64 bits for transportgrensesnittet for å støtte maksimalt komprimeringsforhold på 2:1.
Relatert informasjon
O-RAN webnettstedet
1.1. Fronthaul-komprimering Intel® FPGA IP-funksjoner

• -lov og blokk flytende kompresjon og dekompresjon
• IQ-bredde 8-bit til 16-bit
• Statisk og dynamisk konfigurasjon av U-plan IQ-format og kompresjonshode
• Flerseksjonspakke (hvis O-RAN-kompatibel er på)

1.2. Fronthaul-komprimering Intel® FPGA IP-enhetsfamiliestøtte
Intel tilbyr følgende enhetsstøttenivåer for Intel FPGA IP:

• Forhåndsstøtte – IP-en er tilgjengelig for simulering og kompilering for denne enhetsfamilien. FPGA programmering file (.pof)-støtte er ikke tilgjengelig for Quartus Prime Pro Stratix 10 Edition Beta-programvare, og som sådan kan lukking av IP-timing ikke garanteres. Tidsmodeller inkluderer innledende tekniske estimater av forsinkelser basert på tidlig post-layout-informasjon. Tidsmodellene kan endres ettersom silisiumtesting forbedrer korrelasjonen mellom det faktiske silisiumet og tidsmodellene. Du kan bruke denne IP-kjernen for systemarkitektur og ressursutnyttelsesstudier, simulering, pinout, systemlatensvurderinger, grunnleggende timingvurderinger (pipelinebudsjettering) og I/O-overføringsstrategi (databanebredde, burst-dybde, avveininger i I/O-standarder ).
• Foreløpig støtte – Intel verifiserer IP-kjernen med foreløpige timingmodeller for denne enhetsfamilien. IP-kjernen oppfyller alle funksjonskrav, men kan fortsatt gjennomgå tidsanalyse for enhetsfamilien. Du kan bruke den i produksjonsdesign med forsiktighet.
• Endelig støtte – Intel verifiserer IP-en med endelige timingmodeller for denne enhetsfamilien. IP-en oppfyller alle funksjons- og tidskrav for enhetsfamilien. Du kan bruke den i produksjonsdesign.

Tabell 1. Fronthaul Compression IP Device Family Support

Enhetsfamilie	Støtte
Intel® Agilex™ (E-flis)	Innledende
Intel Agilex (F-flis)	Avansere
Intel Arria® 10	Finale
Intel Stratix® 10 (kun H- og E-tile-enheter)	Finale
Andre enhetsfamilier	Ingen støtte

Tabell 2. Enhetsstøttede hastighetsgrader

Enhetsfamilie	FPGA-stoffhastighetsgrad
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Utgivelsesinformasjon for Fronthaul Compression Intel FPGA IP
Intel FPGA IP-versjoner samsvarer med programvareversjonene for Intel Quartus® Prime Design Suite frem til v19.1. Fra og med Intel Quartus Prime Design Suite-programvareversjon 19.2, har Intel FPGA IP et nytt versjonsskjema.
Intel FPGA IP-versjonsnummeret (XYZ) kan endres med hver Intel Quartus Prime-programvareversjon. En endring i:

• X indikerer en større revisjon av IP. Hvis du oppdaterer Intel Quartus Prime-programvaren, må du regenerere IP-en.
• Y indikerer at IP-en inkluderer nye funksjoner. Regenerer IP-en din for å inkludere disse nye funksjonene.
• Z indikerer at IP-en inkluderer mindre endringer. Regenerer IP-en din for å inkludere disse endringene.

Tabell 3. Fronthaul Compression IP Release Information

Punkt	Beskrivelse
Versjon	1.0.1
Utgivelsesdato	februar 2022
Bestillingskode	IP-FH-KOMP

1.4. Fronthaul-komprimeringsytelse og ressursbruk
Ressursene til IP-en som er rettet mot en Intel Agilex-enhet, Intel Arria 10-enhet og Intel Stratix 10-enhet
Tabell 4. Fronthaul-komprimeringsytelse og ressursbruk
Alle oppføringer er for komprimering og dekompresjonsdataretning IP

Enhet	IP	ALMs	Logiske registre		M20K
			Primær	Sekundær
Intel Agilex	Blokker-flytepunkt	14,969	25,689	6,093	0
	µ-lov	22,704	39,078	7,896	0
	Blokkflytepunkt og µ-lov	23,739	41,447	8,722	0
	Blokkflytepunkt, µ-lov og utvidet IQ-bredde	23,928	41,438	8,633	0
Intel Arria 10	Blokker-flytepunkt	12,403	16,156	5,228	0
	µ-lov	18,606	23,617	5,886	0
	Blokkflytepunkt og µ-lov	19,538	24,650	6,140	0
	Blokkflytepunkt, µ-lov og utvidet IQ-bredde	19,675	24,668	6,141	0
Intel Stratix 10	Blokker-flytepunkt	16,852	30,548	7,265	0
	µ-lov	24,528	44,325	8,080	0
	Blokkflytepunkt og µ-lov	25,690	47,357	8,858	0
	Blokkflytepunkt, µ-lov og utvidet IQ-bredde	25,897	47,289	8,559	0

Komme i gang med Fronthaul Compression Intel FPGA IP

Beskriver installasjon, parameterisering, simulering og initialisering av Fronthaul Compression IP.
2.1. Skaffe, installere og lisensiere Fronthaul Compression IP
Fronthaul Compression IP er en utvidet Intel FPGA IP som ikke er inkludert i Intel Quartus Prime-utgivelsen.

1. Opprett en My Intel-konto hvis du ikke har en.
2. Logg på for å få tilgang til Self-Service Licensing Center (SSLC).
3. Kjøp Fronthaul Compression IP.
4. På SSLC-siden klikker du på Kjør for IP. SSLC gir en installasjonsdialogboks for å veilede installasjonen av IP.
5. Installer på samme sted som Intel Quartus Prime-mappen.

Tabell 5. Installasjonsplasseringer for fronthaul-komprimering

Sted	Programvare	Plattform
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

Figur 1. Fronthaul Compression IP-installasjonskatalogstruktur Intel Quartus Prime-installasjonskatalog

Fronthaul Compression Intel FPGA IP vises nå i IP-katalogen.
Relatert informasjon

• Intel FPGA webnettstedet
  
• Selvbetjent lisensieringssenter (SSLC)

2.2. Parametrisering av Fronthaul Compression IP
Konfigurer raskt din egendefinerte IP-variant i IP Parameter Editor.

1. Lag et Intel Quartus Prime Pro Edition-prosjekt der du kan integrere IP-kjernen din.
   en. I Intel Quartus Prime Pro Edition klikker du File New Project Wizard for å lage et nytt Intel Quartus Prime-prosjekt, eller File Åpne prosjekt for å åpne et eksisterende Quartus Prime-prosjekt. Veiviseren ber deg spesifisere en enhet.
   b. Spesifiser enhetsfamilien som oppfyller kravene til hastighetsgrad for IP.
   c. Klikk Fullfør.
2. I IP-katalogen velger du Fronthaul Compression Intel FPGA IP. Vinduet Ny IP-variasjon vises.
3. Angi et toppnivånavn for den nye tilpassede IP-varianten. Parametereditoren lagrer IP-variasjonsinnstillingene i en file navngitt .ip.
4. Klikk OK. Parametereditoren vises.
   Figur 2. Fronthaul Compression IP Parameter Editor
5. Spesifiser parametrene for IP-varianten din. Se Parametere for informasjon om spesifikke IP-parametere.
6. Klikk på Design Example fanen og spesifiser parametrene for designet ditt, f.eksample.
   Figur 3. Design Eksample Parameter Editor
7. Klikk Generer HDL. Dialogboksen Generering vises.
8. Spesifiser utgang file generasjonsalternativer, og klikk deretter Generer. IP-variasjonen files generere i henhold til dine spesifikasjoner.
9. Klikk Fullfør. Parametereditoren legger til .ip på toppnivå file til gjeldende prosjekt automatisk. Hvis du blir bedt om å legge til .ip manuelt file til prosjektet, klikk på Prosjekt Legg til/fjern Files i Project for å legge til file.
10. Etter å ha generert og instansiert IP-varianten din, foreta passende pin-tilordninger for å koble til porter og angi passende RTL-parametere per instans.

2.2.1. Fronthaul-komprimering IP-parametre
Tabell 6. IP-parametere for fronthaul-komprimering

Navn	Gyldige verdier	Beskrivelse
Dataretning	TX og RX, kun TX, kun RX	Velg TX for komprimering; RX for dekompresjon.
Kompresjonsmetode	BFP, mu-Law, eller BFP og mu-Law	Velg flytende komma, µ-lov eller begge deler.

Metadatabredde	0 (Deaktiver metadataporter), 32, 64, 96, 128 (bit)	Spesifiser bitbredden til metadatabussen (ukomprimerte data).
Aktiver utvidet IQ-bredde	På eller av	Slå på for støttet IqWidth på 8-bit til 16-bit. Slå av for støttet IqWidth på 9, 12, 14 og 16-biter.
O-RAN-kompatibel	På eller av	Slå på for å følge ORAN IP-tilordning for metadataport og hevde metadata gyldig signal for hver seksjonsoverskrift. IP-en støtter kun 128-biters bredde metadata. IP-en støtter én seksjon og flere seksjoner per pakke. Metadata er gyldig i hver seksjon med metadata gyldig påstand. Slå av slik at IP-en bruker metadata som passthrough-kanalsignaler uten kartleggingskrav (f.eks.: U-plan numPrb antas 0). IP-en støtter metadatabredder på 0 (Deaktiver metadataporter), 32, 64, 96, 128 biter. IP-en støtter én seksjon per pakke. Metadata er kun gyldig én gang ved den metadatagyldige påstanden for hver pakke.

2.3. Generert IP File Struktur
Intel Quartus Prime Pro Edition-programvaren genererer følgende IP-kjerneutgang file struktur.
Tabell 7. Generert IP Files

File Navn	Beskrivelse
<din_ip>.ip	Platform Designer-systemet eller IP-varianten på toppnivå file.din_ip> er navnet du gir IP-varianten din.
<din_ip>.cmp	VHDL-komponenterklæringen (.cmp) file er en tekst file som inneholder lokale generiske og portdefinisjoner som du kan bruke i VHDL-design files.
<din_ip>.html	En rapport som inneholder tilkoblingsinformasjon, et minnekart som viser adressen til hver slave med hensyn til hver master den er koblet til, og parametertilordninger.
<din_ip>_generasjon.rpt	IP eller plattformdesigner generasjonslogg file. Et sammendrag av meldingene under IP-generering.
<din_ip>.qgsimc	Viser simuleringsparametere for å støtte inkrementell regenerering.
<din_ip>.qgsynthc	Viser synteseparametere for å støtte inkrementell regenerering.
<din_ip>.qip	Inneholder all nødvendig informasjon om IP-komponenten for å integrere og kompilere IP-komponenten i Intel Quartus Prime-programvaren.
<din_ip>.sopcinfo	Beskriver tilkoblinger og IP-komponentparameteriseringer i Platform Designer-systemet. Du kan analysere innholdet for å få krav når du utvikler programvaredrivere for IP-komponenter. Nedstrømsverktøy som Nios® II-verktøykjeden bruker dette file. .sopcinfo file og systemet.h file generert for Nios II-verktøykjeden inkluderer adressekartinformasjon for hver slave i forhold til hver master som får tilgang til slaven. Ulike mastere kan ha et annet adressekart for å få tilgang til en bestemt slavekomponent.
<din_ip>.csv	Inneholder informasjon om oppgraderingsstatusen til IP-komponenten.
<din_ip>.bsf	Et blokksymbol File (.bsf) representasjon av IP-variasjonen for bruk i Intel Quartus Prime Block Diagram Files (.bdf).
<din_ip>.spd	Nødvendig innspill file for ip-make-simscript for å generere simuleringsskript for støttede simulatorer. .spd file inneholder en liste over files generert for simulering, sammen med informasjon om minner som du kan initialisere.

<din_ip>.ppf	Pin-planleggeren File (.ppf) lagrer port- og nodetilordninger for IP-komponenter opprettet for bruk med Pin Planner.
<din_ip>_bb.v	Du kan bruke Verilog black-box (_bb.v) file som en tom modulerklæring for bruk som svart boks.
<din_ip>_inst.v eller _inst.vhd	HDL eksampen instansiasjonsmal. Du kan kopiere og lime inn innholdet i denne file inn i HDL file for å instansiere IP-variasjonen.
<din_ip>.v ellerdin_ip>.vhd	HDL files som instansierer hver undermodul eller barne-IP-kjerne for syntese eller simulering.
mentor/	Inneholder et ModelSim*-skript msim_setup.tcl for å sette opp og kjøre en simulering.
synopsys/vcs/ synopsys/vcsmx/	Inneholder et skallskript vcs_setup.sh for å sette opp og kjøre en VCS*-simulering. Inneholder et skallskript vcsmx_setup.sh og synopsys_ sim.setup file for å sette opp og kjøre en VCS MX*-simulering.
tråkkfrekvens/	Inneholder et skallskript ncsim_setup.sh og annet oppsett files for å sette opp og kjøre en NCSIM*-simulering.
aldec/	Inneholder et skallskript rivierapro_setup.sh for å konfigurere og kjøre en Aldec*-simulering.
xcelium/	Inneholder et skallskript xcelium_setup.sh og annet oppsett files for å sette opp og kjøre en Xcelium*-simulering.
undermoduler/	Inneholder HDL files for IP-kjerneundermodulene.
<barns IP-kjerner>/	For hver genererte underordnede IP-kjernekatalog genererer Platform Designer synth/ og sim/ underkataloger.

Fronthaul Compression IP Funksjonsbeskrivelse

Figur 4. Fronthaul Compression IP omfatter komprimering og dekompresjon. Fronthaul-komprimering IP-blokkdiagram

Kompresjon og dekompresjon
En forbehandlingsblokkbasert bitforskyvningsblokk genererer de optimale bitskiftene for en ressursblokk med 12 ressurselementer (RE). Blokken reduserer kvantiseringsstøyen, spesielt for lav-amplitude samples. Derfor reduserer det feilvektorstørrelsen (EVM) som komprimering introduserer. Kompresjonsalgoritmen er nesten uavhengig av effektverdien. Forutsatt de komplekse inngangeneamples er x = x1 + jxQ, den maksimale absolutte verdien av de reelle og imaginære komponentene for ressursblokken er:
Med den maksimale absolutte verdien for ressursblokken, bestemmer følgende ligning den venstre skiftverdien som er tildelt den ressursblokken:Hvor bitWidth er inngangsbitbredden.
IP-en støtter komprimeringsforhold på 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law kompresjon og dekompresjon
Algoritmen bruker Mu-law companding-teknikk, som talekomprimering bruker mye. Denne teknikken sender det ukomprimerte inngangssignalet, x, gjennom en kompressor med funksjon, f(x), før avrunding og bit-trunkering. Teknikken sender komprimerte data, y, over grensesnittet. De mottatte dataene går gjennom en ekspanderende funksjon (som er inversen til kompressoren, F-1(y). Teknikken reproduserer de ukomprimerte dataene med minimal kvantiseringsfeil.
Ligning 1. Kompressor- og dekompressorfunksjoner
Mu-law IQ-kompresjonsalgoritmen følger O-RAN-spesifikasjonen.
Relatert informasjon
O-RAN webnettstedet
3.1. Fronthaul-komprimering IP-signaler
Koble til og kontroller IP.
Klokke og tilbakestill grensesnittsignaler=
Tabell 8. Klokke og tilbakestill grensesnittsignaler

Signalnavn	Bitbredde	Retning	Beskrivelse
tx_clk	1	Inndata	Sender klokke. Klokkefrekvensen er 390.625 MHz for 25 Gbps og 156.25 MHz for 10 Gbps. Alle sendergrensesnittsignaler er synkrone med denne klokken.
rx_clk	1	Inndata	Mottaker klokke. Klokkefrekvensen er 390.625 MHz for 25 Gbps og 156.25 MHz for 10 Gbps. Alle mottakergrensesnittsignaler er synkrone med denne klokken.
csr_clk	1	Inndata	Klokke for CSR-grensesnitt. Klokkefrekvensen er 100 MHz.

tx_rst_n	1	Inndata	Aktiv lav tilbakestilling for sendergrensesnitt synkront med tx_clk.
rx_rst_n	1	Inndata	Aktiv lav tilbakestilling for mottakergrensesnitt synkront med rx_clk.
csr_rst_n	1	Inndata	Aktiv lav tilbakestilling for CSR-grensesnitt synkront med csr_clk.

Sende transportgrensesnittsignaler
Tabell 9. Sende transportgrensesnittsignaler
Alle signaltyper er heltall uten fortegn.

Signalnavn	Bitbredde	Retning	Beskrivelse
tx_avst_source_valid	1	Produksjon	Når det hevdes, indikerer det at gyldige data er tilgjengelige på avst_source_data.
tx_avst_source_data	64	Produksjon	PRB-felt inkludert udCompParam, iSample og qSample. Neste seksjon PRB-felt er koblet til forrige seksjon PRB-felt.
tx_avst_source_startofpacket	1	Produksjon	Indikerer første byte i en ramme.
tx_avst_source_endofpacket	1	Produksjon	Indikerer siste byte i en ramme.
tx_avst_source_ready	1	Inndata	Når hevdet, indikerer transportlaget er klart til å akseptere data. readyLatency = 0 for dette grensesnittet.
tx_avst_source_empty	3	Produksjon	Angir antall tomme byte på avst_source_data når avst_source_endofpacket hevdes.
tx_udcomphdr_o	8	Produksjon	Felt for komprimering av brukerdata. Synkron med tx_avst_source_valid. Definerer komprimeringsmetoden og IQ-bitbredden for brukerdataene i en dataseksjon. • [7:4] : udIqWidth • 16 for udIqWidth=0, ellers er lik udIqWidth, f.eks.: — 0000b betyr at I og Q hver er 16 bits brede; — 0001b betyr at I og Q hver er 1 bit brede; — 1111b betyr at I og Q hver er 15 bits brede • [3:0] : udCompMeth — 0000b – ingen komprimering — 0001b – blokk-flytepunkt — 0011b – µ-lov – andre – forbeholdt fremtidige metoder.
tx_metadata_o	METADATA_WIDTH	Produksjon	Kanalsignaler går gjennom og er ikke komprimert. Synkron med tx_avst_source_valid. Konfigurerbar bitbredde METADATA_WIDTH. Når du slår på O-RAN-kompatibel, referer til Tabell 13 på side 17. Når du slår av O-RAN-kompatibel, dette signalet er bare gyldig når tx_avst_source_startofpacket er 1. tx_metadata_o har ikke gyldig signal og bruker tx_avst_source_valid for å indikere gyldig syklus. Ikke tilgjengelig når du velger 0 Deaktiver metadataporter til Metadatabredde.

Motta transportgrensesnittsignaler
Tabell 10. Motta transportgrensesnittsignaler
Ingen mottrykk ved dette grensesnittet. Avalon streaming av tomt signal er ikke nødvendig i dette grensesnittet fordi det alltid er null.

Signalnavn	Bitbredde	Retning	Beskrivelse
rx_avst_sink_valid	1	Inndata	Når det hevdes, indikerer det at gyldige data er tilgjengelige på avst_sink_data. Ingen avst_sink_ready-signal ved dette grensesnittet.
rx_avst_sink_data	64	Inndata	PRB-felt inkludert udCompParam, iSample og qSample. Neste seksjon PRB-felt er koblet til forrige seksjon PRB-felt.
rx_avst_sink_startofpacket	1	Inndata	Indikerer første byte i en ramme.
rx_avst_sink_endofpacket	1	Inndata	Indikerer siste byte i en ramme.
rx_avst_sink_error	1	Inndata	Når hevdet i samme syklus som avst_sink_endofpacket, indikerer den gjeldende pakken er en feilpakke
rx_udcomphdr_i	8	Inndata	Felt for komprimering av brukerdata. Synkron med rx_metadata_valid_i. Definerer komprimeringsmetoden og IQ-bitbredden for brukerdataene i en dataseksjon. • [7:4] : udIqWidth • 16 for udIqWidth=0, ellers lik udIqWidth. f.eks — 0000b betyr at I og Q hver er 16 bits brede; — 0001b betyr at I og Q hver er 1 bit brede; — 1111b betyr at I og Q hver er 15 bits brede • [3:0] : udCompMeth — 0000b – ingen komprimering — 0001b – blokk flytepunkt — 0011b – µ-lov – andre – forbeholdt fremtidige metoder.
rx_metadata_i	METADATA_WIDTH	Inndata	Ukomprimerte kanalsignaler går gjennom. rx_metadata_i-signaler er gyldige når rx_metadata_valid_i er hevdet, synkront med rx_avst_sink_valid. Konfigurerbar bitbredde METADATA_WIDTH. Når du slår på O-RAN-kompatibel, referer til Bord 15 på side 18. Når du slår av O-RAN-kompatibel, dette rx_metadata_i-signalet er bare gyldig når både rx_metadata_valid_i og rx_avst_sink_startofpacket er lik 1. Ikke tilgjengelig når du velger 0 Deaktiver metadataporter til Metadatabredde.
rx_metadata_valid_i	1	Inndata	Indikerer at overskriftene (rx_udcomphdr_i og rx_metadata_i) er gyldige. Synkron med rx_avst_sink_valid. Obligatorisk signal. For O-RAN bakoverkompatibilitet, hevder rx_metadata_valid_i hvis IP-en har gyldige felles header-IE-er og gjentatte seksjons-IE-er. Når du gir nye seksjonsfysiske ressursblokk-felt (PRB) i rx_avst_sink_data, oppgi nye seksjons-IEer i rx_metadata_i-inndata sammen med rx_metadata_valid_i.

Send applikasjonsgrensesnittsignaler
Tabell 11. Send applikasjonsgrensesnittsignaler

Signalnavn	Bitbredde	Retning	Beskrivelse
tx_avst_sink_valid	1	Inndata	Når hevdet, indikerer det at gyldige PRB-felt er tilgjengelige i dette grensesnittet. Når du opererer i streaming-modus, sørg for at ingen gyldig signalopphevelse mellom pakkens start og slutten av pakken. Det eneste unntaket er når klarsignalet oppheves.
tx_avst_sink_data	128	Inndata	Data fra applikasjonslaget i nettverksbyte-rekkefølge.
tx_avst_sink_startofpacket	1	Inndata	Indiker den første PRB-byten i en pakke
tx_avst_sink_endofpacket	1	Inndata	Angi siste PRB-byte i en pakke
tx_avst_sink_ready	1	Produksjon	Når hevdet, indikerer O-RAN IP er klar til å akseptere data fra applikasjonsgrensesnittet. readyLatency = 0 for dette grensesnittet
tx_udcomphdr_i	8	Inndata	Felt for komprimering av brukerdata. Synkron med tx_avst_sink_valid. Definerer komprimeringsmetoden og IQ-bitbredden for brukerdataene i en dataseksjon. • [7:4] : udIqWidth • 16 for udIqWidth=0, ellers lik udIqWidth. f.eks — 0000b betyr at I og Q hver er 16 bits brede; — 0001b betyr at I og Q hver er 1 bit brede; — 1111b betyr at I og Q hver er 15 bits brede • [3:0] : udCompMeth — 0000b – ingen komprimering — 0001b – blokk-flytepunkt — 0011b – µ-lov – andre – forbeholdt fremtidige metoder.
tx_metadata_i	METADATA_WIDTH	Inndata	Kanalsignaler går gjennom og er ikke komprimert. Synkron med tx_avst_sink_valid. Konfigurerbar bitbredde METADATA_WIDTH. Når du slår på O-RAN-kompatibel, referer til Bord 13 på side 17. Når du slår av O-RAN-kompatibel, dette signalet er bare gyldig når tx_avst_sink_startofpacket er lik 1. tx_metadata_i har ikke gyldig signal og bruk tx_avst_sink_valid for å indikere gyldig syklus. Ikke tilgjengelig når du velger 0 Deaktiver metadataporter til Metadatabredde.

Motta applikasjonsgrensesnittsignaler
Tabell 12. Motta applikasjonsgrensesnittsignaler

Signalnavn	Bitbredde	Retning	Beskrivelse
rx_avst_source_valid	1	Produksjon	Når hevdet, indikerer det at gyldige PRB-felt er tilgjengelige i dette grensesnittet. Ingen avst_source_ready-signal ved dette grensesnittet.
rx_avst_source_data	128	Produksjon	Data til applikasjonslag i nettverksbyte-rekkefølge.
rx_avst_source_startofpacket	1	Produksjon	Indikerer den første PRB-byten i en pakke
rx_avst_source_endofpacket	1	Produksjon	Indikerer den siste PRB-byten i en pakke
rx_avst_source_error	1	Produksjon	Indikerer at pakkene inneholder feil
rx_udcomphdr_o	8	Produksjon	Felt for komprimering av brukerdata. Synkron med rx_avst_source_valid. Definerer komprimeringsmetoden og IQ-bitbredden for brukerdataene i en dataseksjon. • [7:4] : udIqWidth • 16 for udIqWidth=0, ellers lik udIqWidth. f.eks — 0000b betyr at I og Q hver er 16 bits brede; — 0001b betyr at I og Q hver er 1 bit brede; — 1111b betyr at I og Q hver er 15 bits brede • [3:0] : udCompMeth — 0000b – ingen komprimering — 0001b – blokk flytepunkt (BFP) — 0011b – µ-lov – andre – forbeholdt fremtidige metoder.
rx_metadata_o	METADATA_WIDTH	Produksjon	Ukomprimerte kanalsignaler går gjennom. rx_metadata_o-signaler er gyldige når rx_metadata_valid_o hevdes, synkront med rx_avst_source_valid. Konfigurerbar bitbredde METADATA_WIDTH. Når du slår på O-RAN-kompatibel, referer til Tabell 14 på side 18. Når du slår av O-RAN-kompatibel, rx_metadata_o er bare gyldig når rx_metadata_valid_o er lik 1. Ikke tilgjengelig når du velger 0 Deaktiver metadataporter til Metadatabredde.
rx_metadata_valid_o	1	Produksjon	Indikerer at overskriftene (rx_udcomphdr_o og rx_metadata_o) er gyldige. rx_metadata_valid_o hevdes når rx_metadata_o er gyldig, synkront med rx_avst_source_valid.

Metadatakartlegging for O-RAN bakoverkompatibilitet
Tabell 13. tx_metadata_i 128-biters inngang

Signalnavn	Bitbredde	Retning	Beskrivelse	Metadatakartlegging
Reservert	16	Inndata	Reservert.	tx_metadata_i[127:112]
tx_u_size	16	Inndata	U-plan pakkestørrelse i byte for strømmemodus.	tx_metadata_i[111:96]
tx_u_seq_id	16	Inndata	SeqID for pakken, som trekkes ut fra eCPRI-transportoverskriften.	tx_metadata_i[95:80]
tx_u_pc_id	16	Inndata	PCID for eCPRI-transport og RoEflowId for radio over ethernet (RoE) transport.	tx_metadata_i[79:64]
Reservert	4	Inndata	Reservert.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Inndata	gNB-dataretning. Verdiområde: {0b=Rx (dvs. opplasting), 1b=Tx (dvs. nedlasting)}	tx_metadata_i[59]
tx_u_filterIndex	4	Inndata	Definerer en indeks til kanalfilteret som skal brukes mellom IQ-data og luftgrensesnitt. Verdiområde: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Inndata	En teller for 10 ms rammer (omviklingsperiode 2.56 sekunder), nærmere bestemt frameId= frame number modulo 256. Verdiområde: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Inndata	En teller for 1 ms underrammer innenfor 10 ms ramme. Verdiområde: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Inndata	Denne parameteren er spornummeret innenfor en underramme på 1 ms. Alle spor i en underramme telles av denne parameteren. Verdiområde: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reservert}	tx_metadata_i[42:37]
tx_u_symbolid	6	Inndata	Identifiserer et symbolnummer i et spor. Verdiområde: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Inndata	Seksjons-IDen tilordner U-plan dataseksjoner til den tilsvarende C-plan meldingen (og seksjonstype) knyttet til dataene. Verdiområde: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Inndata	Ressursblokkindikator. Angi om hver ressursblokk brukes eller annenhver ressursblokk brukes. Verdiområde: {0b=hver ressursblokk som brukes; 1b=hver annen ressursblokk som brukes}	tx_metadata_i[18]
tx_u_startPrb	10	Inndata	Start-PRB for en brukerplandataseksjon. Verdiområde: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Inndata	Definer PRB-ene der brukerplandatadelen er gyldig.	tx_metadata_i[7:0]

			Verdiområde: {0000 0001b-1111 1111b, 0000 0000b = alle PRB-er i spesifisert underbæreravstand (SCS) og båndbredde }
tx_u_udCompHdr	8	Inndata	Definer komprimeringsmetoden og IQ-bitbredden til brukerdataene i en dataseksjon. Verdiområde: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

Tabell 14. rx_metadata_valid_i/o

Signalnavn	Bitbredde	Retning	Beskrivelse	Metadatakartlegging
rx_sec_hdr_valid	1	Produksjon	Når rx_sec_hdr_valid er 1, er U-planseksjonsdatafeltene gyldige. Vanlige header-IE-er er gyldige når rx_sec_hdr_valid er hevdet, synkrone med avst_sink_u_startofpacket og avst_sink_u_valid. Gjentatte seksjons-IEer er gyldige når rx_sec_hdr_valid er hevdet, synkront med avst_sink_u_valid. Ved å gi nye seksjons-PRB-felt i avst_sink_u_data, oppgi nye seksjons-IEer med rx_sec_hdr_valid påstått.	rx_metadata_valid_o

Tabell 15. rx_metadata_o 128-bits utgang

Signalnavn	Bitbredde	Retning	Beskrivelse	Metadatakartlegging
Reservert	32	Produksjon	Reservert.	rx_metadata_o[127:96]
rx_u_seq_id	16	Produksjon	SeqID for pakken, som trekkes ut fra eCPRI-transportoverskriften.	rx_metadata_o[95:80]
rx_u_pc_id	16	Produksjon	PCID for eCPRI-transport og RoEflowId for RoE-transport	rx_metadata_o[79:64]
reservert	4	Produksjon	Reservert.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Produksjon	gNB-dataretning. Verdiområde: {0b=Rx (dvs. opplasting), 1b=Tx (dvs. nedlasting)}	rx_metadata_o[59]
rx_u_filterIndex	4	Produksjon	Definerer en indeks til kanalfilteret som skal brukes mellom IQ-data og luftgrensesnitt. Verdiområde: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Produksjon	En teller for 10 ms rammer (omviklingsperiode 2.56 sekunder), nærmere bestemt frameId= rammenummer modulo 256. Verdiområde: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Produksjon	En teller for 1 ms underrammer innenfor 10 ms ramme. Verdiområde: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Produksjon	Spornummeret innenfor en underramme på 1 ms. Alle spor i en underramme telles av denne parameteren. Verdiområde: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reservert}	rx_metadata_o[42:37]
rx_u_symbolid	6	Produksjon	Identifiserer et symbolnummer i et spor. Verdiområde: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Produksjon	Seksjons-IDen tilordner U-plan dataseksjoner til den tilsvarende C-plan meldingen (og seksjonstype) knyttet til dataene. Verdiområde: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Produksjon	Ressursblokkindikator. Indikerer om hver ressursblokk brukes eller annenhver ressurs brukes. Verdiområde: {0b=hver ressursblokk som brukes; 1b=hver annen ressursblokk som brukes}	rx_metadata_o[18]
rx_u_startPrb	10	Produksjon	Start-PRB for en brukerplandataseksjon. Verdiområde: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Produksjon	Definerer PRB-ene der brukerplandatadelen er gyldig. Verdiområde: {0000 0001b-1111 1111b, 0000 0000b = alle PRB-er i den angitte SCS-en og operatørbåndbredden }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Produksjon	Definerer komprimeringsmetoden og IQ-bitbredden til brukerdataene i en dataseksjon. Verdiområde: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

CSR-grensesnittsignaler
Tabell 16. CSR-grensesnittsignaler

Signalnavn	Bitbredde	Retning	Beskrivelse
csr_adresse	16	Inndata	Konfigurasjonsregisteradresse.
csr_write	1	Inndata	Konfigurasjonsregister skrive aktiver.
csr_writedata	32	Inndata	Konfigurasjonsregister skrivedata.
csr_readdata	32	Produksjon	Konfigurasjonsregister lese data.
csr_read	1	Inndata	Leseaktivert konfigurasjonsregister.
csr_readdatavalid	1	Produksjon	Lesedata for konfigurasjonsregisteret er gyldige.
csr_waitrequest	1	Produksjon	Konfigurasjonsregister venteforespørsel.

Fronthaul Compression IP Registers

Kontroller og overvåk fronthaul-komprimeringsfunksjonalitet gjennom kontroll- og statusgrensesnittet.
Tabell 17. Registerkart

CSR_ADDRESS (ordforskyvning)	Registrer Navn
0x0	komprimeringsmodus
0x1	tx_error
0x2	rx_error

Tabell 18. compression_mode Register

Bitbredde	Beskrivelse	Adgang	HW tilbakestillingsverdi
31:9	Reservert	RO	0x0
8:8	Funksjonell modus: • 1'b0 er statisk kompresjonsmodus • 1'b1 er dynamisk komprimeringsmodus	RW	0x0
7:0	Statisk brukerdatakomprimeringsoverskrift: • 7:4 er udIqWidth — 4'b0000 er 16 biter — 4'b1111 er 15 biter -: — 4'b0001 er 1 bit • 3:0 er udCompMeth — 4'b0000 er ingen komprimering — 4'b0001 er flytende komma — 4'b0011 er µ-lov • Andre er reservert	RW	0x0

Tabell 19. tx Feilregister

Bitbredde	Beskrivelse	Adgang	HW tilbakestillingsverdi
31:2	Reservert	RO	0x0
1:1	Ugyldig IqWidth. IP-en setter Iqwidth til 0 (16-biters Iqwidth) hvis den oppdager ugyldig eller ikke-støttet Iqwidth.	RW1C	0x0
0:0	Ugyldig komprimeringsmetode. IP-en slipper pakken.	RW1C	0x0

Tabell 20. rx Feilregister

Bitbredde	Beskrivelse	Adgang	HW tilbakestillingsverdi
31:8	Reservert	RO	0x0
1:1	Ugyldig IqWidth. IP-en slipper pakken.	RW1C	0x0
0:0	Ugyldig komprimeringsmetode. IP-en setter komprimeringsmetoden til følgende standardstøttede komprimeringsmetode: • Bare aktivert blokk-flytepunkt: standard til blokk-flytepunkt. • Kun aktivert μ-lov: standard til μ-lov. • Aktivert både blokkflytepunkt og μ-lov: standard til blokkflytepunkt.	RW1C	0x0

Fronthaul Compression Intel FPGA IPs brukerveiledning Arkiv

For siste og tidligere versjoner av dette dokumentet, se: Fronthaul Compression Intel FPGA IP User Guide. Hvis en IP- eller programvareversjon ikke er oppført, gjelder brukerveiledningen for forrige IP- eller programvareversjon.

Dokumentrevisjonshistorikk for Fronthaul Compression Intel FPGA IP brukerveiledning

Dokumentversjon	Intel Quartus Prime-versjon	IP-versjon	Endringer
2022.08.08	21.4	1.0.1	Korrigert metadatabredde 0 til 0 (Deaktiver metadataporter).
2022.03.22	21.4	1.0.1	• Byttede signalbeskrivelser: — tx_avst_sink_data og tx_avst_source_data — rx_avst_sink_data og rx_avst_source_data • La til Enhetsstøttede hastighetsgrader bord • La til Ytelse og ressursbruk
2021.12.07	21.3	1.0.0	Oppdatert bestillingskode.
2021.11.23	21.3	1.0.0	Første utgivelse.

Intel Corporation. Alle rettigheter forbeholdt. Intel, Intel-logoen og andre Intel-merker er varemerker for Intel Corporation eller dets datterselskaper. Intel garanterer ytelsen til sine FPGA- og halvlederprodukter i henhold til gjeldende spesifikasjoner i henhold til Intels standardgaranti, men forbeholder seg retten til å gjøre endringer i produkter og tjenester når som helst uten varsel. Intel påtar seg intet ansvar eller ansvar som oppstår som følge av applikasjonen eller bruken av informasjon, produkter eller tjenester som er beskrevet her, med mindre det er uttrykkelig skriftlig avtalt med Intel. Intel-kunder anbefales å få tak i den nyeste versjonen av enhetsspesifikasjonene før de stoler på publisert informasjon og før de bestiller produkter eller tjenester. *Andre navn og merker kan gjøres krav på som andres eiendom.

Online versjon
Send tilbakemelding
ID: 709301
UG-20346
Versjon: 2022.08.08
ISO 9001: 2015 Registrert

Dokumenter / Ressurser

	intel Fronthaul Compression FPGA IP [pdfBrukerhåndbok Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdfBrukerhåndbok UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Referanser

• Brukerhåndbok