Fronthaul nén FPGA IP
Hướng dẫn sử dụng
Fronthaul nén FPGA IP
Nén Fronthaul Hướng dẫn sử dụng Intel® FPGA IP
Đã cập nhật cho Intel® Quartus® Prime
Bộ thiết kế: 21.4 IP
Phiên bản: 1.0.1
Giới thiệu về Fronthaul Compression Intel® FPGA IP
Fronthaul Compression IP bao gồm nén và giải nén cho dữ liệu IQ mặt phẳng chữ U. Công cụ nén tính toán nén theo luật µ hoặc khối dấu phẩy động dựa trên tiêu đề nén dữ liệu người dùng (udCompHdr). IP này sử dụng giao diện phát trực tuyến Avalon cho dữ liệu IQ, tín hiệu ống dẫn, siêu dữ liệu và tín hiệu dải biên, cũng như giao diện ánh xạ bộ nhớ Avalon cho các thanh ghi trạng thái và điều khiển (CSR).
IP ánh xạ IQ đã nén và tham số nén dữ liệu người dùng (udCompParam) theo định dạng khung tải phần được chỉ định trong đặc tả O-RAN Mặt phẳng điều khiển, người dùng và đồng bộ hóa O-RAN Phiên bản 3.0 tháng 2020 năm 4 (O-RAN-WG0.CUS .03.00-v128). Độ rộng dữ liệu của giao diện nguồn và phần chìm truyền trực tuyến của Avalon là 64 bit cho giao diện ứng dụng và 2 bit cho giao diện truyền tải để hỗ trợ tỷ lệ nén tối đa là 1:XNUMX.
Thông tin liên quan
O-RAN webđịa điểm
1.1. Tính năng Fronthaul Compression Intel® FPGA IP
- -luật và khối nén và giải nén dấu chấm động
- Độ rộng IQ 8-bit đến 16-bit
- Cấu hình tĩnh và động của tiêu đề nén và định dạng IQ mặt phẳng U
- Gói nhiều phần (nếu Tuân thủ O-RAN được bật)
1.2. Fronthaul Compression Intel® FPGA IP Device Family Hỗ trợ dòng thiết bị
Intel cung cấp các mức hỗ trợ thiết bị sau cho Intel FPGA IP:
- Hỗ trợ nâng cao–IP có sẵn để mô phỏng và biên dịch cho dòng thiết bị này. lập trình FPGA file Hỗ trợ (.pof) không khả dụng cho phần mềm Quartus Prime Pro Stratix 10 Edition Beta và do đó không thể đảm bảo việc đóng thời gian IP như vậy. Các mô hình thời gian bao gồm các ước tính kỹ thuật ban đầu về độ trễ dựa trên thông tin sớm sau bố trí. Các mô hình thời gian có thể thay đổi vì thử nghiệm silicon cải thiện mối tương quan giữa silicon thực tế và các mô hình thời gian. Bạn có thể sử dụng lõi IP này cho các nghiên cứu sử dụng tài nguyên và kiến trúc hệ thống, mô phỏng, sơ đồ chân, đánh giá độ trễ của hệ thống, đánh giá thời gian cơ bản (lập ngân sách đường ống) và chiến lược truyền I / O (chiều rộng đường dẫn dữ liệu, độ sâu cụm, cân bằng tiêu chuẩn I / O ).
- Hỗ trợ sơ bộ–Intel xác minh lõi IP bằng các mô hình thời gian sơ bộ cho dòng thiết bị này. Lõi IP đáp ứng tất cả các yêu cầu chức năng nhưng vẫn có thể đang được phân tích thời gian cho dòng thiết bị. Bạn có thể sử dụng nó trong các thiết kế sản xuất một cách thận trọng.
- Hỗ trợ cuối cùng–Intel xác minh IP bằng các mô hình thời gian cuối cùng cho dòng thiết bị này. IP đáp ứng tất cả các yêu cầu về chức năng và thời gian cho dòng thiết bị. Bạn có thể sử dụng nó trong thiết kế sản xuất.
Bảng 1. Hỗ trợ dòng thiết bị IP nén Fronthaul
| Gia đình thiết bị | Ủng hộ |
| Intel® Agilex™ (E-tile) | Sơ bộ |
| Intel Agilex (F-ô) | Nâng cao |
| Intel Arria® 10 | Cuối cùng |
| Intel Stratix® 10 (chỉ dành cho thiết bị H- và E-tile) | Cuối cùng |
| Các họ thiết bị khác | Không hỗ trợ |
Bảng 2. Cấp tốc độ được thiết bị hỗ trợ
| Gia đình thiết bị | Lớp tốc độ vải FPGA |
| Intel Agilex | 3 |
| IntelArria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. Thông tin phát hành cho Fronthaul Compression Intel FPGA IP
Các phiên bản Intel FPGA IP phù hợp với các phiên bản phần mềm Intel Quartus® Prime Design Suite cho đến phiên bản 19.1. Bắt đầu từ phần mềm Intel Quartus Prime Design Suite phiên bản 19.2, Intel FPGA IP có sơ đồ lập phiên bản mới.
Số phiên bản Intel FPGA IP (XYZ) có thể thay đổi theo từng phiên bản phần mềm Intel Quartus Prime. Một sự thay đổi trong:
- X biểu thị một bản sửa đổi lớn của IP. Nếu bạn cập nhật phần mềm Intel Quartus Prime, bạn phải tạo lại IP.
- Y cho biết IP bao gồm các tính năng mới. Tạo lại IP của bạn để bao gồm các tính năng mới này.
- Z cho biết IP bao gồm những thay đổi nhỏ. Tạo lại IP của bạn để bao gồm những thay đổi này.
Bảng 3. Thông tin phát hành IP nén Fronthaul
| Mục | Sự miêu tả |
| Phiên bản | 1.0.1 |
| Ngày phát hành | Tháng 2022 năm XNUMX |
| Mã đặt hàng | IP-FH-COMP |
1.4. Hiệu suất nén Fronthaul và sử dụng tài nguyên
Tài nguyên của IP nhắm mục tiêu thiết bị Intel Agilex, thiết bị Intel Arria 10 và thiết bị Intel Stratix 10
Bảng 4. Hiệu suất nén Fronthaul và sử dụng tài nguyên
Tất cả các mục dành cho hướng nén và giải nén dữ liệu IP
| Thiết bị | IP | ALM | Thanh ghi logic | M20K | |
| Sơ đẳng | Sơ trung | ||||
| Intel Agilex | Khối-điểm nổi | 14,969 | 25,689 | 6,093 | 0 |
| định luật µ | 22,704 | 39,078 | 7,896 | 0 | |
| Block-floating point và µ-law | 23,739 | 41,447 | 8,722 | 0 | |
| Block-floating point, µ-law, và chiều rộng IQ mở rộng | 23,928 | 41,438 | 8,633 | 0 | |
| IntelArria 10 | Khối-điểm nổi | 12,403 | 16,156 | 5,228 | 0 |
| định luật µ | 18,606 | 23,617 | 5,886 | 0 | |
| Block-floating point và µ-law | 19,538 | 24,650 | 6,140 | 0 | |
| Block-floating point, µ-law, và chiều rộng IQ mở rộng | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | Khối-điểm nổi | 16,852 | 30,548 | 7,265 | 0 |
| định luật µ | 24,528 | 44,325 | 8,080 | 0 | |
| Block-floating point và µ-law | 25,690 | 47,357 | 8,858 | 0 | |
| Block-floating point, µ-law, và chiều rộng IQ mở rộng | 25,897 | 47,289 | 8,559 | 0 | |
Bắt đầu với Fronthaul Compression Intel FPGA IP
Mô tả cài đặt, tham số hóa, mô phỏng và khởi tạo IP Nén Fronthaul.
2.1. Lấy, cài đặt và cấp phép IP nén Fronthaul
Fronthaul Compression IP là một Intel FPGA IP mở rộng không có trong bản phát hành Intel Quartus Prime.
- Tạo tài khoản My Intel nếu bạn chưa có.
- Đăng nhập để truy cập Trung tâm cấp phép tự phục vụ (SSLC).
- Mua IP nén Fronthaul.
- Trên trang SSLC, nhấp vào Chạy cho IP. SSLC cung cấp một hộp thoại cài đặt để hướng dẫn bạn cài đặt IP.
- Cài đặt vào cùng vị trí với thư mục Intel Quartus Prime.
Bảng 5. Vị trí lắp đặt máy nén Fronthaul
| Vị trí | Phần mềm | Nền tảng |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Phiên bản Intel Quartus Prime Pro | Các cửa sổ* |
| :/intelFPGA_pro//quartus/ip/altera_cloud | Phiên bản Intel Quartus Prime Pro | Linux * |
Hình 1. Cấu trúc thư mục cài đặt IP Fronthaul Compression Thư mục cài đặt Intel Quartus Prime
IP Intel FPGA nén Fronthaul hiện đã xuất hiện trong Danh mục IP.
Thông tin liên quan
- FPGA của Intel webđịa điểm
- Trung tâm cấp phép tự phục vụ (SSLC)
2.2. Tham số hóa IP nén Fronthaul
Nhanh chóng định cấu hình biến thể IP tùy chỉnh của bạn trong Trình chỉnh sửa tham số IP.
- Tạo một dự án Intel Quartus Prime Pro Edition để tích hợp lõi IP của bạn.
một. Trong phiên bản Intel Quartus Prime Pro, bấm File New Project Wizard để tạo một dự án Intel Quartus Prime mới, hoặc File Mở Project để mở một dự án Quartus Prime hiện có. Trình hướng dẫn sẽ nhắc bạn chỉ định một thiết bị.
b. Chỉ định dòng thiết bị đáp ứng các yêu cầu về cấp độ tốc độ cho IP.
c. Nhấp vào Kết thúc. - Trong Danh mục IP, chọn Fronthaul Compression Intel FPGA IP. Cửa sổ Biến thể IP Mới xuất hiện.
- Chỉ định tên cấp cao nhất cho biến thể IP tùy chỉnh mới của bạn. Trình chỉnh sửa tham số lưu các cài đặt biến thể IP trong một file đặt tên .ip.
- Bấm OK. Trình chỉnh sửa thông số xuất hiện.
Hình 2. Trình chỉnh sửa thông số IP nén Fronthaul - Chỉ định các tham số cho biến thể IP của bạn. Tham khảo Tham số để biết thông tin về các tham số IP cụ thể.
- Nhấp vào Thiết kế cũamptab le và chỉ định các tham số cho thiết kế cũ của bạnamplà.
Hình 3. Thiết kế Example Trình chỉnh sửa tham số - Nhấp vào Tạo HDL. Hộp thoại Thế hệ xuất hiện.
- Chỉ định đầu ra file các tùy chọn tạo, sau đó bấm Tạo. Biến thể IP files tạo ra theo thông số kỹ thuật của bạn.
- Nhấp vào Kết thúc. Trình chỉnh sửa tham số thêm .ip cấp cao nhất file đến dự án hiện tại một cách tự động. Nếu bạn được nhắc thêm .ip theo cách thủ công file vào dự án, nhấp vào Thêm/Xóa dự án Files trong Project để thêm file.
- Sau khi tạo và khởi tạo biến thể IP của bạn, hãy gán chân phù hợp để kết nối các cổng và đặt mọi tham số RTL phù hợp cho mỗi phiên bản.
2.2.1. Tham số IP nén Fronthaul
Bảng 6. Tham số IP nén Fronthaul
| Tên | Giá trị hợp lệ |
Sự miêu tả |
| hướng dữ liệu | TX và RX, chỉ TX, chỉ RX | Chọn TX để nén; RX để giải nén. |
| Phương pháp nén | BFP, mu-Law, hoặc BFP và mu-Law | Chọn khối dấu phẩy động, µ-law, hoặc cả hai. |
| Chiều rộng siêu dữ liệu | 0 (Tắt cổng siêu dữ liệu), 32, 64, 96, 128 (bit) | Chỉ định độ rộng bit của bus siêu dữ liệu (dữ liệu không nén). |
| Kích hoạt chiều rộng IQ mở rộng | Bật hoặc tắt | Bật cho IqWidth được hỗ trợ từ 8-bit đến 16-bit. Tắt đối với IqWidth được hỗ trợ là 9, 12, 14 và 16-bit. |
| Tuân thủ O-RAN | Bật hoặc tắt | Bật để theo dõi ánh xạ IP ORAN cho cổng siêu dữ liệu và xác nhận tín hiệu hợp lệ của siêu dữ liệu cho từng tiêu đề phần. IP chỉ hỗ trợ siêu dữ liệu có độ rộng 128 bit. IP hỗ trợ một phần và nhiều phần trên mỗi gói. Siêu dữ liệu hợp lệ ở mỗi phần với xác nhận hợp lệ siêu dữ liệu. Tắt để IP sử dụng siêu dữ liệu làm tín hiệu đường dẫn truyền qua mà không yêu cầu ánh xạ (ví dụ: numPrb mặt phẳng chữ U được giả định là 0). IP hỗ trợ độ rộng siêu dữ liệu là 0 (Tắt cổng siêu dữ liệu), 32, 64, 96, 128 bit. IP hỗ trợ một phần trên mỗi gói. Siêu dữ liệu chỉ hợp lệ một lần khi xác nhận hợp lệ siêu dữ liệu cho mỗi gói. |
2.3. IP đã tạo File Kết cấu
Phần mềm Intel Quartus Prime Pro Edition tạo đầu ra lõi IP sau file kết cấu.
Bảng 7. IP được tạo Files
| File Tên |
Sự miêu tả |
| <IP của bạn> .ip | Hệ thống Trình thiết kế nền tảng hoặc biến thể IP cấp cao nhất file.IP của bạn> là tên mà bạn đặt cho biến thể IP của mình. |
| <IP của bạn> .cmp | Khai báo thành phần VHDL (.cmp) file là một văn bản file chứa các định nghĩa chung và cổng cục bộ mà bạn có thể sử dụng trong thiết kế VHDL files. |
| <IP của bạn>.html | Một báo cáo chứa thông tin kết nối, bản đồ bộ nhớ hiển thị địa chỉ của từng nô lệ đối với từng chủ mà nó được kết nối và các phép gán tham số. |
| <IP của bạn> _generation.rpt | Nhật ký tạo IP hoặc Trình thiết kế nền tảng file. Tóm tắt các thông báo trong quá trình tạo IP. |
| <IP của bạn>.qgsimc | Liệt kê các tham số mô phỏng để hỗ trợ tái tạo gia tăng. |
| <IP của bạn>.qgsynthc | Liệt kê các tham số tổng hợp để hỗ trợ tái tạo gia tăng. |
| <IP của bạn> .qip | Chứa tất cả thông tin cần thiết về thành phần IP để tích hợp và biên dịch thành phần IP trong phần mềm Intel Quartus Prime. |
| <IP của bạn>.sopcinfo | Mô tả các kết nối và tham số hóa thành phần IP trong hệ thống Trình thiết kế Nền tảng của bạn. Bạn có thể phân tích cú pháp nội dung của nó để nhận các yêu cầu khi bạn phát triển trình điều khiển phần mềm cho các thành phần IP. Các công cụ hạ nguồn như chuỗi công cụ Nios® II sử dụng công cụ này file. .sopcinfo file và hệ thống.h file được tạo cho chuỗi công cụ Nios II bao gồm thông tin bản đồ địa chỉ cho từng nô lệ liên quan đến từng chủ truy cập nô lệ. Các chủ khác nhau có thể có một bản đồ địa chỉ khác nhau để truy cập vào một thành phần nô lệ cụ thể. |
| <IP của bạn> .csv | Chứa thông tin về trạng thái nâng cấp của thành phần IP. |
| <IP của bạn>.bsf | Biểu tượng khối File (.bsf) đại diện của biến thể IP để sử dụng trong Sơ đồ khối Intel Quartus Prime Files (.bdf). |
| <IP của bạn> .spd | Đầu vào bắt buộc file cho ip-make-simscript để tạo tập lệnh mô phỏng cho trình mô phỏng được hỗ trợ. .Spd file chứa một danh sách fileđược tạo để mô phỏng, cùng với thông tin về các ký ức mà bạn có thể khởi tạo. |
| <IP của bạn> .ppf | Công cụ lập kế hoạch ghim File (.ppf) lưu trữ việc gán cổng và nút cho các thành phần IP được tạo để sử dụng với Công cụ lập kế hoạch ghim. |
| <IP của bạn> _bb.v | Bạn có thể sử dụng hộp đen Verilog (_bb.v) file dưới dạng khai báo mô-đun trống để sử dụng làm hộp đen. |
| <IP của bạn> _inst.v hoặc _inst.vhd | HDL cũampmẫu khởi tạo le. Bạn có thể sao chép và dán nội dung này file vào HDL của bạn file để khởi tạo biến thể IP. |
| <IP của bạn>.v hoặcIP của bạn> .vhd | HDL files khởi tạo từng mô-đun con hoặc lõi IP con để tổng hợp hoặc mô phỏng. |
| người hướng dẫn/ | Chứa tập lệnh ModelSim* msim_setup.tcl để thiết lập và chạy mô phỏng. |
| tóm tắt/vcs/ tóm tắt/vcsmx/ | Chứa tập lệnh shell vcs_setup.sh để thiết lập và chạy mô phỏng VCS*. Chứa tập lệnh shell vcsmx_setup.sh và synopsys_ sim.setup file để thiết lập và chạy mô phỏng VCS MX*. |
| nhịp/ | Chứa tập lệnh shell ncsim_setup.sh và các thiết lập khác files để thiết lập và chạy mô phỏng NCSIM*. |
| aldec / | Chứa tập lệnh shell rivierapro_setup.sh để thiết lập và chạy mô phỏng Aldec*. |
| xcelium/ | Chứa tập lệnh shell xcelium_setup.sh và thiết lập khác files để thiết lập và chạy mô phỏng Xcelium*. |
| mô hình con/ | Chứa HDL files cho các mô hình con lõi IP. |
| <lõi IP con>/ | Đối với mỗi thư mục lõi IP con được tạo, Trình thiết kế nền tảng tạo các thư mục con synth/ và sim/. |
Fronthaul Compression IP Mô tả chức năng
Hình 4. IP nén Fronthaul bao gồm nén và giải nén. Sơ đồ khối IP nén Fronthaul
Nén và giải nén
Khối dịch chuyển bit dựa trên khối tiền xử lý tạo ra các dịch chuyển bit tối ưu cho khối tài nguyên gồm 12 phần tử tài nguyên (RE). Khối làm giảm tiếng ồn lượng tử hóa, đặc biệt đối với mức thấpampâm lượngamples. Do đó, nó làm giảm cường độ vectơ lỗi (EVM) mà quá trình nén gây ra. Thuật toán nén hầu như không phụ thuộc vào giá trị công suất. Giả sử đầu vào phức tạp samples là x = x1 + jxQ, giá trị tuyệt đối lớn nhất của các thành phần thực và ảo đối với khối tài nguyên là:
Có giá trị tuyệt đối lớn nhất cho khối tài nguyên, phương trình sau xác định giá trị dịch trái được gán cho khối tài nguyên đó:
Trong đó bitWidth là độ rộng bit đầu vào.
IP hỗ trợ các tỷ lệ nén 8, 9, 10, 11, 12, 13, 14, 15, 16.
Nén và giải nén Mu-Law
Thuật toán sử dụng kỹ thuật nén Mu-law, kỹ thuật nén giọng nói được sử dụng rộng rãi. Kỹ thuật này truyền tín hiệu không nén đầu vào, x, qua một bộ nén có chức năng, f(x), trước khi làm tròn và cắt bớt bit. Kỹ thuật gửi dữ liệu nén, y, qua giao diện. Dữ liệu nhận được đi qua một hàm mở rộng (nghịch đảo của bộ nén, F-1(y). Kỹ thuật này tái tạo dữ liệu không nén với lỗi lượng tử hóa tối thiểu.
Phương trình 1. Chức năng máy nén và giải nén
Thuật toán nén IQ định luật Mu tuân theo đặc tả O-RAN.
Thông tin liên quan
O-RAN webđịa điểm
3.1. Tín hiệu IP nén Fronthaul
Kết nối và kiểm soát IP.
Tín hiệu giao diện đồng hồ và đặt lại =
Bảng 8. Tín hiệu giao diện đặt lại và đồng hồ
| Tên tín hiệu | Băng thông bit | Phương hướng |
Sự miêu tả |
| tx_clk | 1 | Đầu vào | Đồng hồ máy phát. Tần số xung nhịp là 390.625 MHz cho 25 Gbps và 156.25 MHz cho 10 Gbps. Tất cả các tín hiệu giao diện máy phát đều đồng bộ với đồng hồ này. |
| rx_clk | 1 | Đầu vào | Đồng hồ máy thu. Tần số xung nhịp là 390.625 MHz cho 25 Gbps và 156.25 MHz cho 10 Gbps. Tất cả các tín hiệu giao diện máy thu đều đồng bộ với đồng hồ này. |
| csr_clk | 1 | Đầu vào | Đồng hồ cho giao diện CSR. Tần số đồng hồ là 100 MHz. |
| tx_rst_n | 1 | Đầu vào | Đặt lại ở mức thấp đang hoạt động cho giao diện máy phát đồng bộ với tx_clk. |
| rx_rst_n | 1 | Đầu vào | Đặt lại ở mức thấp đang hoạt động cho giao diện máy thu đồng bộ với rx_clk. |
| csr_rst_n | 1 | Đầu vào | Đặt lại ở mức thấp đang hoạt động cho giao diện CSR đồng bộ với csr_clk. |
Truyền tín hiệu giao diện truyền tải
Bảng 9. Truyền tín hiệu giao diện truyền tải
Tất cả các loại tín hiệu là số nguyên không dấu.
|
Tên tín hiệu |
Băng thông bit | Phương hướng |
Sự miêu tả |
| tx_avst_source_valid | 1 | Đầu ra | Khi được xác nhận, cho biết dữ liệu hợp lệ có sẵn trên avst_source_data. |
| tx_avst_source_data | 64 | Đầu ra | Các trường PRB bao gồm udCompParam, iSamplê và qSample. Các trường PRB của phần tiếp theo được nối với trường PRB của phần trước. |
| tx_avst_source_startofpacket | 1 | Đầu ra | Cho biết byte đầu tiên của một khung. |
| tx_avst_source_endofpacket | 1 | Đầu ra | Cho biết byte cuối cùng của một khung. |
| tx_avst_source_ready | 1 | Đầu vào | Khi được xác nhận, cho biết lớp vận chuyển đã sẵn sàng chấp nhận dữ liệu. readyLatency = 0 cho giao diện này. |
| tx_avst_source_empty | 3 | Đầu ra | Chỉ định số byte trống trên avst_source_data khi avst_source_endofpacket được xác nhận. |
| tx_udcomphdr_o | 8 | Đầu ra | Trường tiêu đề nén dữ liệu người dùng. Đồng bộ với tx_avst_source_valid. Xác định phương pháp nén và độ rộng bit IQ cho dữ liệu người dùng trong phần dữ liệu. • [7:4] : udIqWidth • 16 cho udIqWidth=0, nếu không thì bằng udIqWidth e,g,: — 0000b nghĩa là I và Q mỗi chiều rộng 16 bit; — 0001b nghĩa là I và Q mỗi chiều rộng 1 bit; — 1111b có nghĩa là I và Q mỗi chiều rộng 15 bit • [3:0] : udCompMeth — 0000b – không nén — 0001b – dấu chấm động khối — 0011b – định luật µ - những người khác - dành riêng cho các phương pháp trong tương lai. |
| tx_metadata_o | SIÊU DỮ LIỆU_WIDTH | Đầu ra | Ống dẫn tín hiệu đi qua và không bị nén. Đồng bộ với tx_avst_source_valid. METADATA_WIDTH băng thông bit có thể định cấu hình. Khi bạn bật Tuân thủ O-RAN, tham khảo Bảng 13 ở trang 17.Khi bạn tắt Tuân thủ O-RAN, tín hiệu này chỉ hợp lệ khi tx_avst_source_startofpacket bằng 1. tx_metadata_o không có tín hiệu hợp lệ và sử dụng tx_avst_source_valid để biểu thị chu kỳ hợp lệ. Không khả dụng khi bạn chọn 0 Vô hiệu hóa cổng siêu dữ liệu vì Chiều rộng siêu dữ liệu. |
Nhận tín hiệu giao diện vận chuyển
Bảng 10. Nhận Tín hiệu Giao diện Truyền tải
Không có áp suất ngược tại giao diện này. Tín hiệu trống phát trực tiếp của Avalon là không cần thiết trong giao diện này vì nó luôn bằng không.
| Tên tín hiệu | Băng thông bit | Phương hướng |
Sự miêu tả |
| rx_avst_sink_valid | 1 | Đầu vào | Khi được xác nhận, cho biết dữ liệu hợp lệ có sẵn trên avst_sink_data. Không có tín hiệu avst_sink_ready tại giao diện này. |
| rx_avst_sink_data | 64 | Đầu vào | Các trường PRB bao gồm udCompParam, iSamplê và qSample. Các trường PRB của phần tiếp theo được nối với trường PRB của phần trước. |
| rx_avst_sink_startofpacket | 1 | Đầu vào | Cho biết byte đầu tiên của một khung. |
| rx_avst_sink_endofpacket | 1 | Đầu vào | Cho biết byte cuối cùng của một khung. |
| rx_avst_sink_error | 1 | Đầu vào | Khi được xác nhận trong cùng chu kỳ với avst_sink_endofpacket, cho biết gói hiện tại là gói lỗi |
| rx_udcomphdr_i | 8 | Đầu vào | Trường tiêu đề nén dữ liệu người dùng. Đồng bộ với rx_metadata_valid_i. Xác định phương pháp nén và độ rộng bit IQ cho dữ liệu người dùng trong phần dữ liệu. • [7:4] : udIqWidth • 16 cho udIqWidth=0, nếu không thì bằng udIqWidth. ví dụ — 0000b nghĩa là I và Q mỗi chiều rộng 16 bit; — 0001b nghĩa là I và Q mỗi chiều rộng 1 bit; — 1111b có nghĩa là I và Q mỗi chiều rộng 15 bit • [3:0] : udCompMeth — 0000b – không nén — 0001b – dấu chấm động khối — 0011b – định luật µ - những người khác - dành riêng cho các phương pháp trong tương lai. |
| rx_metadata_i | SIÊU DỮ LIỆU_WIDTH | Đầu vào | Tín hiệu ống dẫn không nén đi qua. Tín hiệu rx_metadata_i hợp lệ khi rx_metadata_valid_i được xác nhận, đồng bộ với rx_avst_sink_valid. METADATA_WIDTH băng thông bit có thể định cấu hình. Khi bạn bật Tuân thủ O-RAN, tham khảo Bàn 15 ở trang 18. Khi bạn tắt Tuân thủ O-RAN, tín hiệu rx_metadata_i này chỉ hợp lệ khi cả rx_metadata_valid_i và rx_avst_sink_startofpacket bằng 1. Không khả dụng khi bạn chọn 0 Vô hiệu hóa cổng siêu dữ liệu vì Chiều rộng siêu dữ liệu. |
| rx_metadata_valid_i | 1 | Đầu vào | Cho biết rằng các tiêu đề (rx_udcomphdr_i và rx_metadata_i) là hợp lệ. Đồng bộ với rx_avst_sink_valid. Tín hiệu bắt buộc Để có khả năng tương thích ngược với O-RAN, hãy xác nhận rx_metadata_valid_i nếu IP có IE tiêu đề chung hợp lệ và IE phần lặp lại. Khi cung cấp các trường khối tài nguyên vật lý (PRB) phần mới trong rx_avst_sink_data, hãy cung cấp IE phần mới trong đầu vào rx_metadata_i cùng với rx_metadata_valid_i. |
Truyền tín hiệu giao diện ứng dụng
Bảng 11. Truyền Tín hiệu Giao diện Ứng dụng
|
Tên tín hiệu |
Băng thông bit | Phương hướng |
Sự miêu tả |
| tx_avst_sink_valid | 1 | Đầu vào | Khi được xác nhận, cho biết các trường PRB hợp lệ có sẵn trong giao diện này. Khi hoạt động ở chế độ phát trực tuyến, đảm bảo không xác nhận lại tín hiệu hợp lệ giữa thời điểm bắt đầu và kết thúc gói. Ngoại lệ duy nhất là khi tín hiệu sẵn sàng được xác nhận lại. |
| tx_avst_sink_data | 128 | Đầu vào | Dữ liệu từ lớp ứng dụng theo thứ tự byte mạng. |
| tx_avst_sink_startofpacket | 1 | Đầu vào | Cho biết byte PRB đầu tiên của gói |
| tx_avst_sink_endofpacket | 1 | Đầu vào | Cho biết byte PRB cuối cùng của gói |
| tx_avst_sink_ready | 1 | Đầu ra | Khi được xác nhận, cho biết IP O-RAN sẵn sàng chấp nhận dữ liệu từ giao diện ứng dụng. readyLatency = 0 cho giao diện này |
| tx_udcomphdr_i | 8 | Đầu vào | Trường tiêu đề nén dữ liệu người dùng. Đồng bộ với tx_avst_sink_valid. Xác định phương pháp nén và độ rộng bit IQ cho dữ liệu người dùng trong phần dữ liệu. • [7:4] : udIqWidth • 16 cho udIqWidth=0, nếu không thì bằng udIqWidth. ví dụ — 0000b nghĩa là I và Q mỗi chiều rộng 16 bit; — 0001b nghĩa là I và Q mỗi chiều rộng 1 bit; — 1111b có nghĩa là I và Q mỗi chiều rộng 15 bit • [3:0] : udCompMeth — 0000b – không nén — 0001b – dấu chấm động khối — 0011b – định luật µ - những người khác - dành riêng cho các phương pháp trong tương lai. |
| tx_metadata_i | SIÊU DỮ LIỆU_WIDTH | Đầu vào | Ống dẫn tín hiệu đi qua và không bị nén. Đồng bộ với tx_avst_sink_valid. METADATA_WIDTH băng thông bit có thể định cấu hình. Khi bạn bật Tuân thủ O-RAN, tham khảo Bàn 13 ở trang 17. Khi bạn tắt Tuân thủ O-RAN, tín hiệu này chỉ hợp lệ khi tx_avst_sink_startofpacket bằng 1. tx_metadata_i không có tín hiệu hợp lệ và sử dụng tx_avst_sink_valid để cho biết chu kỳ hợp lệ. Không khả dụng khi bạn chọn 0 Vô hiệu hóa cổng siêu dữ liệu vì Chiều rộng siêu dữ liệu. |
Nhận tín hiệu giao diện ứng dụng
Bảng 12. Nhận Tín hiệu Giao diện Ứng dụng
|
Tên tín hiệu |
Băng thông bit | Phương hướng |
Sự miêu tả |
| rx_avst_source_valid | 1 | Đầu ra | Khi được xác nhận, cho biết các trường PRB hợp lệ có sẵn trong giao diện này. Không có tín hiệu avst_source_ready tại giao diện này. |
| rx_avst_source_data | 128 | Đầu ra | Dữ liệu đến lớp ứng dụng theo thứ tự byte mạng. |
| rx_avst_source_startofpacket | 1 | Đầu ra | Cho biết byte PRB đầu tiên của gói |
| rx_avst_source_endofpacket | 1 | Đầu ra | Cho biết byte PRB cuối cùng của một gói |
| rx_avst_source_error | 1 | Đầu ra | Cho biết các gói chứa lỗi |
| rx_udcomphdr_o | 8 | Đầu ra | Trường tiêu đề nén dữ liệu người dùng. Đồng bộ với rx_avst_source_valid. Xác định phương pháp nén và độ rộng bit IQ cho dữ liệu người dùng trong phần dữ liệu. • [7:4] : udIqWidth • 16 cho udIqWidth=0, nếu không thì bằng udIqWidth. ví dụ — 0000b nghĩa là I và Q mỗi chiều rộng 16 bit; — 0001b nghĩa là I và Q mỗi chiều rộng 1 bit; — 1111b có nghĩa là I và Q mỗi chiều rộng 15 bit • [3:0] : udCompMeth — 0000b – không nén — 0001b – dấu chấm động khối (BFP) — 0011b – định luật µ - những người khác - dành riêng cho các phương pháp trong tương lai. |
| rx_metadata_o | SIÊU DỮ LIỆU_WIDTH | Đầu ra | Tín hiệu ống dẫn không nén đi qua. Tín hiệu rx_metadata_o hợp lệ khi rx_metadata_valid_o được xác nhận, đồng bộ với rx_avst_source_valid. METADATA_WIDTH băng thông bit có thể định cấu hình. Khi bạn bật Tuân thủ O-RAN, tham khảo Bảng 14 ở trang 18. Khi bạn tắt Tuân thủ O-RAN, rx_metadata_o chỉ hợp lệ khi rx_metadata_valid_o bằng 1. Không khả dụng khi bạn chọn 0 Vô hiệu hóa cổng siêu dữ liệu vì Chiều rộng siêu dữ liệu. |
| rx_metadata_valid_o | 1 | Đầu ra | Cho biết rằng các tiêu đề (rx_udcomphdr_o và rx_metadata_o) đều hợp lệ. rx_metadata_valid_o được xác nhận khi rx_metadata_o hợp lệ, đồng bộ với rx_avst_source_valid. |
Ánh xạ siêu dữ liệu cho khả năng tương thích ngược O-RAN
Bảng 13. tx_metadata_i đầu vào 128-bit
|
Tên tín hiệu |
Băng thông bit | Phương hướng | Sự miêu tả |
Ánh xạ siêu dữ liệu |
| Kín đáo | 16 | Đầu vào | Kín đáo. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Đầu vào | Kích thước gói U-plane tính bằng byte cho chế độ phát trực tuyến. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Đầu vào | SeqID của gói, được trích xuất từ tiêu đề truyền tải eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Đầu vào | PCID cho vận chuyển eCPRI và RoEflowId cho vận chuyển vô tuyến qua ethernet (RoE). |
tx_metadata_i[79:64] |
| Kín đáo | 4 | Đầu vào | Kín đáo. | tx_metadata_i[63:60] |
| hướng tx_u_data | 1 | Đầu vào | hướng dữ liệu gNB. Phạm vi giá trị: {0b=Rx (tức là tải lên), 1b=Tx (tức là tải xuống)} |
tx_metadata_i[59] |
| tx_u_filter Index | 4 | Đầu vào | Xác định chỉ mục cho bộ lọc kênh sẽ được sử dụng giữa dữ liệu IQ và giao diện vô tuyến. Phạm vi giá trị: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Đầu vào | Bộ đếm cho các khung 10 ms (thời gian gói 2.56 giây), cụ thể là frameId= số khung modulo 256. Phạm vi giá trị: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Đầu vào | Bộ đếm cho các khung con 1 ms trong khung 10 ms. Phạm vi giá trị: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Đầu vào | Tham số này là số vị trí trong khung con 1 ms. Tất cả các vị trí trong một khung con được tính theo tham số này. Phạm vi giá trị: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserveed} |
tx_metadata_i[42:37] |
| tx_u_biểu tượng | 6 | Đầu vào | Xác định một số biểu tượng trong một khe. Phạm vi giá trị: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Đầu vào | sectionID ánh xạ các phần dữ liệu mặt phẳng U tới thông báo mặt phẳng C tương ứng (và Loại phần) được liên kết với dữ liệu. Phạm vi giá trị: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Đầu vào | Chỉ báo khối tài nguyên. Cho biết nếu mọi khối tài nguyên được sử dụng hoặc mọi khối tài nguyên khác được sử dụng. Phạm vi giá trị: {0b=mọi khối tài nguyên được sử dụng; 1b=mọi khối tài nguyên khác được sử dụng} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Đầu vào | PRB bắt đầu của phần dữ liệu mặt phẳng người dùng. Phạm vi giá trị: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Đầu vào | Xác định các PRB trong đó phần dữ liệu mặt phẳng người dùng hợp lệ. | tx_metadata_i[7:0] |
| Phạm vi giá trị: {0000 0001b-1111 1111b, 0000 0000b = tất cả PRB trong khoảng cách sóng mang con (SCS) và băng thông sóng mang được chỉ định } | ||||
| tx_u_udCompHdr | 8 | Đầu vào | Xác định phương pháp nén và độ rộng bit IQ của dữ liệu người dùng trong phần dữ liệu. Phạm vi giá trị: {0000 0000b-1111 1111b} | Không áp dụng (tx_udcomphdr_i) |
Bảng 14. rx_metadata_valid_i/o
|
Tên tín hiệu |
Băng thông bit | Phương hướng | Sự miêu tả |
Ánh xạ siêu dữ liệu |
| rx_sec_hdr_valid | 1 | Đầu ra | Khi rx_sec_hdr_valid là 1, các trường dữ liệu phần mặt phẳng chữ U hợp lệ. IE tiêu đề phổ biến hợp lệ khi rx_sec_hdr_valid được xác nhận, đồng bộ với avst_sink_u_startofpacket và avst_sink_u_valid. IE phần lặp lại hợp lệ khi rx_sec_hdr_valid được xác nhận, đồng bộ với avst_sink_u_valid. Khi cung cấp các trường PRB phần mới trong avst_sink_u_data, hãy cung cấp các IE phần mới với rx_sec_hdr_valid đã được xác nhận. |
rx_metadata_valid_o |
Bảng 15. rx_metadata_o đầu ra 128-bit
| Tên tín hiệu | Băng thông bit | Phương hướng | Sự miêu tả |
Ánh xạ siêu dữ liệu |
| Kín đáo | 32 | Đầu ra | Kín đáo. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Đầu ra | SeqID của gói, được trích xuất từ tiêu đề truyền tải eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Đầu ra | PCID cho vận chuyển eCPRI và RoEflowId cho vận chuyển RoE | rx_metadata_o[79:64] |
| kín đáo | 4 | Đầu ra | Kín đáo. | rx_metadata_o[63:60] |
| rx_u_dataHướng | 1 | Đầu ra | hướng dữ liệu gNB. Phạm vi giá trị: {0b=Rx (tức là tải lên), 1b=Tx (tức là tải xuống)} | rx_metadata_o[59] |
| rx_u_filter Index | 4 | Đầu ra | Xác định chỉ mục cho bộ lọc kênh để sử dụng giữa dữ liệu IQ và giao diện vô tuyến. Phạm vi giá trị: {0000b-1111b} |
rx_metadata_o[58:55] |
| ID rx_u_frame | 8 | Đầu ra | Bộ đếm cho các khung 10 ms (thời gian gói 2.56 giây), cụ thể là frameId= số khung modulo 256. Phạm vi giá trị: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| id rx_u_subframe | 4 | Đầu ra | Bộ đếm cho các khung con 1ms trong khung 10 ms. Phạm vi giá trị: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Đầu ra | Số vị trí trong khung con 1ms. Tất cả các vị trí trong một khung con được tính theo tham số này. Phạm vi giá trị: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserveed} | rx_metadata_o[42:37] |
| rx_u_biểu tượng | 6 | Đầu ra | Xác định một số biểu tượng trong một khe. Phạm vi giá trị: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| ID rx_u_section | 12 | Đầu ra | sectionID ánh xạ các phần dữ liệu mặt phẳng U tới thông báo mặt phẳng C tương ứng (và Loại phần) được liên kết với dữ liệu. Phạm vi giá trị: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Đầu ra | Chỉ báo khối tài nguyên. Cho biết nếu mọi khối tài nguyên được sử dụng hoặc mọi tài nguyên khác được sử dụng. Phạm vi giá trị: {0b=mọi khối tài nguyên được sử dụng; 1b=mọi khối tài nguyên khác được sử dụng} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Đầu ra | PRB bắt đầu của phần dữ liệu mặt phẳng người dùng. Phạm vi giá trị: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Đầu ra | Xác định các PRB trong đó phần dữ liệu mặt phẳng người dùng hợp lệ. Phạm vi giá trị: {0000 0001b-1111 1111b, 0000 0000b = tất cả PRB trong SCS và băng thông sóng mang được chỉ định } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Đầu ra | Xác định phương pháp nén và độ rộng bit IQ của dữ liệu người dùng trong phần dữ liệu. Phạm vi giá trị: {0000 0000b-1111 1111b} |
Không áp dụng (rx_udcomphdr_o) |
Tín hiệu giao diện CSR
Bảng 16. Tín hiệu giao diện CSR
| Tên tín hiệu | Chiều rộng bit | Phương hướng |
Sự miêu tả |
| csr_address | 16 | Đầu vào | Địa chỉ thanh ghi cấu hình. |
| csr_write | 1 | Đầu vào | Cho phép ghi thanh ghi cấu hình. |
| csr_writedata | 32 | Đầu vào | Thanh ghi cấu hình ghi dữ liệu. |
| csr_readdata | 32 | Đầu ra | Thanh ghi cấu hình đọc dữ liệu. |
| csr_read | 1 | Đầu vào | Cho phép đọc thanh ghi cấu hình. |
| csr_readdatavalid | 1 | Đầu ra | Thanh ghi cấu hình đọc dữ liệu hợp lệ. |
| csr_waitrequest | 1 | Đầu ra | Yêu cầu chờ đăng ký cấu hình. |
Thanh ghi IP nén Fronthaul
Kiểm soát và giám sát chức năng nén fronthaul thông qua giao diện điều khiển và trạng thái.
Bảng 17. Bản đồ đăng ký
| CSR_ADDRESS (Bù chữ) | Tên đăng ký |
| 0x0 | nén_mode |
| 0x1 | tx_error |
| 0x2 | rx_error |
Bảng 18. chế độ nén Đăng ký
| Chiều rộng bit | Sự miêu tả | Truy cập |
Giá trị đặt lại CTNH |
| 31:9 | Kín đáo | RO | 0x0 |
| 8:8 | Chế độ chức năng: • 1'b0 là chế độ nén tĩnh • 1'b1 là chế độ nén động |
RW | 0x0 |
| 7:0 | Tiêu đề nén dữ liệu người dùng tĩnh: • 7:4 là udIqWidth — 4'b0000 là 16 bit — 4'b1111 là 15 bit -: — 4'b0001 là 1 bit • 3:0 là udCompMeth — 4'b0000 không nén — 4'b0001 là dấu phẩy động khối — 4'b0011 là định luật µ • Những người khác được bảo lưu |
RW | 0x0 |
Bảng 19. Thanh ghi lỗi tx
| Chiều rộng bit | Sự miêu tả | Truy cập |
Giá trị đặt lại CTNH |
| 31:2 | Kín đáo | RO | 0x0 |
| 1:1 | IqWidth không hợp lệ. IP đặt Iqwidth thành 0 (Iqwidth 16-bit) nếu nó phát hiện Iqwidth không hợp lệ hoặc không được hỗ trợ. | RW1C | 0x0 |
| 0:0 | Phương pháp nén không hợp lệ. IP bỏ gói. | RW1C | 0x0 |
Bảng 20. Thanh ghi lỗi rx
| Chiều rộng bit | Sự miêu tả | Truy cập |
Giá trị đặt lại CTNH |
| 31:8 | Kín đáo | RO | 0x0 |
| 1:1 | IqWidth không hợp lệ. IP bỏ gói. | RW1C | 0x0 |
| 0:0 | Phương pháp nén không hợp lệ. IP đặt phương thức nén thành phương thức nén được hỗ trợ mặc định sau: • Enabled block-floating point only: mặc định là block-floating point. • Chỉ bật luật μ: mặc định là luật μ. • Kích hoạt cả block-floating point và μ-law: mặc định là block-floating point. |
RW1C | 0x0 |
Fronthaul Compression Intel FPGA IPs Hướng dẫn sử dụng Lưu trữ
Đối với các phiên bản mới nhất và trước đó của tài liệu này, hãy tham khảo: Hướng dẫn sử dụng Intel FPGA IP Fronthaul Compression. Nếu IP hoặc phiên bản phần mềm không được liệt kê, hướng dẫn sử dụng cho phiên bản phần mềm hoặc IP trước đó sẽ được áp dụng.
Lịch sử sửa đổi tài liệu cho Fronthaul Compression Intel FPGA IP Hướng dẫn sử dụng
|
Phiên bản tài liệu |
Phiên bản Intel Quartus Prime | Phiên bản IP |
Thay đổi |
| 2022.08.08 | 21.4 | 1.0.1 | Đã sửa chiều rộng siêu dữ liệu từ 0 thành 0 (Tắt Cổng siêu dữ liệu). |
| 2022.03.22 | 21.4 | 1.0.1 | • Mô tả tín hiệu hoán đổi: — tx_avst_sink_data và tx_avst_source_data — rx_avst_sink_data và rx_avst_source_data • Thêm Cấp tốc độ được thiết bị hỗ trợ bàn • Thêm Hiệu suất và sử dụng tài nguyên |
| 2021.12.07 | 21.3 | 1.0.0 | Cập nhật mã đặt hàng. |
| 2021.11.23 | 21.3 | 1.0.0 | Phiên bản phát hành đầu tiên. |
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu khác của Intel là các nhãn hiệu của Intel Corporation hoặc các công ty con của Intel. Intel đảm bảo hiệu suất của FPGA và các sản phẩm bán dẫn của mình theo các thông số kỹ thuật hiện tại phù hợp với bảo hành tiêu chuẩn của Intel, nhưng có quyền thực hiện các thay đổi đối với bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc nghĩa vụ pháp lý phát sinh từ việc áp dụng hoặc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật của thiết bị trước khi dựa vào bất kỳ thông tin nào được công bố và trước khi đặt hàng sản phẩm hoặc dịch vụ. * Các tên và thương hiệu khác có thể được coi là tài sản của người khác.
Phiên bản trực tuyến
Gửi phản hồi
Mã số: 709301
UG-20346
Phiên bản: 2022.08.08
ISO 9001: 2015 đã đăng ký
Tài liệu / Tài nguyên
 |
intel Fronthaul nén FPGA IP [tập tin pdf] Hướng dẫn sử dụng Fronthaul Nén FPGA IP, Fronthaul, Nén FPGA IP, FPGA IP |
 |
intel Fronthaul nén FPGA IP [tập tin pdf] Hướng dẫn sử dụng UG-20346, 709301, IP FPGA nén trước, IP FPGA nén trước, IP FPGA nén, IP FPGA |
