Fronthaul сжатие FPGA IP
Руководство пользователя
Fronthaul сжатие FPGA IP
Руководство пользователя Intel® FPGA IP Fronthaul Compression
Обновлено для Intel® Quartus® Prime
Пакет «Дизайн»: 21.4 IP
Версия: 1.0.1
О технологии Fronthaul Compression Intel® FPGA IP
IP Fronthaul Compression состоит из сжатия и распаковки данных IQ U-плоскости. Механизм сжатия вычисляет µ-закон или блочное сжатие с плавающей запятой на основе заголовка сжатия пользовательских данных (udCompHdr). Этот IP использует потоковый интерфейс Avalon для данных IQ, сигналов канала, а также для метаданных и сигналов боковой полосы, а также интерфейс Avalon с отображением памяти для регистров управления и состояния (CSR).
IP сопоставляет сжатые IQ и параметр сжатия пользовательских данных (udCompParam) в соответствии с форматом кадра полезной нагрузки раздела, указанным в спецификации O-RAN. O-RAN Fronthaul Control, User and Synchronization Plane, версия 3.0, апрель 2020 г. (O-RAN-WG4.CUS). .0-v03.00). Ширина данных потокового приемника и исходного интерфейса Avalon составляет 128 бит для интерфейса приложения и 64 бита для транспортного интерфейса для поддержки максимального коэффициента сжатия 2:1.
Сопутствующая информация
О-РАН webсайт
1.1. Возможности Intel® FPGA IP Fronthaul Compression
- -law и блочное сжатие и распаковка с плавающей запятой
- Ширина IQ от 8 бит до 16 бит
- Статическая и динамическая конфигурация формата IQ U-плоскости и заголовка сжатия
- Многосекционный пакет (если включена совместимость с O-RAN)
1.2. Поддержка семейства IP-устройств Intel® FPGA Fronthaul Compression
Intel предлагает следующие уровни поддержки устройств для Intel FPGA IP:
- Предварительная поддержка — IP доступен для моделирования и компиляции для этого семейства устройств. Программирование ПЛИС file (.pof) недоступна для программного обеспечения Quartus Prime Pro Stratix 10 Edition Beta, и поэтому не может быть гарантировано закрытие времени IP. Временные модели включают первоначальные инженерные оценки задержек, основанные на ранней информации после компоновки. Модели синхронизации могут быть изменены, поскольку тестирование кремния улучшает корреляцию между фактическим кремнием и моделями синхронизации. Вы можете использовать это IP-ядро для изучения архитектуры системы и использования ресурсов, моделирования, распиновки, оценки задержки системы, базовой оценки времени (конвейерного бюджета) и стратегии передачи ввода-вывода (ширина пути данных, глубина пакета, компромиссы стандартов ввода-вывода). ).
- Предварительная поддержка — Intel проверяет IP-ядро с предварительными моделями синхронизации для этого семейства устройств. IP-ядро отвечает всем функциональным требованиям, но, возможно, все еще проходит временной анализ для семейства устройств. Вы можете использовать его в производственных проектах с осторожностью.
- Окончательная поддержка — Intel сверяет IP с окончательными моделями синхронизации для этого семейства устройств. IP отвечает всем функциональным и временным требованиям для семейства устройств. Вы можете использовать его в производственных проектах.
Табл. 1. Поддержка семейства IP-устройств Fronthaul Compression
| Семейство устройств | Поддерживать |
| Intel® Agilex™ (электронная плитка) | Предварительный |
| Intel Agilex (F-плитка) | Продвигать |
| Intel Аррия® 10 | Финал |
| Intel Stratix® 10 (только для устройств H- и E-tile) | Финал |
| Другие семейства устройств | Нет поддержки |
Табл. 2. Поддерживаемые устройством классы скорости
| Семейство устройств | Класс скорости ткани FPGA |
| Интел Агилекс | 3 |
| Интел Аррия 10 | 2 |
| Интел Стратикс 10 | 2 |
1.3. Информация о выпуске для Intel FPGA Fronthaul Compression IP
Версии Intel FPGA IP соответствуют версиям программного обеспечения Intel Quartus® Prime Design Suite до версии 19.1. Начиная с версии программного обеспечения Intel Quartus Prime Design Suite 19.2, Intel FPGA IP имеет новую схему управления версиями.
Номер IP-версии Intel FPGA (XYZ) может меняться с каждой версией программного обеспечения Intel Quartus Prime. Изменение в:
- X указывает на основную версию IP. Если вы обновляете программное обеспечение Intel Quartus Prime, вы должны заново сгенерировать IP.
- Y указывает, что IP включает новые функции. Восстановите свой IP-адрес, чтобы включить эти новые функции.
- Z указывает на то, что IP содержит незначительные изменения. Восстановите свой IP-адрес, чтобы включить эти изменения.
Табл. 3. Информация о выпуске IP-адреса Fronthaul Compression
| Элемент | Описание |
| Версия | 1.0.1 |
| Дата выпуска | Февраль 2022 г. |
| Код для заказа | ИП-ФХ-КОМП |
1.4. Производительность сжатия Fronthaul и использование ресурсов
Ресурсы IP, нацеленные на устройство Intel Agilex, устройство Intel Arria 10 и устройство Intel Stratix 10.
Таблица 4. Производительность сжатия Fronthaul и использование ресурсов
Все записи относятся к направлению сжатия и распаковки данных IP.
| Устройство | IP | ALM | Логические регистры | М20К | |
| Начальный | Вторичный | ||||
| Интел Агилекс | Блочная плавающая точка | 14,969 | 25,689 | 6,093 | 0 |
| µ-закон | 22,704 | 39,078 | 7,896 | 0 | |
| Блочная плавающая точка и µ-закон | 23,739 | 41,447 | 8,722 | 0 | |
| Блочная плавающая точка, µ-закон и расширенная ширина IQ | 23,928 | 41,438 | 8,633 | 0 | |
| Интел Аррия 10 | Блочная плавающая точка | 12,403 | 16,156 | 5,228 | 0 |
| µ-закон | 18,606 | 23,617 | 5,886 | 0 | |
| Блочная плавающая точка и µ-закон | 19,538 | 24,650 | 6,140 | 0 | |
| Блочная плавающая точка, µ-закон и расширенная ширина IQ | 19,675 | 24,668 | 6,141 | 0 | |
| Интел Стратикс 10 | Блочная плавающая точка | 16,852 | 30,548 | 7,265 | 0 |
| µ-закон | 24,528 | 44,325 | 8,080 | 0 | |
| Блочная плавающая точка и µ-закон | 25,690 | 47,357 | 8,858 | 0 | |
| Блочная плавающая точка, µ-закон и расширенная ширина IQ | 25,897 | 47,289 | 8,559 | 0 | |
Начало работы с технологией Fronthaul Compression Intel FPGA IP
Описывает установку, параметрирование, моделирование и инициализацию IP Fronthaul Compression.
2.1. Получение, установка и лицензирование IP-адреса Fronthaul Compression
IP Fronthaul Compression — это расширенный IP-адрес Intel FPGA, который не включен в выпуск Intel Quartus Prime.
- Создайте учетную запись My Intel, если у вас ее нет.
- Войдите в систему, чтобы получить доступ к Центру лицензирования самообслуживания (SSLC).
- Приобретите IP Fronthaul Compression.
- На странице SSLC нажмите «Выполнить» для IP-адреса. SSLC предоставляет диалоговое окно установки, которое поможет вам установить IP.
- Установите в то же место, что и папка Intel Quartus Prime.
Таблица 5. Места установки компрессоров Fronthaul
| Расположение | Программное обеспечение | Платформа |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro Edition | Windows * |
| :/intelFPGA_pro//quartus/ip/altera_cloud | Intel Quartus Prime Pro Edition | Linux * |
Рис. 1. Структура каталога установки Fronthaul Compression IP Каталог установки Intel Quartus Prime
IP-адрес Intel FPGA Fronthaul Compression теперь отображается в каталоге IP-адресов.
Сопутствующая информация
- Intel ПЛИС webсайт
- Центр лицензирования самообслуживания (SSLC)
2.2. Параметрирование IP-адреса Fronthaul Compression
Быстро настройте собственный вариант IP-адреса в редакторе IP-параметров.
- Создайте проект Intel Quartus Prime Pro Edition, в который нужно интегрировать IP-ядро.
а. В Intel Quartus Prime Pro Edition нажмите File Мастер создания нового проекта для создания нового проекта Intel Quartus Prime или File Открыть проект, чтобы открыть существующий проект Quartus Prime. Мастер предложит вам указать устройство.
б. Укажите семейство устройств, которое соответствует требованиям класса скорости для IP.
в. Нажмите Готово. - В каталоге IP выберите Fronthaul Compression Intel FPGA IP. Появится окно Новый вариант IP.
- Укажите имя верхнего уровня для вашего нового пользовательского варианта IP. Редактор параметров сохраняет настройки вариантов IP в file названный .ip.
- Нажмите «ОК». Появится редактор параметров.
Рисунок 2. Редактор IP-параметров Fronthaul Compression - Укажите параметры для вашего варианта IP. См. Параметры для получения информации о конкретных IP-параметрах.
- Щелкните Дизайн Exampвкладку le и укажите параметры для вашего проекта exampле.
Рис. 3. Исполнение Example Редактор параметров - Нажмите «Создать HDL». Появится диалоговое окно Генерация.
- Укажите вывод file параметры генерации, а затем нажмите «Создать». Вариант IP fileсгенерировать в соответствии с вашими спецификациями.
- Нажмите Готово. Редактор параметров добавляет .ip верхнего уровня file к текущему проекту автоматически. Если вам будет предложено вручную добавить .ip file в проект, нажмите Project Add/Remove Files в Project, чтобы добавить file.
- После создания и создания экземпляра варианта IP выполните соответствующие назначения контактов для подключения портов и установите любые соответствующие параметры RTL для каждого экземпляра.
2.2.1. IP-параметры Fronthaul Compression
Таблица 6. IP-параметры Fronthaul Compression
| Имя | Допустимые значения |
Описание |
| Направление данных | TX и RX, только TX, только RX | Выберите TX для сжатия; RX для декомпрессии. |
| Метод сжатия | BFP, mu-Law или BFP и mu-Law | Выберите блок с плавающей запятой, µ-закон или оба. |
| Ширина метаданных | 0 (отключить порты метаданных), 32, 64, 96, 128 (бит) | Укажите разрядность шины метаданных (несжатые данные). |
| Включить расширенную ширину IQ | Вкл или выкл | Включите для поддерживаемого IqWidth от 8 до 16 бит. Выключите для поддерживаемых IqWidth 9, 12, 14 и 16-бит. |
| Совместимость с O-RAN | Вкл или выкл | Включите, чтобы следовать сопоставлению IP-адресов ORAN для порта метаданных и подтверждать действительный сигнал метаданных для каждого заголовка раздела. IP поддерживает только метаданные шириной 128 бит. IP поддерживает один раздел и несколько разделов на пакет. Метаданные действительны в каждом разделе с утверждением о допустимости метаданных. Выключите, чтобы IP использовал метаданные в качестве транзитных сигналов канала без требований к отображению (например, предполагается, что numPrb U-плоскости равен 0). IP поддерживает ширину метаданных 0 (отключить порты метаданных), 32, 64, 96, 128 бит. IP поддерживает один раздел на пакет. Метаданные действительны только один раз при подтверждении достоверности метаданных для каждого пакета. |
2.3. Сгенерированный IP File Структура
Программное обеспечение Intel Quartus Prime Pro Edition генерирует следующие выходные данные ядра IP. file структура.
Таблица 7. Сгенерированный IP Files
| File Имя |
Описание |
| <ваш_ip>.ip | Система Platform Designer или вариант IP верхнего уровня file.ваш_ip> — это имя, которое вы даете своему варианту IP. |
| <ваш_ip>.cmp | Декларация компонента VHDL (.cmp) file это текст file который содержит локальные общие определения и определения портов, которые можно использовать в дизайне VHDL. files. |
| <ваш_ip>.html | Отчет, содержащий информацию о соединении, карту памяти, показывающую адрес каждого ведомого устройства по отношению к каждому ведущему устройству, к которому оно подключено, и назначения параметров. |
| <ваш_ip>_generation.rpt | Журнал генерации IP или Platform Designer file. Сводка сообщений во время генерации IP. |
| <ваш_ip>.qgsimc | Перечисляет параметры моделирования для поддержки добавочной регенерации. |
| <ваш_ip>.qgsynthc | Перечисляет параметры синтеза для поддержки добавочной регенерации. |
| <ваш_ip>.qip | Содержит всю необходимую информацию о компоненте IP для интеграции и компиляции компонента IP в программном обеспечении Intel Quartus Prime. |
| <ваш_ip>.sopcinfo | Описывает соединения и параметризацию компонентов IP в вашей системе Platform Designer. Вы можете проанализировать его содержимое, чтобы получить требования при разработке программных драйверов для IP-компонентов. Следующие инструменты, такие как цепочка инструментов Nios® II, используют этот file. .sopcinfo file и система.ч file сгенерированные для цепочки инструментов Nios II, включают информацию о карте адресов для каждого ведомого устройства относительно каждого ведущего устройства, которое обращается к ведомому устройству. Разные мастера могут иметь разную карту адресов для доступа к конкретному подчиненному компоненту. |
| <ваш_ip>.csv | Содержит информацию о статусе обновления IP-компонента. |
| <ваш_ip>.bsf | Символ блока File (.bsf) представление варианта IP для использования в блок-схеме Intel Quartus Prime. Fileс (.bdf). |
| <ваш_ip>.spd | Требуемый ввод file для ip-make-simscript для создания сценариев моделирования для поддерживаемых симуляторов. .spd file содержит список file, созданные для моделирования, вместе с информацией о памяти, которую вы можете инициализировать. |
| <ваш_ip>.ppf | Планировщик контактов File (.ppf) хранит назначения портов и узлов для IP-компонентов, созданных для использования с планировщиком выводов. |
| <ваш_ip>_bb.v | Вы можете использовать черный ящик Verilog (_bb.v) file как объявление пустого модуля для использования в качестве черного ящика. |
| <ваш_ip>_inst.v или _inst.vhd | ЛПВП эксampле шаблон инстанцирования. Вы можете скопировать и вставить содержимое этого file в свой HDL file для создания экземпляра варианта IP. |
| <ваш_ip>.v иливаш_ip>.vhd | ЛПВП file, которые создают каждый подмодуль или дочернее IP-ядро для синтеза или моделирования. |
| наставник/ | Содержит сценарий ModelSim* msim_setup.tcl для настройки и запуска моделирования. |
| синопсис/vcs/ синопсис/vcsmx/ | Содержит сценарий оболочки vcs_setup.sh для настройки и запуска имитации VCS*. Содержит сценарий оболочки vcsmx_setup.sh и synopsys_sim.setup. file для настройки и запуска имитации VCS MX*. |
| частота/ | Содержит сценарий оболочки ncsim_setup.sh и другие настройки. files для настройки и запуска симуляции NCSIM*. |
| альдек/ | Содержит сценарий оболочки rivierapro_setup.sh для настройки и запуска моделирования Aldec*. |
| целий/ | Содержит сценарий оболочки xcelium_setup.sh и другие настройки. files для настройки и запуска имитации Xcelium*. |
| подмодули/ | Содержит ЛПВП files для основных подмодулей IP. |
| <дочерние IP-ядра>/ | Для каждого сгенерированного дочернего каталога ядра IP Platform Designer создает подкаталоги synth/ и sim/. |
Функциональное описание Fronthaul Compression IP
Рисунок 4. IP Fronthaul Compression включает в себя сжатие и распаковку. Блок-схема Fronthaul Compression IP
Компрессия и декомпрессия
Блок сдвига битов на основе блоков предварительной обработки генерирует оптимальные сдвиги битов для блока ресурсов из 12 элементов ресурсов (RE). Блок уменьшает шум квантования, особенно для низких частот.ampвысота сampлес Следовательно, это уменьшает величину вектора ошибки (EVM), которую вносит сжатие. Алгоритм сжатия почти не зависит от значения мощности. Предполагая комплексный вход samples равен x = x1 + jxQ, максимальное абсолютное значение реальной и мнимой составляющих для ресурсного блока равно:
Имея максимальное абсолютное значение для блока ресурсов, следующее уравнение определяет значение сдвига влево, назначенное этому блоку ресурсов:
Где bitWidth — входная битовая ширина.
IP поддерживает степени сжатия 8, 9, 10, 11, 12, 13, 14, 15, 16.
Сжатие и декомпрессия по мю-закону
Алгоритм использует метод компандирования Mu-закона, который широко используется при сжатии речи. Этот метод пропускает входной несжатый сигнал x через компрессор с функцией f(x) перед округлением и усечением битов. Этот метод отправляет сжатые данные y по интерфейсу. Полученные данные проходят через расширяющую функцию (обратную компрессору, F-1(y). Этот метод воспроизводит несжатые данные с минимальной ошибкой квантования.
Уравнение 1. Функции компрессора и декомпрессора
Алгоритм сжатия Mu-law IQ соответствует спецификации O-RAN.
Сопутствующая информация
О-РАН webсайт
3.1. Сжатие IP-сигналов Fronthaul
Подключить и контролировать IP.
Часы и сигналы интерфейса сброса =
Таблица 8. Часы и сигналы интерфейса сброса
| Имя сигнала | Битовая ширина | Направление |
Описание |
| tx_clk | 1 | Вход | Часы передатчика. Тактовая частота составляет 390.625 МГц для 25 Гбит/с и 156.25 МГц для 10 Гбит/с. Все сигналы интерфейса передатчика синхронны этим часам. |
| rx_clk | 1 | Вход | Часы приемника. Тактовая частота составляет 390.625 МГц для 25 Гбит/с и 156.25 МГц для 10 Гбит/с. Все сигналы интерфейса приемника синхронны этим часам. |
| csr_clk | 1 | Вход | Часы для интерфейса CSR. Тактовая частота составляет 100 МГц. |
| tx_rst_n | 1 | Вход | Активный низкий сброс для интерфейса передатчика синхронизирован с tx_clk. |
| rx_rst_n | 1 | Вход | Активный нижний сброс для интерфейса приемника синхронизирован с rx_clk. |
| csr_rst_n | 1 | Вход | Активный нижний сброс для интерфейса CSR синхронизирован с csr_clk. |
Передать сигналы транспортного интерфейса
Таблица 9. Передача сигналов транспортного интерфейса
Все типы сигналов являются беззнаковыми целыми.
|
Имя сигнала |
Битовая ширина | Направление |
Описание |
| tx_avst_source_valid | 1 | Выход | При подтверждении указывает на наличие допустимых данных в avst_source_data. |
| tx_avst_source_data | 64 | Выход | Поля PRB, включая udCompParam, iSampле и qSampле. Поля PRB следующего раздела объединяются с полем PRB предыдущего раздела. |
| tx_avst_source_startofpacket | 1 | Выход | Указывает первый байт кадра. |
| tx_avst_source_endofpacket | 1 | Выход | Указывает последний байт кадра. |
| tx_avst_source_ready | 1 | Вход | При подтверждении указывает, что транспортный уровень готов принять данные. readyLatency = 0 для этого интерфейса. |
| tx_avst_source_empty | 3 | Выход | Определяет количество пустых байтов в avst_source_data при подтверждении avst_source_endofpacket. |
| tx_udcomphdr_o | 8 | Выход | Поле заголовка сжатия пользовательских данных. Синхронно с tx_avst_source_valid. Определяет метод сжатия и разрядность IQ. для пользовательских данных в разделе данных. • [7:4] : udIqWidth • 16 для udIqWidth=0, иначе равно udIqWidth e,g,: - 0000b означает, что I и Q имеют ширину 16 бит каждый; - 0001b означает, что I и Q имеют ширину 1 бит; - 1111b означает, что I и Q имеют ширину 15 бит каждый. • [3:0] : udCompMeth — 0000b — без сжатия — 0001b – блочное число с плавающей запятой — 0011b — µ-закон — другие — зарезервированы для будущих методов. |
| tx_metadata_o | МЕТАДАТА_ШИРИНА | Выход | Сигналы Conduit проходят и не сжимаются. Синхронно с tx_avst_source_valid. Настраиваемая битовая ширина METADATA_WIDTH. Когда вы включаете Совместимость с O-RAN, см. Таблица 13 на стр. 17.При выключении Совместимость с O-RAN, этот сигнал действителен только тогда, когда tx_avst_source_startofpacket равен 1. tx_metadata_o не имеет действительного сигнала и использует tx_avst_source_valid для указания действительного цикла. Недоступно при выборе 0 Отключить порты метаданных для Ширина метаданных. |
Получите сигналы транспортного интерфейса
Таблица 10. Получение сигналов транспортного интерфейса
На этом интерфейсе нет противодавления. В этом интерфейсе нет необходимости в потоковом пустом сигнале Avalon, потому что он всегда равен нулю.
| Имя сигнала | Битовая ширина | Направление |
Описание |
| rx_avst_sink_valid | 1 | Вход | При утверждении указывает на наличие допустимых данных в avst_sink_data. На этом интерфейсе нет сигнала avst_sink_ready. |
| rx_avst_sink_data | 64 | Вход | Поля PRB, включая udCompParam, iSampле и qSampле. Поля PRB следующего раздела объединяются с полем PRB предыдущего раздела. |
| rx_avst_sink_startofpacket | 1 | Вход | Указывает первый байт кадра. |
| rx_avst_sink_endofpacket | 1 | Вход | Указывает последний байт кадра. |
| rx_avst_sink_error | 1 | Вход | При подтверждении в том же цикле, что и avst_sink_endofpacket, указывает, что текущий пакет является ошибочным. |
| rx_udcomphdr_i | 8 | Вход | Поле заголовка сжатия пользовательских данных. Синхронно с rx_metadata_valid_i. Определяет метод сжатия и разрядность IQ для пользовательских данных в разделе данных. • [7:4] : udIqWidth • 16 для udIqWidth=0, в противном случае равно udIqWidth. например - 0000b означает, что I и Q имеют ширину 16 бит каждый; - 0001b означает, что I и Q имеют ширину 1 бит; - 1111b означает, что I и Q имеют ширину 15 бит каждый. • [3:0] : udCompMeth — 0000b — без сжатия — 0001b – блок с плавающей запятой — 0011b — µ-закон — другие — зарезервированы для будущих методов. |
| rx_metadata_i | МЕТАДАТА_ШИРИНА | Вход | Прохождение несжатых сигналов кабелепровода. Сигналы rx_metadata_i действительны, когда rx_metadata_valid_i подтверждено, синхронно с rx_avst_sink_valid. Настраиваемая битовая ширина METADATA_WIDTH. Когда вы включаете Совместимость с O-RAN, см. Стол 15 на странице 18. Когда ты выключаешь Совместимость с O-RAN, этот сигнал rx_metadata_i действителен только тогда, когда и rx_metadata_valid_i, и rx_avst_sink_startofpacket равны 1. Недоступно при выборе 0 Отключить порты метаданных для Ширина метаданных. |
| rx_metadata_valid_i | 1 | Вход | Указывает, что заголовки (rx_udcomphdr_i и rx_metadata_i) допустимы. Синхронно с rx_avst_sink_valid. Обязательный сигнал. Для обратной совместимости O-RAN установите rx_metadata_valid_i, если IP имеет действительные IE общего заголовка и IE повторяющегося раздела. При предоставлении новых полей блока физических ресурсов раздела (PRB) в rx_avst_sink_data предоставьте новые IE раздела во входных данных rx_metadata_i вместе с rx_metadata_valid_i. |
Передача сигналов прикладного интерфейса
Таблица 11. Передача сигналов прикладного интерфейса
|
Имя сигнала |
Битовая ширина | Направление |
Описание |
| tx_avst_sink_valid | 1 | Вход | При подтверждении указывает, что допустимые поля PRB доступны в этом интерфейсе. При работе в потоковом режиме убедитесь, что между началом пакета и концом пакета не происходит отмены действительного сигнала. Единственным исключением является отмена подтверждения сигнала готовности. |
| tx_avst_sink_data | 128 | Вход | Данные прикладного уровня в сетевом порядке байтов. |
| tx_avst_sink_startofpacket | 1 | Вход | Указывает первый байт PRB пакета |
| tx_avst_sink_endofpacket | 1 | Вход | Указывает последний байт PRB пакета |
| tx_avst_sink_ready | 1 | Выход | При подтверждении указывает, что IP-адрес O-RAN готов принимать данные от интерфейса приложения. readyLatency = 0 для этого интерфейса |
| tx_udcomphdr_i | 8 | Вход | Поле заголовка сжатия пользовательских данных. Синхронно с tx_avst_sink_valid. Определяет метод сжатия и разрядность IQ для пользовательских данных в разделе данных. • [7:4] : udIqWidth • 16 для udIqWidth=0, в противном случае равно udIqWidth. например - 0000b означает, что I и Q имеют ширину 16 бит каждый; - 0001b означает, что I и Q имеют ширину 1 бит; - 1111b означает, что I и Q имеют ширину 15 бит каждый. • [3:0] : udCompMeth — 0000b — без сжатия — 0001b – блочное число с плавающей запятой — 0011b — µ-закон — другие — зарезервированы для будущих методов. |
| tx_metadata_i | МЕТАДАТА_ШИРИНА | Вход | Сигналы Conduit проходят и не сжимаются. Синхронно с tx_avst_sink_valid. Настраиваемая битовая ширина METADATA_WIDTH. Когда вы включаете Совместимость с O-RAN, см. Стол 13 на странице 17. Когда ты выключаешь Совместимость с O-RAN, этот сигнал действителен только тогда, когда tx_avst_sink_startofpacket равен 1. tx_metadata_i не имеет действительного сигнала и использует tx_avst_sink_valid для указания действительного цикла. Недоступно при выборе 0 Отключить порты метаданных для Ширина метаданных. |
Получите сигналы интерфейса приложения
Таблица 12. Получение сигналов интерфейса приложений
|
Имя сигнала |
Битовая ширина | Направление |
Описание |
| rx_avst_source_valid | 1 | Выход | При подтверждении указывает, что допустимые поля PRB доступны в этом интерфейсе. На этом интерфейсе нет сигнала avst_source_ready. |
| rx_avst_source_data | 128 | Выход | Данные на прикладной уровень в сетевом порядке байтов. |
| rx_avst_source_startofpacket | 1 | Выход | Указывает первый байт PRB пакета |
| rx_avst_source_endofpacket | 1 | Выход | Указывает последний байт PRB пакета |
| rx_avst_source_error | 1 | Выход | Указывает, что пакеты содержат ошибку |
| rx_udcomphdr_o | 8 | Выход | Поле заголовка сжатия пользовательских данных. Синхронно с rx_avst_source_valid. Определяет метод сжатия и разрядность IQ для пользовательских данных в разделе данных. • [7:4] : udIqWidth • 16 для udIqWidth=0, в противном случае равно udIqWidth. например - 0000b означает, что I и Q имеют ширину 16 бит каждый; - 0001b означает, что I и Q имеют ширину 1 бит; - 1111b означает, что I и Q имеют ширину 15 бит каждый. • [3:0] : udCompMeth — 0000b — без сжатия — 0001b — блок с плавающей запятой (BFP) — 0011b — µ-закон — другие — зарезервированы для будущих методов. |
| rx_metadata_o | МЕТАДАТА_ШИРИНА | Выход | Прохождение несжатых сигналов кабелепровода. Сигналы rx_metadata_o действительны, когда установлено rx_metadata_valid_o, синхронно с rx_avst_source_valid. Настраиваемая битовая ширина METADATA_WIDTH. Когда вы включаете Совместимость с O-RAN, см. Таблица 14 на странице 18. Когда ты выключаешь Совместимость с O-RAN, rx_metadata_o допустимо только тогда, когда rx_metadata_valid_o равно 1. Недоступно при выборе 0 Отключить порты метаданных для Ширина метаданных. |
| rx_metadata_valid_o | 1 | Выход | Указывает, что заголовки (rx_udcomphdr_o и rx_metadata_o) действительны. rx_metadata_valid_o утверждается, когда rx_metadata_o действителен, синхронно с rx_avst_source_valid. |
Отображение метаданных для обратной совместимости O-RAN
Таблица 13. tx_metadata_i 128-битный ввод
|
Имя сигнала |
Битовая ширина | Направление | Описание |
Отображение метаданных |
| Сдержанный | 16 | Вход | Сдержанный. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Вход | Размер пакета U-плоскости в байтах для потокового режима. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Вход | SeqID пакета, извлеченный из транспортного заголовка eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Вход | PCID для транспорта eCPRI и RoEflowId для передачи по радио через Ethernet (RoE). |
tx_metadata_i[79:64] |
| Сдержанный | 4 | Вход | Сдержанный. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | Вход | Направление данных gNB. Диапазон значений: {0b=Rx (т.е. загрузка), 1b=Tx (т.е. загрузка)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | Вход | Определяет индекс фильтра канала, который будет использоваться между данными IQ и радиоинтерфейсом. Диапазон значений: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Вход | Счетчик кадров 10 мс (период переноса 2.56 секунды), в частности, frameId = номер кадра по модулю 256. Диапазон значений: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Вход | Счетчик для подкадров 1 мс в кадре 10 мс. Диапазон значений: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Вход | Этот параметр представляет собой номер временного интервала в подкадре длительностью 1 мс. Этим параметром подсчитываются все слоты в одном подкадре. Диапазон значений: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=зарезервировано} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | Вход | Идентифицирует номер символа в слоте. Диапазон значений: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Вход | Идентификатор sectionID сопоставляет разделы данных U-плоскости с соответствующим сообщением C-плоскости (и Типом Раздела), связанным с данными. Диапазон значений: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Вход | Индикатор блокировки ресурсов. Укажите, используется ли каждый блок ресурсов или каждый другой блок ресурсов. Диапазон значений: {0b=каждый используемый блок ресурсов; 1b=каждый другой используемый блок ресурсов} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Вход | Начальный PRB раздела данных плоскости пользователя. Диапазон значений: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Вход | Определите PRB, в которых действителен раздел данных пользовательской плоскости. | tx_metadata_i[7:0] |
| Диапазон значений: {0000 0001b-1111 1111b, 0000 0000b = все PRB в указанном интервале поднесущих (SCS) и пропускной способности несущей} | ||||
| tx_u_udCompHdr | 8 | Вход | Определите метод сжатия и разрядность IQ пользовательских данных в разделе данных. Диапазон значений: {0000 0000b-1111 1111b} | Н/Д (tx_udcomphdr_i) |
Таблица 14. rx_metadata_valid_i/o
|
Имя сигнала |
Битовая ширина | Направление | Описание |
Отображение метаданных |
| rx_sec_hdr_valid | 1 | Выход | Когда rx_sec_hdr_valid равен 1, поля данных секции U-плоскости действительны. IE общего заголовка действительны, когда установлено rx_sec_hdr_valid, синхронно с avst_sink_u_startofpacket и avst_sink_u_valid. ИЭ повторяющегося раздела действительны, когда установлено rx_sec_hdr_valid, синхронно с avst_sink_u_valid. При предоставлении новых полей PRB раздела в avst_sink_u_data предоставьте новые IE раздела с установленным rx_sec_hdr_valid. |
rx_metadata_valid_o |
Таблица 15. rx_metadata_o 128-битный вывод
| Имя сигнала | Битовая ширина | Направление | Описание |
Отображение метаданных |
| Сдержанный | 32 | Выход | Сдержанный. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Выход | SeqID пакета, извлеченный из транспортного заголовка eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Выход | PCID для транспорта eCPRI и RoEflowId для транспорта RoE | rx_metadata_o[79:64] |
| сдержанный | 4 | Выход | Сдержанный. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Выход | Направление данных gNB. Диапазон значений: {0b=Rx (т.е. загрузка), 1b=Tx (т.е. загрузка)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Выход | Определяет индекс фильтра канала для использования между данными IQ и радиоинтерфейсом. Диапазон значений: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Выход | Счетчик для кадров 10 мс (период переноса 2.56 секунды), в частности, frameId = номер кадра по модулю 256. Диапазон значений: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Выход | Счетчик для подкадров 1 мс в кадре 10 мс. Диапазон значений: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Выход | Номер слота в подкадре длительностью 1 мс. Этим параметром подсчитываются все слоты в одном подкадре. Диапазон значений: {00 0000b-00 1111b=slotID, 01 0000b-111111b=зарезервировано} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | Выход | Идентифицирует номер символа в слоте. Диапазон значений: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Выход | Идентификатор sectionID сопоставляет разделы данных U-плоскости с соответствующим сообщением C-плоскости (и Типом Раздела), связанным с данными. Диапазон значений: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Выход | Индикатор блокировки ресурсов. Указывает, используется ли каждый блок ресурсов или каждый другой ресурс. Диапазон значений: {0b=каждый используемый блок ресурсов; 1b=каждый другой используемый блок ресурсов} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Выход | Начальный PRB раздела данных плоскости пользователя. Диапазон значений: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Выход | Определяет PRB, в которых действителен раздел данных пользовательской плоскости. Диапазон значений: {0000 0001b-1111 1111b, 0000 0000b = все PRB в указанной SCS и пропускной способности несущей} |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Выход | Определяет метод сжатия и разрядность IQ пользовательских данных в разделе данных. Диапазон значений: {0000 0000b-1111 1111b} |
Н/Д (rx_udcomphdr_o) |
Сигналы интерфейса CSR
Таблица 16. Сигналы интерфейса CSR
| Имя сигнала | Битовая ширина | Направление |
Описание |
| csr_address | 16 | Вход | Адрес регистра конфигурации. |
| csr_write | 1 | Вход | Разрешить запись в регистр конфигурации. |
| csr_writedata | 32 | Вход | Данные записи регистра конфигурации. |
| csr_readdata | 32 | Выход | Данные чтения регистра конфигурации. |
| csr_read | 1 | Вход | Разрешить чтение регистра конфигурации. |
| csr_readdatavalid | 1 | Выход | Данные чтения регистра конфигурации действительны. |
| csr_waitrequest | 1 | Выход | Запрос ожидания регистра конфигурации. |
IP-регистры Fronthaul Compression
Управляйте и отслеживайте функции компрессии переднего участка через интерфейс управления и состояния.
Таблица 17. Карта регистров
| CSR_ADDRESS (смещение слова) | Зарегистрируйте имя |
| 0x0 | режим_сжатия |
| 0x1 | tx_error |
| 0x2 | rx_error |
Таблица 18. Регистр Compression_mode
| Битовая ширина | Описание | Доступ |
Значение сброса аппаратного обеспечения |
| 31:9 | Сдержанный | RO | 0x0 |
| 8:8 | Функциональный режим: • 1'b0 — режим статического сжатия. • 1'b1 — режим динамического сжатия. |
RW | 0x0 |
| 7:0 | Заголовок сжатия статических пользовательских данных: • 7:4 соответствует udIqWidth — 4'b0000 — это 16 бит — 4'b1111 — это 15 бит -: — 4'b0001 — это 1 бит • 3:0 — это udCompMeth — 4'b0000 без сжатия — 4'b0001 — блок с плавающей запятой — 4'b0011 — µ-закон • Другие зарезервированы |
RW | 0x0 |
Таблица 19. Регистр ошибок tx
| Битовая ширина | Описание | Доступ |
Значение сброса аппаратного обеспечения |
| 31:2 | Сдержанный | RO | 0x0 |
| 1:1 | Неверный IqWidth. IP устанавливает для Iqwidth значение 0 (16-битное значение Iqwidth), если обнаруживает недопустимое или неподдерживаемое значение Iqwidth. | RW1C | 0x0 |
| 0:0 | Неверный метод сжатия. IP отбрасывает пакет. | RW1C | 0x0 |
Таблица 20. Регистр ошибок rx
| Битовая ширина | Описание | Доступ |
Значение сброса аппаратного обеспечения |
| 31:8 | Сдержанный | RO | 0x0 |
| 1:1 | Неверный IqWidth. IP отбрасывает пакет. | RW1C | 0x0 |
| 0:0 | Неверный метод сжатия. IP задает для метода сжатия следующий поддерживаемый по умолчанию метод сжатия: • Включено только блочное число с плавающей запятой: по умолчанию используется блочное число с плавающей запятой. • Включено только μ-закон: по умолчанию используется μ-закон. • Включены как блочные числа с плавающей запятой, так и μ-закон: по умолчанию используется блочное число с плавающей запятой. |
RW1C | 0x0 |
Архив руководства пользователя IP-адресов Intel FPGA Fronthaul Compression
Последние и предыдущие версии этого документа см. в: Руководство пользователя Intel FPGA Fronthaul Compression IP. Если версия IP или программного обеспечения не указана, применяется руководство пользователя для предыдущей версии IP или программного обеспечения.
История изменений документа для Fronthaul Compression Руководство пользователя Intel FPGA IP
|
Версия документа |
Версия Intel Quartus Prime | IP-версия |
Изменения |
| 2022.08.08 | 21.4 | 1.0.1 | Исправлена ширина метаданных с 0 на 0 (отключить порты метаданных). |
| 2022.03.22 | 21.4 | 1.0.1 | • Изменены описания сигналов: — tx_avst_sink_data и tx_avst_source_data — rx_avst_sink_data и rx_avst_source_data • Добавлен Поддерживаемые устройством классы скорости стол • Добавлен Производительность и использование ресурсов |
| 2021.12.07 | 21.3 | 1.0.0 | Обновлен код заказа. |
| 2021.11.23 | 21.3 | 1.0.0 | Первоначальный выпуск. |
Корпорация Интел. Все права защищены. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее дочерних компаний. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги. *Другие названия и торговые марки могут быть заявлены как собственность других лиц.
Онлайн версия
Отправить отзыв
ИД: 709301
УГ-20346
Версия: 2022.08.08
Сертификат ISO 9001: 2015
Документы/Ресурсы
 |
Intel Fronthaul Compression FPGA IP [pdf] Руководство пользователя Fronthaul Сжатие FPGA IP, Fronthaul, Сжатие FPGA IP, FPGA IP |
 |
Intel Fronthaul Compression FPGA IP [pdf] Руководство пользователя UG-20346, 709301, Fronthaul FPGA IP со сжатием, Fronthaul FPGA IP, сжатие FPGA IP, FPGA IP |
