Fronthaul કમ્પ્રેશન FPGA IP
વપરાશકર્તા માર્ગદર્શિકા
Fronthaul કમ્પ્રેશન FPGA IP
Fronthaul Compression Intel® FPGA IP વપરાશકર્તા માર્ગદર્શિકા
Intel® Quartus® Prime માટે અપડેટ કરેલ
ડિઝાઇન સ્યુટ: 21.4 IP
સંસ્કરણ: 1.0.1
Fronthaul Compression Intel® FPGA IP વિશે
ફ્રન્ટહોલ કમ્પ્રેશન આઈપીમાં યુ-પ્લેન આઈક્યુ ડેટા માટે કમ્પ્રેશન અને ડિકમ્પ્રેશનનો સમાવેશ થાય છે. કમ્પ્રેશન એન્જિન યુઝર ડેટા કમ્પ્રેશન હેડર (udCompHdr) પર આધારિત µ-લો અથવા બ્લોક ફ્લોટિંગ-પોઇન્ટ કમ્પ્રેશનની ગણતરી કરે છે. આ IP IQ ડેટા, કન્ડ્યુટ સિગ્નલો અને મેટાડેટા અને સાઇડબેન્ડ સિગ્નલ માટે એવલોન સ્ટ્રીમિંગ ઈન્ટરફેસ અને નિયંત્રણ અને સ્થિતિ રજીસ્ટર (CSRs) માટે એવલોન મેમરી-મેપ્ડ ઈન્ટરફેસનો ઉપયોગ કરે છે.
IP નકશાઓ સંકુચિત IQs અને વપરાશકર્તા ડેટા કમ્પ્રેશન પેરામીટર (udCompParam) O-RAN સ્પષ્ટીકરણ O-RAN ફ્રન્ટહોલ કંટ્રોલ, વપરાશકર્તા અને સિંક્રોનાઇઝેશન પ્લેન સંસ્કરણ 3.0 એપ્રિલ 2020 (O-RAN-WG4.CUS) માં ઉલ્લેખિત વિભાગ પેલોડ ફ્રેમ ફોર્મેટ મુજબ .0-v03.00). એવલોન સ્ટ્રીમિંગ સિંક અને સ્ત્રોત ઈન્ટરફેસ ડેટાની પહોળાઈ એપ્લીકેશન ઈન્ટરફેસ માટે 128-બિટ્સ અને ટ્રાન્સપોર્ટ ઈન્ટરફેસ માટે 64 બિટ્સ છે જે 2:1 ના મહત્તમ કોમ્પ્રેસોઈન રેશિયોને સપોર્ટ કરે છે.
સંબંધિત માહિતી
ઓ-રેન webસાઇટ
1.1. Fronthaul કમ્પ્રેશન Intel® FPGA IP લક્ષણો
- કાયદો અને બ્લોક ફ્લોટિંગ-પોઇન્ટ કમ્પ્રેશન અને ડીકોમ્પ્રેસન
- IQ પહોળાઈ 8-bit થી 16-bit
- યુ-પ્લેન IQ ફોર્મેટ અને કમ્પ્રેશન હેડરનું સ્ટેટિક અને ડાયનેમિક કન્ફિગરેશન
- મલ્ટિસેક્શન પેકેટ (જો O-RAN સુસંગત હોય તો)
1.2. Fronthaul કમ્પ્રેશન Intel® FPGA IP ઉપકરણ કુટુંબ આધાર
Intel Intel FPGA IP માટે નીચેના ઉપકરણ સપોર્ટ લેવલ ઓફર કરે છે:
- એડવાન્સ સપોર્ટ-આ ઉપકરણ પરિવાર માટે સિમ્યુલેશન અને સંકલન માટે IP ઉપલબ્ધ છે. FPGA પ્રોગ્રામિંગ file ક્વાર્ટસ પ્રાઇમ પ્રો સ્ટ્રેટિક્સ 10 એડિશન બીટા સૉફ્ટવેર માટે (.pof) સપોર્ટ ઉપલબ્ધ નથી અને જેમ કે IP ટાઇમિંગ બંધ થવાની ખાતરી આપી શકાતી નથી. ટાઇમિંગ મોડલમાં પ્રારંભિક પોસ્ટ-લેઆઉટ માહિતીના આધારે વિલંબના પ્રારંભિક ઇજનેરી અંદાજોનો સમાવેશ થાય છે. સિલિકોન પરીક્ષણ વાસ્તવિક સિલિકોન અને ટાઈમિંગ મોડલ વચ્ચેના સંબંધને સુધારે છે તે રીતે સમયના મોડલ બદલાવાને પાત્ર છે. તમે આ આઈપી કોરનો ઉપયોગ સિસ્ટમ આર્કિટેક્ચર અને રિસોર્સ યુટિલાઈઝેશન સ્ટડીઝ, સિમ્યુલેશન, પિનઆઉટ, સિસ્ટમ લેટન્સી એસેસમેન્ટ, બેઝિક ટાઈમિંગ એસેસમેન્ટ્સ (પાઈપલાઈન બજેટિંગ), અને I/O ટ્રાન્સફર સ્ટ્રેટેજી (ડેટા-પાથ પહોળાઈ, બર્સ્ટ ડેપ્થ, I/O સ્ટાન્ડર્ડ ટ્રેડઓફ્સ) માટે કરી શકો છો. ).
- પ્રારંભિક આધાર-Intel આ ઉપકરણ પરિવાર માટે પ્રારંભિક સમય મોડલ સાથે IP કોરને ચકાસે છે. IP કોર તમામ કાર્યાત્મક આવશ્યકતાઓને પૂર્ણ કરે છે, પરંતુ તે હજી પણ ઉપકરણ પરિવાર માટે સમય વિશ્લેષણમાંથી પસાર થઈ શકે છે. તમે સાવધાની સાથે ઉત્પાદન ડિઝાઇનમાં તેનો ઉપયોગ કરી શકો છો.
- આખરી આધાર-Intel આ ઉપકરણ કુટુંબ માટે અંતિમ સમય મોડલ સાથે IP ને ચકાસે છે. IP ઉપકરણ પરિવાર માટે તમામ કાર્યાત્મક અને સમયની આવશ્યકતાઓને પૂર્ણ કરે છે. તમે ઉત્પાદન ડિઝાઇનમાં તેનો ઉપયોગ કરી શકો છો.
કોષ્ટક 1. ફ્રન્ટહોલ કમ્પ્રેશન આઇપી ડિવાઇસ ફેમિલી સપોર્ટ
| ઉપકરણ કુટુંબ | આધાર |
| Intel® Agilex™ (ઈ-ટાઈલ) | પ્રારંભિક |
| ઇન્ટેલ એજિલેક્સ (એફ-ટાઇલ) | એડવાન્સ |
| Intel Arria® 10 | અંતિમ |
| Intel Stratix® 10 (ફક્ત H-, અને E-ટાઈલ ઉપકરણો) | અંતિમ |
| અન્ય ઉપકરણ પરિવારો | કોઈ આધાર નથી |
કોષ્ટક 2. ઉપકરણ સપોર્ટેડ સ્પીડ ગ્રેડ
| ઉપકરણ કુટુંબ | FPGA ફેબ્રિક સ્પીડ ગ્રેડ |
| ઇન્ટેલ એજીલેક્સ | 3 |
| ઇન્ટેલ એરિયા 10 | 2 |
| ઇન્ટેલ સ્ટ્રેટિક્સ 10 | 2 |
1.3. ફ્રન્ટહોલ કમ્પ્રેશન ઇન્ટેલ એફપીજીએ આઇપી માટે માહિતી પ્રકાશિત કરો
Intel FPGA IP વર્ઝન v19.1 સુધી Intel Quartus® Prime Design Suite સોફ્ટવેર વર્ઝન સાથે મેળ ખાય છે. Intel Quartus Prime Design Suite સોફ્ટવેર વર્ઝન 19.2 માં શરૂ કરીને, Intel FPGA IP પાસે નવી વર્ઝનિંગ સ્કીમ છે.
Intel FPGA IP વર્ઝન (XYZ) નંબર દરેક Intel Quartus Prime સોફ્ટવેર વર્ઝન સાથે બદલાઈ શકે છે. આમાં ફેરફાર:
- X એ IP નું મુખ્ય પુનરાવર્તન સૂચવે છે. જો તમે Intel Quartus Prime સોફ્ટવેરને અપડેટ કરો છો, તો તમારે IP પુનઃજનરેટ કરવું આવશ્યક છે.
- Y સૂચવે છે કે IP માં નવી સુવિધાઓ શામેલ છે. આ નવી સુવિધાઓનો સમાવેશ કરવા માટે તમારા IP ને ફરીથી બનાવો.
- Z સૂચવે છે કે IP માં નાના ફેરફારો શામેલ છે. આ ફેરફારોનો સમાવેશ કરવા માટે તમારા IP ને ફરીથી બનાવો.
કોષ્ટક 3. ફ્રન્ટહોલ કમ્પ્રેશન IP પ્રકાશન માહિતી
| વસ્તુ | વર્ણન |
| સંસ્કરણ | 1.0.1 |
| પ્રકાશન તારીખ | ફેબ્રુઆરી 2022 |
| ઓર્ડર કોડ | IP-FH-COMP |
1.4. ફ્રન્ટહોલ કમ્પ્રેશન પ્રદર્શન અને સંસાધન વપરાશ
Intel Agilex ઉપકરણ, Intel Arria 10 ઉપકરણ અને Intel Stratix 10 ઉપકરણને લક્ષ્યાંકિત કરતા IP ના સંસાધનો
કોષ્ટક 4. ફ્રન્ટહોલ કમ્પ્રેશન પ્રદર્શન અને સંસાધનનો ઉપયોગ
બધી એન્ટ્રીઓ કમ્પ્રેશન અને ડિકમ્પ્રેશન ડેટા ડાયરેક્શન IP માટે છે
| ઉપકરણ | IP | એએલએમ | લોજિક રજીસ્ટર | M20K | |
| પ્રાથમિક | માધ્યમિક | ||||
| ઇન્ટેલ એજીલેક્સ | બ્લોક ફ્લોટિંગ પોઈન્ટ | 14,969 | 25,689 | 6,093 | 0 |
| µ- કાયદો | 22,704 | 39,078 | 7,896 | 0 | |
| બ્લોક-ફ્લોટિંગ પોઈન્ટ અને µ-લો | 23,739 | 41,447 | 8,722 | 0 | |
| બ્લોક-ફ્લોટિંગ પોઈન્ટ, µ-લો, અને વિસ્તૃત IQ પહોળાઈ | 23,928 | 41,438 | 8,633 | 0 | |
| ઇન્ટેલ એરિયા 10 | બ્લોક ફ્લોટિંગ પોઈન્ટ | 12,403 | 16,156 | 5,228 | 0 |
| µ- કાયદો | 18,606 | 23,617 | 5,886 | 0 | |
| બ્લોક-ફ્લોટિંગ પોઈન્ટ અને µ-લો | 19,538 | 24,650 | 6,140 | 0 | |
| બ્લોક-ફ્લોટિંગ પોઈન્ટ, µ-લો, અને વિસ્તૃત IQ પહોળાઈ | 19,675 | 24,668 | 6,141 | 0 | |
| ઇન્ટેલ સ્ટ્રેટિક્સ 10 | બ્લોક ફ્લોટિંગ પોઈન્ટ | 16,852 | 30,548 | 7,265 | 0 |
| µ- કાયદો | 24,528 | 44,325 | 8,080 | 0 | |
| બ્લોક-ફ્લોટિંગ પોઈન્ટ અને µ-લો | 25,690 | 47,357 | 8,858 | 0 | |
| બ્લોક-ફ્લોટિંગ પોઈન્ટ, µ-લો, અને વિસ્તૃત IQ પહોળાઈ | 25,897 | 47,289 | 8,559 | 0 | |
ફ્રન્ટહોલ કમ્પ્રેશન ઇન્ટેલ FPGA IP સાથે પ્રારંભ કરવું
ફ્રોન્થૌલ કમ્પ્રેશન આઇપીને ઇન્સ્ટોલ, પેરામીટરાઇઝિંગ, સિમ્યુલેટિંગ અને પ્રારંભનું વર્ણન કરે છે.
2.1. ફ્રન્ટહોલ કમ્પ્રેશન IP મેળવવું, ઇન્સ્ટોલ કરવું અને લાઇસન્સ આપવું
ફ્રન્ટહોલ કમ્પ્રેશન IP એ વિસ્તૃત ઇન્ટેલ એફપીજીએ આઇપી છે જે ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ રિલીઝ સાથે સમાવેલ નથી.
- જો તમારી પાસે ન હોય તો માય ઇન્ટેલ એકાઉન્ટ બનાવો.
- સેલ્ફ-સર્વિસ લાઇસન્સિંગ સેન્ટર (SSLC) ને ઍક્સેસ કરવા માટે લોગ ઇન કરો.
- ફ્રન્ટહોલ કમ્પ્રેશન આઈપી ખરીદો.
- SSLC પેજ પર, IP માટે રન પર ક્લિક કરો. SSLC તમારા IP ના ઇન્સ્ટોલેશનને માર્ગદર્શન આપવા માટે ઇન્સ્ટોલેશન ડાયલોગ બોક્સ પ્રદાન કરે છે.
- ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ફોલ્ડર જેવા જ સ્થાન પર ઇન્સ્ટોલ કરો.
કોષ્ટક 5. ફ્રન્ટહોલ કમ્પ્રેશન ઇન્સ્ટોલેશન સ્થાનો
| સ્થાન | સોફ્ટવેર | પ્લેટફોર્મ |
| :\intelFPGA_pro\\quartus\ip \altera_Cloud | ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન | વિન્ડોઝ * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રો એડિશન | લિનક્સ * |
આકૃતિ 1. ફ્રન્ટહોલ કમ્પ્રેશન IP ઇન્સ્ટોલેશન ડિરેક્ટરી સ્ટ્રક્ચર ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ ઇન્સ્ટોલેશન ડિરેક્ટરી
Fronthaul Compression Intel FPGA IP હવે IP કેટલોગમાં દેખાય છે.
સંબંધિત માહિતી
- ઇન્ટેલ FPGA webસાઇટ
- સેલ્ફ-સર્વિસ લાઇસન્સિંગ સેન્ટર (SSLC)
2.2. ફ્રન્ટહોલ કમ્પ્રેશન આઇપીનું પરિમાણીકરણ
IP પેરામીટર એડિટરમાં તમારા કસ્ટમ IP ભિન્નતાને ઝડપથી ગોઠવો.
- એક Intel Quartus Prime Pro Edition પ્રોજેક્ટ બનાવો જેમાં તમારા IP કોરને એકીકૃત કરી શકાય.
a Intel Quartus Prime Pro આવૃત્તિમાં, ક્લિક કરો File નવો પ્રોજેક્ટ વિઝાર્ડ નવો ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટ બનાવવા માટે, અથવા File હાલના ક્વાર્ટસ પ્રાઇમ પ્રોજેક્ટને ખોલવા માટે પ્રોજેક્ટ ખોલો. વિઝાર્ડ તમને ઉપકરણનો ઉલ્લેખ કરવા માટે સંકેત આપે છે.
b ઉપકરણ કુટુંબનો ઉલ્લેખ કરો જે IP માટે સ્પીડ ગ્રેડ આવશ્યકતાઓને પૂર્ણ કરે છે.
c સમાપ્ત ક્લિક કરો. - IP કેટલોગમાં, Fronthaul Compression Intel FPGA IP પસંદ કરો. નવી IP ભિન્નતા વિન્ડો દેખાય છે.
- તમારા નવા કસ્ટમ IP વિવિધતા માટે ઉચ્ચ-સ્તરના નામનો ઉલ્લેખ કરો. પેરામીટર એડિટર IP વિવિધતા સેટિંગ્સને a માં સાચવે છે file નામ આપવામાં આવ્યું છે .ip.
- OK પર ક્લિક કરો. પરિમાણ સંપાદક દેખાય છે.
આકૃતિ 2. ફ્રન્ટહોલ કમ્પ્રેશન IP પેરામીટર એડિટર - તમારા IP વિવિધતા માટેના પરિમાણોનો ઉલ્લેખ કરો. ચોક્કસ IP પરિમાણો વિશેની માહિતી માટે પરિમાણોનો સંદર્ભ લો.
- ડિઝાઇન એક્સ પર ક્લિક કરોample tab અને તમારી ડિઝાઇન ex માટે પરિમાણો સ્પષ્ટ કરોample
આકૃતિ 3. ડિઝાઇન Exampલે પેરામીટર એડિટર - જનરેટ એચડીએલ પર ક્લિક કરો. જનરેશન ડાયલોગ બોક્સ દેખાય છે.
- આઉટપુટ સ્પષ્ટ કરો file જનરેશન વિકલ્પો, અને પછી જનરેટ પર ક્લિક કરો. IP વિવિધતા files તમારા સ્પષ્ટીકરણો અનુસાર પેદા કરે છે.
- સમાપ્ત ક્લિક કરો. પેરામીટર એડિટર ટોપ લેવલ .ip ઉમેરે છે file વર્તમાન પ્રોજેક્ટ પર આપમેળે. જો તમને મેન્યુઅલી .ip ઉમેરવા માટે સંકેત આપવામાં આવે file પ્રોજેક્ટ માટે, પ્રોજેક્ટ ઉમેરો/દૂર કરો પર ક્લિક કરો Files ઉમેરવા માટે પ્રોજેક્ટમાં file.
- તમારા IP ભિન્નતાને જનરેટ અને ઇન્સ્ટન્ટ કર્યા પછી, પોર્ટ્સને કનેક્ટ કરવા માટે યોગ્ય પિન અસાઇનમેન્ટ કરો અને કોઈપણ યોગ્ય પ્રતિ-ઇન્સ્ટન્સ RTL પેરામીટર સેટ કરો.
2.2.1. ફ્રન્ટહોલ કમ્પ્રેશન IP પરિમાણો
કોષ્ટક 6. ફ્રન્ટહોલ કમ્પ્રેશન IP પરિમાણો
| નામ | માન્ય મૂલ્યો |
વર્ણન |
| ડેટા દિશા | TX અને RX, માત્ર TX, માત્ર RX | કમ્પ્રેશન માટે TX પસંદ કરો; ડીકોમ્પ્રેસન માટે આરએક્સ. |
| કમ્પ્રેશન પદ્ધતિ | BFP, mu-Law, અથવા BFP અને mu-Law | બ્લોક ફ્લોટિંગ-પોઇન્ટ, µ-લો, અથવા બંને પસંદ કરો. |
| મેટાડેટા પહોળાઈ | 0 (મેટાડેટા પોર્ટ્સને અક્ષમ કરો), 32, 64, 96, 128 (બીટ) | મેટાડેટા બસ (અસંકોચિત ડેટા) ની બીટ પહોળાઈ સ્પષ્ટ કરો. |
| વિસ્તૃત IQ પહોળાઈ સક્ષમ કરો | ચાલુ અથવા બંધ | સપોર્ટેડ IqWidth 8-bit થી 16-bit માટે ચાલુ કરો. 9, 12, 14 અને 16-બિટ્સની સપોર્ટેડ IqWidth માટે બંધ કરો. |
| O-RAN સુસંગત | ચાલુ અથવા બંધ | મેટાડેટા પોર્ટ માટે ORAN IP મેપિંગને અનુસરવા માટે ચાલુ કરો અને દરેક વિભાગ હેડર માટે મેટાડેટા માન્ય સિગ્નલનો દાવો કરો. IP માત્ર 128-બીટ પહોળાઈના મેટાડેટાને સપોર્ટ કરે છે. IP એક વિભાગ અને પેકેટ દીઠ બહુવિધ વિભાગોને સપોર્ટ કરે છે. મેટાડેટા માન્ય નિવેદન સાથે દરેક વિભાગમાં મેટાડેટા માન્ય છે. બંધ કરો જેથી કરીને IP મેટાડેટાનો ઉપયોગ મેપિંગની આવશ્યકતા વિના પાસથ્રુ કન્ડ્યુટ સિગ્નલ તરીકે કરે છે (દા.ત.: U-plane numPrb 0 માનવામાં આવે છે). IP 0 (મેટાડેટા પોર્ટ્સને અક્ષમ કરો), 32, 64, 96, 128 બિટ્સની મેટાડેટા પહોળાઈને સપોર્ટ કરે છે. IP પેકેટ દીઠ એક વિભાગને સપોર્ટ કરે છે. મેટાડેટા દરેક પેકેટ માટે મેટાડેટા માન્ય નિવેદન પર માત્ર એક જ વાર માન્ય છે. |
2.3. જનરેટ કરેલ IP File માળખું
Intel Quartus Prime Pro Edition સોફ્ટવેર નીચેના IP કોર આઉટપુટને જનરેટ કરે છે file માળખું
કોષ્ટક 7. જનરેટ કરેલ IP Files
| File નામ |
વર્ણન |
| <તમારું_આઇપી>.આઇપી | પ્લેટફોર્મ ડિઝાઇનર સિસ્ટમ અથવા ઉચ્ચ-સ્તરની IP વિવિધતા file.તમારું_આઇપી> એ નામ છે જે તમે તમારી IP વિવિધતા આપો છો. |
| <તમારું_આઇપી>.cmp | VHDL ઘટક ઘોષણા (.cmp) file એક ટેક્સ્ટ છે file જે સ્થાનિક સામાન્ય અને પોર્ટ વ્યાખ્યાઓ ધરાવે છે જેનો તમે VHDL ડિઝાઇનમાં ઉપયોગ કરી શકો છો files. |
| <તમારું_આઇપી>.html | એક અહેવાલ જેમાં કનેક્શન માહિતી, દરેક ગુલામનું સરનામું દર્શાવતો મેમરી નકશો જે દરેક માસ્ટર સાથે જોડાયેલ છે અને પેરામીટર સોંપણીઓ ધરાવે છે. |
| <તમારું_આઇપી>_generation.rpt | IP અથવા પ્લેટફોર્મ ડિઝાઇનર જનરેશન લોગ file. IP જનરેશન દરમિયાન સંદેશાઓનો સારાંશ. |
| <તમારું_આઇપી>.qgsimc | ઇન્ક્રીમેન્ટલ રિજનરેશનને ટેકો આપવા માટે સિમ્યુલેશન પેરામીટર્સની યાદી આપે છે. |
| <તમારું_આઇપી>.qgsynthc | વધારાના પુનર્જીવનને સમર્થન આપવા માટે સંશ્લેષણ પરિમાણોની યાદી આપે છે. |
| <તમારું_આઇપી>.qip | Intel Quartus Prime સોફ્ટવેરમાં IP ઘટકને એકીકૃત કરવા અને કમ્પાઇલ કરવા માટે IP ઘટક વિશેની તમામ જરૂરી માહિતી ધરાવે છે. |
| <તમારું_આઇપી>.sopcinfo | તમારી પ્લેટફોર્મ ડિઝાઇનર સિસ્ટમમાં કનેક્શન્સ અને IP ઘટક પેરામીટરાઇઝેશનનું વર્ણન કરે છે. જ્યારે તમે IP ઘટકો માટે સૉફ્ટવેર ડ્રાઇવરો વિકસાવો ત્યારે જરૂરિયાતો મેળવવા માટે તમે તેની સામગ્રીઓનું વિશ્લેષણ કરી શકો છો. ડાઉનસ્ટ્રીમ ટૂલ્સ જેમ કે Nios® II ટૂલ ચેઇન આનો ઉપયોગ કરે છે file. આ .sopcinfo file અને સિસ્ટમ.એચ file Nios II ટૂલ ચેઇન માટે જનરેટ થયેલ દરેક ગુલામ કે જે સ્લેવને એક્સેસ કરે છે તેના સંબંધમાં દરેક ગુલામ માટે સરનામાં નકશાની માહિતીનો સમાવેશ થાય છે. ચોક્કસ સ્લેવ ઘટકને ઍક્સેસ કરવા માટે જુદા જુદા માસ્ટર પાસે અલગ સરનામું નકશો હોઈ શકે છે. |
| <તમારું_આઇપી>.csv | IP ઘટકની અપગ્રેડ સ્થિતિ વિશેની માહિતી સમાવે છે. |
| <તમારું_આઇપી>.બીએસએફ | બ્લોક સિમ્બોલ File (.bsf) ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ બ્લોક ડાયાગ્રામમાં ઉપયોગ માટે IP વિવિધતાનું પ્રતિનિધિત્વ Files (.bdf). |
| <તમારું_આઇપી>.spd | જરૂરી ઇનપુટ file સપોર્ટેડ સિમ્યુલેટર માટે સિમ્યુલેશન સ્ક્રિપ્ટો બનાવવા માટે ip-make-simscript માટે. આ .spd file ની યાદી સમાવે છે files સિમ્યુલેશન માટે જનરેટ કરવામાં આવે છે, તે યાદો વિશેની માહિતી સાથે જે તમે પ્રારંભ કરી શકો છો. |
| <તમારું_આઇપી>.ppf | પિન પ્લાનર File (.ppf) પિન પ્લાનર સાથે ઉપયોગ કરવા માટે બનાવેલ IP ઘટકો માટે પોર્ટ અને નોડ અસાઇનમેન્ટ સ્ટોર કરે છે. |
| <તમારું_આઇપી>_bb.v | તમે વેરિલોગ બ્લેક-બોક્સ (_bb.v) નો ઉપયોગ કરી શકો છો file બ્લેક બોક્સ તરીકે ઉપયોગ માટે ખાલી મોડ્યુલ ઘોષણા તરીકે. |
| <તમારું_આઇપી>_inst.v અથવા _inst.vhd | એચડીએલ ભૂતપૂર્વample instantiation ટેમ્પલેટ. તમે આની સામગ્રીને કોપી અને પેસ્ટ કરી શકો છો file તમારા HDL માં file IP ભિન્નતા સ્થાપિત કરવા માટે. |
| <તમારું_આઇપી>.વી અથવાતમારું_આઇપી>.વીએચડી | એચડીએલ files જે સંશ્લેષણ અથવા સિમ્યુલેશન માટે દરેક સબમોડ્યુલ અથવા ચાઇલ્ડ આઇપી કોરને ઇન્સ્ટન્ટ કરે છે. |
| માર્ગદર્શક/ | સિમ્યુલેશન સેટ કરવા અને ચલાવવા માટે એક ModelSim* સ્ક્રિપ્ટ msim_setup.tcl સમાવે છે. |
| synopsys/vcs/ synopsys/vcsmx/ | VCS* સિમ્યુલેશન સેટ કરવા અને ચલાવવા માટે શેલ સ્ક્રિપ્ટ vcs_setup.sh સમાવે છે. એક શેલ સ્ક્રિપ્ટ vcsmx_setup.sh અને synopsys_ sim.setup સમાવે છે file VCS MX* સિમ્યુલેશન સેટ કરવા અને ચલાવવા માટે. |
| કેડન્સ/ | શેલ સ્ક્રિપ્ટ ncsim_setup.sh અને અન્ય સેટઅપ સમાવે છે fileNCSIM* સિમ્યુલેશન સેટ કરવા અને ચલાવવા માટે. |
| aldec/ | Aldec* સિમ્યુલેશન સેટ કરવા અને ચલાવવા માટે શેલ સ્ક્રિપ્ટ rivierapro_setup.sh સમાવે છે. |
| xcelium/ | શેલ સ્ક્રિપ્ટ xcelium_setup.sh અને અન્ય સેટઅપ સમાવે છે fileXcelium* સિમ્યુલેશન સેટ કરવા અને ચલાવવા માટે s. |
| સબમોડ્યુલ્સ/ | HDL સમાવે છે fileઆઇપી કોર સબમોડ્યુલ્સ માટે s. |
| <ચાઇલ્ડ આઇપી કોરો>/ | દરેક જનરેટ થયેલ ચાઈલ્ડ આઈપી કોર ડાયરેક્ટરી માટે, પ્લેટફોર્મ ડીઝાઈનર સિન્થ/ અને સિમ/ સબ-ડિરેક્ટરીઝ જનરેટ કરે છે. |
Fronthaul કમ્પ્રેશન IP કાર્યાત્મક વર્ણન
આકૃતિ 4. ફ્રન્ટહોલ કમ્પ્રેશન આઈપીમાં કમ્પ્રેશન અને ડિકમ્પ્રેશનનો સમાવેશ થાય છે. ફ્રન્ટહોલ કમ્પ્રેશન આઇપી બ્લોક ડાયાગ્રામ
કમ્પ્રેશન અને ડીકોમ્પ્રેશન
પ્રીપ્રોસેસિંગ બ્લોક-આધારિત બીટ શિફ્ટ બ્લોક 12 રિસોર્સ એલિમેન્ટ્સ (REs) ના રિસોર્સ બ્લોક માટે શ્રેષ્ઠ બિટ-શિફ્ટ જનરેટ કરે છે. બ્લોક ક્વોન્ટાઈઝેશન અવાજ ઘટાડે છે, ખાસ કરીને ઓછા માટેampલિટ્યુડ એસampલેસ આથી, તે કમ્પ્રેશન રજૂ કરતી એરર વેક્ટર મેગ્નિટ્યુડ (EVM) ઘટાડે છે. કમ્પ્રેશન અલ્ગોરિધમ પાવર મૂલ્યથી લગભગ સ્વતંત્ર છે. જટિલ ઇનપુટ s ધારી રહ્યા છીએamples એ x = x1 + jxQ છે, સંસાધન બ્લોક માટે વાસ્તવિક અને કાલ્પનિક ઘટકોનું મહત્તમ નિરપેક્ષ મૂલ્ય છે:
સંસાધન બ્લોક માટે મહત્તમ નિરપેક્ષ મૂલ્ય ધરાવતાં, નીચેના સમીકરણ તે સંસાધન બ્લોકને સોંપેલ ડાબી પાળી મૂલ્ય નક્કી કરે છે:
જ્યાં bitWidth એ ઇનપુટ બીટ પહોળાઈ છે.
IP 8, 9, 10, 11, 12, 13, 14, 15, 16 ના કમ્પ્રેશન રેશિયોને સપોર્ટ કરે છે.
મ્યુ-લો કમ્પ્રેશન અને ડીકોમ્પ્રેસન
એલ્ગોરિધમ મુ-લો કમ્પેન્ડીંગ ટેકનિકનો ઉપયોગ કરે છે, જે સ્પીચ કમ્પ્રેશન વ્યાપકપણે ઉપયોગ કરે છે. આ ટેકનિક રાઉન્ડિંગ અને બીટ-ટ્રંકેશન પહેલાં ફંક્શન, f(x) સાથે કોમ્પ્રેસર દ્વારા ઇનપુટ અનકમ્પ્રેસ્ડ સિગ્નલ, x, પસાર કરે છે. આ ટેકનિક ઈન્ટરફેસ પર સંકુચિત ડેટા, y, મોકલે છે. પ્રાપ્ત ડેટા વિસ્તરતા કાર્યમાંથી પસાર થાય છે (જે કોમ્પ્રેસર, F-1(y) નો વ્યસ્ત છે. આ ટેકનિક ન્યૂનતમ ક્વોન્ટાઈઝેશન ભૂલ સાથે અસંકુચિત ડેટાનું પુનઃઉત્પાદન કરે છે.
સમીકરણ 1. કોમ્પ્રેસર અને ડીકોમ્પ્રેસર કાર્યો
Mu-law IQ કમ્પ્રેશન અલ્ગોરિધમ O-RAN સ્પષ્ટીકરણને અનુસરે છે.
સંબંધિત માહિતી
ઓ-રેન webસાઇટ
3.1. ફ્રન્ટહોલ કમ્પ્રેશન આઇપી સિગ્નલ્સ
IP ને કનેક્ટ કરો અને નિયંત્રિત કરો.
ઘડિયાળ અને રીસેટ ઈન્ટરફેસ સિગ્નલો=
કોષ્ટક 8. ઈન્ટરફેસ સિગ્નલ ઘડિયાળ અને રીસેટ કરો
| સિગ્નલ નામ | બિટવિડ્થ | દિશા |
વર્ણન |
| tx_clk | 1 | ઇનપુટ | ટ્રાન્સમીટર ઘડિયાળ. ઘડિયાળની આવર્તન 390.625 Gbps માટે 25 MHz અને 156.25 Gbps માટે 10 MHz છે. બધા ટ્રાન્સમીટર ઇન્ટરફેસ સિગ્નલો આ ઘડિયાળ સાથે સિંક્રનસ છે. |
| rx_clk | 1 | ઇનપુટ | રીસીવર ઘડિયાળ. ઘડિયાળની આવર્તન 390.625 Gbps માટે 25 MHz અને 156.25 Gbps માટે 10 MHz છે. બધા રીસીવર ઈન્ટરફેસ સિગ્નલો આ ઘડિયાળ સાથે સિંક્રનસ છે. |
| csr_clk | 1 | ઇનપુટ | CSR ઇન્ટરફેસ માટે ઘડિયાળ. ઘડિયાળની આવર્તન 100 MHz છે. |
| tx_rst_n | 1 | ઇનપુટ | tx_clk પર સિંક્રનસ ટ્રાન્સમીટર ઇન્ટરફેસ માટે સક્રિય લો રીસેટ. |
| rx_rst_n | 1 | ઇનપુટ | રીસીવર ઈન્ટરફેસ સિંક્રનસ માટે rx_clk માટે સક્રિય લો રીસેટ. |
| csr_rst_n | 1 | ઇનપુટ | CSR ઇન્ટરફેસ સિંક્રનસ માટે csr_clk માટે સક્રિય લો રીસેટ. |
ટ્રાન્સમિટ ટ્રાન્સપોર્ટ ઇન્ટરફેસ સિગ્નલ
કોષ્ટક 9. ટ્રાન્સમિટ ટ્રાન્સપોર્ટ ઇન્ટરફેસ સિગ્નલ
બધા સિગ્નલ પ્રકારો સહી વિનાના પૂર્ણાંક છે.
|
સિગ્નલ નામ |
બિટવિડ્થ | દિશા |
વર્ણન |
| tx_avst_source_valid | 1 | આઉટપુટ | જ્યારે દાવો કરવામાં આવે છે, ત્યારે સૂચવે છે કે avst_source_data પર માન્ય ડેટા ઉપલબ્ધ છે. |
| tx_avst_source_data | 64 | આઉટપુટ | udCompParam, iS સહિત PRB ક્ષેત્રોample અને qSample આગલા વિભાગના PRB ક્ષેત્રો અગાઉના વિભાગ PRB ક્ષેત્ર સાથે જોડાયેલા છે. |
| tx_avst_source_startofpacket | 1 | આઉટપુટ | ફ્રેમનો પ્રથમ બાઈટ સૂચવે છે. |
| tx_avst_source_endofpacket | 1 | આઉટપુટ | ફ્રેમનો છેલ્લો બાઈટ સૂચવે છે. |
| tx_avst_source_ready | 1 | ઇનપુટ | જ્યારે ભારપૂર્વક કહેવામાં આવે છે, સૂચવે છે કે પરિવહન સ્તર ડેટા સ્વીકારવા માટે તૈયાર છે. રેડીલેટન્સી = 0 આ ઈન્ટરફેસ માટે. |
| tx_avst_source_empty | 3 | આઉટપુટ | જ્યારે avst_source_endofpacket ભારપૂર્વક જણાવવામાં આવે ત્યારે avst_source_data પર ખાલી બાઇટ્સની સંખ્યાનો ઉલ્લેખ કરે છે. |
| tx_udcomphdr_o | 8 | આઉટપુટ | વપરાશકર્તા ડેટા કમ્પ્રેશન હેડર ફીલ્ડ. tx_avst_source_valid સાથે સિંક્રનસ. કમ્પ્રેશન પદ્ધતિ અને IQ બીટ પહોળાઈ વ્યાખ્યાયિત કરે છે ડેટા વિભાગમાં વપરાશકર્તા ડેટા માટે. • [7:4] : udIqWidth • udIqWidth=16 માટે 0, અન્યથા udIqWidth e,g, બરાબર છે: — 0000b એટલે I અને Q દરેક 16 બિટ્સ પહોળા છે; — 0001b એટલે I અને Q દરેક 1 બીટ પહોળા છે; — 1111b એટલે I અને Q દરેક 15 બિટ્સ પહોળા છે • [3:0] : udCompMeth - 0000b - કોઈ કમ્પ્રેશન નથી — 0001b – બ્લોક ફ્લોટિંગ પોઈન્ટ — 0011b – µ-લો — અન્યો - ભવિષ્યની પદ્ધતિઓ માટે આરક્ષિત. |
| tx_metadata_o | METADATA_WIDTH | આઉટપુટ | નળી સિગ્નલ પાસથ્રુ કરે છે અને સંકુચિત નથી. tx_avst_source_valid સાથે સિંક્રનસ. રૂપરેખાંકિત બીટવિડ્થ METADATA_WIDTH. જ્યારે તમે ચાલુ કરો O-RAN સુસંગત, નો સંદર્ભ લો કોષ્ટક 13 પૃષ્ઠ 17 પર. જ્યારે તમે બંધ કરો છો O-RAN સુસંગત, આ સિગ્નલ માત્ર ત્યારે જ માન્ય છે જ્યારે tx_avst_source_startofpacket 1 હોય. tx_metadata_o પાસે માન્ય સિગ્નલ નથી અને માન્ય ચક્ર સૂચવવા માટે tx_avst_source_valid નો ઉપયોગ કરે છે. જ્યારે તમે પસંદ કરો ત્યારે ઉપલબ્ધ નથી 0 મેટાડેટા પોર્ટ્સને અક્ષમ કરો માટે મેટાડેટા પહોળાઈ. |
ટ્રાન્સપોર્ટ ઇન્ટરફેસ સિગ્નલ પ્રાપ્ત કરો
કોષ્ટક 10. ટ્રાન્સપોર્ટ ઇન્ટરફેસ સિગ્નલ પ્રાપ્ત કરો
આ ઈન્ટરફેસ પર કોઈ બેકપ્રેશર નથી. આ ઇન્ટરફેસમાં એવલોન સ્ટ્રીમિંગ ખાલી સિગ્નલ જરૂરી નથી કારણ કે તે હંમેશા શૂન્ય છે.
| સિગ્નલ નામ | બિટવિડ્થ | દિશા |
વર્ણન |
| rx_avst_sink_valid | 1 | ઇનપુટ | જ્યારે ભારપૂર્વક જણાવવામાં આવે છે, ત્યારે સૂચવે છે કે avst_sink_data પર માન્ય ડેટા ઉપલબ્ધ છે. આ ઇન્ટરફેસ પર કોઈ avst_sink_ready સિગ્નલ નથી. |
| rx_avst_sink_data | 64 | ઇનપુટ | udCompParam, iS સહિત PRB ક્ષેત્રોample અને qSample આગલા વિભાગના PRB ક્ષેત્રો અગાઉના વિભાગ PRB ક્ષેત્ર સાથે જોડાયેલા છે. |
| rx_avst_sink_startofpacket | 1 | ઇનપુટ | ફ્રેમનો પ્રથમ બાઈટ સૂચવે છે. |
| rx_avst_sink_endofpacket | 1 | ઇનપુટ | ફ્રેમનો છેલ્લો બાઈટ સૂચવે છે. |
| rx_avst_sink_error | 1 | ઇનપુટ | જ્યારે avst_sink_endofpacket તરીકે સમાન ચક્રમાં ભારપૂર્વક જણાવવામાં આવે છે, ત્યારે સૂચવે છે કે વર્તમાન પેકેટ એક ભૂલ પેકેટ છે |
| rx_udcomphdr_i | 8 | ઇનપુટ | વપરાશકર્તા ડેટા કમ્પ્રેશન હેડર ફીલ્ડ. rx_metadata_valid_i સાથે સિંક્રનસ. ડેટા વિભાગમાં વપરાશકર્તા ડેટા માટે કમ્પ્રેશન પદ્ધતિ અને IQ બીટ પહોળાઈ વ્યાખ્યાયિત કરે છે. • [7:4] : udIqWidth • udIqWidth=16 માટે 0, અન્યથા udIqWidth બરાબર. દા.ત — 0000b એટલે I અને Q દરેક 16 બિટ્સ પહોળા છે; — 0001b એટલે I અને Q દરેક 1 બીટ પહોળા છે; — 1111b એટલે I અને Q દરેક 15 બિટ્સ પહોળા છે • [3:0] : udCompMeth - 0000b - કોઈ કમ્પ્રેશન નથી — 0001b – બ્લોક ફ્લોટિંગ પોઈન્ટ — 0011b – µ-લો — અન્યો - ભવિષ્યની પદ્ધતિઓ માટે આરક્ષિત. |
| rx_metadata_i | METADATA_WIDTH | ઇનપુટ | બિનસંકુચિત નળી સિગ્નલ પાસથ્રુ. rx_metadata_i સિગ્નલો માન્ય છે જ્યારે rx_metadata_valid_i ભારપૂર્વક જણાવવામાં આવે છે, rx_avst_sink_valid સાથે સિંક્રનસ. રૂપરેખાંકિત બીટવિડ્થ METADATA_WIDTH. જ્યારે તમે ચાલુ કરો O-RAN સુસંગત, નો સંદર્ભ લો ટેબલ 15 પૃષ્ઠ 18 પર. જ્યારે તમે બંધ કરો O-RAN સુસંગત, આ rx_metadata_i સિગ્નલ માત્ર ત્યારે જ માન્ય છે જ્યારે rx_metadata_valid_i અને rx_avst_sink_startofpacket બંને 1 ની બરાબર હોય. જ્યારે તમે પસંદ કરો ત્યારે ઉપલબ્ધ નથી 0 મેટાડેટા પોર્ટ્સને અક્ષમ કરો માટે મેટાડેટા પહોળાઈ. |
| rx_metadata_valid_i | 1 | ઇનપુટ | સૂચવે છે કે હેડરો (rx_udcomphdr_i અને rx_metadata_i) માન્ય છે. rx_avst_sink_valid સાથે સિંક્રનસ. ફરજિયાત સંકેત. O-RAN બેકવર્ડ સુસંગતતા માટે, જો IP પાસે માન્ય સામાન્ય હેડર IEs અને પુનરાવર્તિત વિભાગ IEs હોય તો rx_metadata_valid_i નો દાવો કરો. rx_avst_sink_data માં નવા વિભાગ ભૌતિક સંસાધન બ્લોક (PRB) ક્ષેત્રો પ્રદાન કરવા પર, rx_metadata_i ઇનપુટમાં rx_metadata_valid_i સાથે નવા વિભાગ IEs પ્રદાન કરો. |
એપ્લિકેશન ઇન્ટરફેસ સિગ્નલ ટ્રાન્સમિટ કરો
કોષ્ટક 11. એપ્લિકેશન ઈન્ટરફેસ સિગ્નલ ટ્રાન્સમિટ કરો
|
સિગ્નલ નામ |
બિટવિડ્થ | દિશા |
વર્ણન |
| tx_avst_sink_valid | 1 | ઇનપુટ | જ્યારે ભારપૂર્વક કહેવામાં આવે છે, ત્યારે સૂચવે છે કે આ ઇન્ટરફેસમાં માન્ય PRB ફીલ્ડ્સ ઉપલબ્ધ છે. સ્ટ્રીમિંગ મોડમાં ઓપરેટ કરતી વખતે, ખાતરી કરો કે પેકેટની શરૂઆત અને પેકેટના અંત વચ્ચે કોઈ માન્ય સિગ્નલ ડિસર્ટેશન નથી, એકમાત્ર અપવાદ એ છે કે જ્યારે તૈયાર સિગ્નલ ડિસર્ટ થઈ જાય. |
| tx_avst_sink_data | 128 | ઇનપુટ | નેટવર્ક બાઇટ ક્રમમાં એપ્લિકેશન સ્તરમાંથી ડેટા. |
| tx_avst_sink_startofpacket | 1 | ઇનપુટ | પેકેટનો પ્રથમ PRB બાઈટ સૂચવો |
| tx_avst_sink_endofpacket | 1 | ઇનપુટ | પેકેટનો છેલ્લો PRB બાઈટ સૂચવો |
| tx_avst_sink_ready | 1 | આઉટપુટ | જ્યારે ભારપૂર્વક કહેવામાં આવે છે, સૂચવે છે કે O-RAN IP એપ્લીકેશન ઈન્ટરફેસમાંથી ડેટા સ્વીકારવા માટે તૈયાર છે. રેડીલેટન્સી = 0 આ ઈન્ટરફેસ માટે |
| tx_udcomphdr_i | 8 | ઇનપુટ | વપરાશકર્તા ડેટા કમ્પ્રેશન હેડર ફીલ્ડ. tx_avst_sink_valid સાથે સિંક્રનસ. ડેટા વિભાગમાં વપરાશકર્તા ડેટા માટે કમ્પ્રેશન પદ્ધતિ અને IQ બીટ પહોળાઈ વ્યાખ્યાયિત કરે છે. • [7:4] : udIqWidth • udIqWidth=16 માટે 0, અન્યથા udIqWidth બરાબર. દા.ત — 0000b એટલે I અને Q દરેક 16 બિટ્સ પહોળા છે; — 0001b એટલે I અને Q દરેક 1 બીટ પહોળા છે; — 1111b એટલે I અને Q દરેક 15 બિટ્સ પહોળા છે • [3:0] : udCompMeth - 0000b - કોઈ કમ્પ્રેશન નથી — 0001b – બ્લોક ફ્લોટિંગ પોઈન્ટ — 0011b – µ-લો — અન્યો - ભવિષ્યની પદ્ધતિઓ માટે આરક્ષિત. |
| tx_metadata_i | METADATA_WIDTH | ઇનપુટ | નળી સિગ્નલ પાસથ્રુ કરે છે અને સંકુચિત નથી. tx_avst_sink_valid સાથે સિંક્રનસ. રૂપરેખાંકિત બીટવિડ્થ METADATA_WIDTH. જ્યારે તમે ચાલુ કરો O-RAN સુસંગત, નો સંદર્ભ લો ટેબલ 13 પૃષ્ઠ 17 પર. જ્યારે તમે બંધ કરો O-RAN સુસંગત, આ સંકેત ત્યારે જ માન્ય છે જ્યારે tx_avst_sink_startofpacket 1 ની બરાબર હોય. tx_metadata_i પાસે માન્ય સિગ્નલ અને ઉપયોગો નથી માન્ય ચક્ર દર્શાવવા માટે tx_avst_sink_valid. જ્યારે તમે પસંદ કરો ત્યારે ઉપલબ્ધ નથી 0 મેટાડેટા પોર્ટ્સને અક્ષમ કરો માટે મેટાડેટા પહોળાઈ. |
એપ્લિકેશન ઈન્ટરફેસ સંકેતો પ્રાપ્ત કરો
કોષ્ટક 12. એપ્લિકેશન ઈન્ટરફેસ સંકેતો પ્રાપ્ત કરો
|
સિગ્નલ નામ |
બિટવિડ્થ | દિશા |
વર્ણન |
| rx_avst_source_valid | 1 | આઉટપુટ | જ્યારે ભારપૂર્વક કહેવામાં આવે છે, ત્યારે સૂચવે છે કે આ ઇન્ટરફેસમાં માન્ય PRB ફીલ્ડ્સ ઉપલબ્ધ છે. આ ઈન્ટરફેસ પર કોઈ avst_source_ready સિગ્નલ નથી. |
| rx_avst_source_data | 128 | આઉટપુટ | નેટવર્ક બાઈટ ક્રમમાં એપ્લિકેશન લેયરનો ડેટા. |
| rx_avst_source_startofpacket | 1 | આઉટપુટ | પેકેટનો પ્રથમ PRB બાઈટ સૂચવે છે |
| rx_avst_source_endofpacket | 1 | આઉટપુટ | પેકેટનો છેલ્લો PRB બાઈટ સૂચવે છે |
| rx_avst_source_error | 1 | આઉટપુટ | સૂચવે છે કે પેકેટમાં ભૂલ છે |
| rx_udcomphdr_o | 8 | આઉટપુટ | વપરાશકર્તા ડેટા કમ્પ્રેશન હેડર ફીલ્ડ. rx_avst_source_valid સાથે સિંક્રનસ. ડેટા વિભાગમાં વપરાશકર્તા ડેટા માટે કમ્પ્રેશન પદ્ધતિ અને IQ બીટ પહોળાઈ વ્યાખ્યાયિત કરે છે. • [7:4] : udIqWidth • udIqWidth=16 માટે 0, અન્યથા udIqWidth બરાબર. દા.ત — 0000b એટલે I અને Q દરેક 16 બિટ્સ પહોળા છે; — 0001b એટલે I અને Q દરેક 1 બીટ પહોળા છે; — 1111b એટલે I અને Q દરેક 15 બિટ્સ પહોળા છે • [3:0] : udCompMeth - 0000b - કોઈ કમ્પ્રેશન નથી — 0001b - બ્લોક ફ્લોટિંગ પોઈન્ટ (BFP) — 0011b – µ-લો — અન્યો - ભવિષ્યની પદ્ધતિઓ માટે આરક્ષિત. |
| rx_metadata_o | METADATA_WIDTH | આઉટપુટ | બિનસંકુચિત નળી સિગ્નલ પાસથ્રુ. rx_metadata_o સિગ્નલો માન્ય છે જ્યારે rx_metadata_valid_o ભારપૂર્વક જણાવવામાં આવે છે, rx_avst_source_valid સાથે સિંક્રનસ. રૂપરેખાંકિત બીટવિડ્થ METADATA_WIDTH. જ્યારે તમે ચાલુ કરો O-RAN સુસંગત, નો સંદર્ભ લો કોષ્ટક 14 પૃષ્ઠ 18 પર. જ્યારે તમે બંધ કરો O-RAN સુસંગત, rx_metadata_o માત્ર ત્યારે જ માન્ય છે જ્યારે rx_metadata_valid_o 1 બરાબર હોય. જ્યારે તમે પસંદ કરો ત્યારે ઉપલબ્ધ નથી 0 મેટાડેટા પોર્ટ્સને અક્ષમ કરો માટે મેટાડેટા પહોળાઈ. |
| rx_metadata_valid_o | 1 | આઉટપુટ | સૂચવે છે કે હેડરો (rx_udcomphdr_o અને rx_metadata_o) માન્ય છે. જ્યારે rx_metadata_o માન્ય હોય, rx_avst_source_valid સાથે સમન્વયિત હોય ત્યારે rx_metadata_valid_o ભારપૂર્વક જણાવવામાં આવે છે. |
O-RAN બેકવર્ડ સુસંગતતા માટે મેટાડેટા મેપિંગ
કોષ્ટક 13. tx_metadata_i 128-બીટ ઇનપુટ
|
સિગ્નલ નામ |
બિટવિડ્થ | દિશા | વર્ણન |
મેટાડેટા મેપિંગ |
| આરક્ષિત | 16 | ઇનપુટ | આરક્ષિત. | tx_metadata_i[127:112] |
| tx_u_size | 16 | ઇનપુટ | સ્ટ્રીમિંગ મોડ માટે બાઈટમાં યુ-પ્લેન પેકેટનું કદ. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | ઇનપુટ | પેકેટનો SeqID, જે eCPRI ટ્રાન્સપોર્ટ હેડરમાંથી કાઢવામાં આવે છે. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | ઇનપુટ | eCPRI પરિવહન અને RoEflowId માટે PCID રેડિયો ઓવર ઇથરનેટ (RoE) પરિવહન માટે. |
tx_metadata_i[79:64] |
| આરક્ષિત | 4 | ઇનપુટ | આરક્ષિત. | tx_metadata_i[63:60] |
| tx_u_dataદિશા | 1 | ઇનપુટ | gNB ડેટા દિશા. મૂલ્ય શ્રેણી: {0b=Rx (એટલે કે અપલોડ), 1b=Tx (એટલે કે ડાઉનલોડ)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | ઇનપુટ | IQ ડેટા અને એર ઇન્ટરફેસ વચ્ચે ઉપયોગમાં લેવા માટે ચેનલ ફિલ્ટર માટે અનુક્રમણિકા વ્યાખ્યાયિત કરે છે. મૂલ્ય શ્રેણી: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | ઇનપુટ | 10 ms ફ્રેમ્સ માટે કાઉન્ટર (રેપિંગ પીરિયડ 2.56 સેકન્ડ), ખાસ કરીને ફ્રેમઆઈડી = ફ્રેમ નંબર મોડ્યુલો 256. મૂલ્ય શ્રેણી: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | ઇનપુટ | 1 ms ફ્રેમની અંદર 10 ms સબફ્રેમ માટે કાઉન્ટર. મૂલ્ય શ્રેણી: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | ઇનપુટ | આ પરિમાણ એ 1 ms સબફ્રેમની અંદરનો સ્લોટ નંબર છે. એક સબફ્રેમમાંના તમામ સ્લોટ આ પરિમાણ દ્વારા ગણવામાં આવે છે. મૂલ્ય શ્રેણી: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | ઇનપુટ | સ્લોટની અંદર પ્રતીક નંબરને ઓળખે છે. મૂલ્ય શ્રેણી: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | ઇનપુટ | સેક્શનઆઈડી ડેટા સાથે સંકળાયેલ અનુરૂપ સી-પ્લેન સંદેશ (અને વિભાગ પ્રકાર) માટે U-પ્લેન ડેટા વિભાગોને નકશા કરે છે. મૂલ્ય શ્રેણી: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | ઇનપુટ | સંસાધન બ્લોક સૂચક. સૂચવો કે શું દરેક સંસાધન બ્લોકનો ઉપયોગ કરવામાં આવ્યો છે અથવા દરેક અન્ય સંસાધન બ્લોકનો ઉપયોગ કરવામાં આવ્યો છે. મૂલ્ય શ્રેણી: {0b=દરેક સંસાધન બ્લોક વપરાય છે; 1b=દરેક અન્ય સંસાધન બ્લોક વપરાય છે} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | ઇનપુટ | વપરાશકર્તા પ્લેન ડેટા વિભાગનો પ્રારંભિક PRB. મૂલ્ય શ્રેણી: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | ઇનપુટ | PRB ને વ્યાખ્યાયિત કરો જ્યાં વપરાશકર્તા પ્લેન ડેટા વિભાગ માન્ય છે. | tx_metadata_i[7:0] |
| મૂલ્ય શ્રેણી: {0000 0001b-1111 1111b, 0000 0000b = ઉલ્લેખિત સબકેરિયર સ્પેસિંગ (SCS) અને વાહક બેન્ડવિડ્થમાં તમામ PRB } | ||||
| tx_u_udCompHdr | 8 | ઇનપુટ | ડેટા વિભાગમાં વપરાશકર્તા ડેટાની કમ્પ્રેશન પદ્ધતિ અને IQ બિટ પહોળાઈને વ્યાખ્યાયિત કરો. મૂલ્ય શ્રેણી: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
કોષ્ટક 14. rx_metadata_valid_i/o
|
સિગ્નલ નામ |
બિટવિડ્થ | દિશા | વર્ણન |
મેટાડેટા મેપિંગ |
| rx_sec_hdr_valid | 1 | આઉટપુટ | જ્યારે rx_sec_hdr_valid 1 હોય, ત્યારે U-પ્લેન વિભાગ ડેટા ફીલ્ડ માન્ય હોય છે. સામાન્ય હેડર IE માન્ય હોય છે જ્યારે rx_sec_hdr_valid ભારપૂર્વક જણાવવામાં આવે છે, avst_sink_u_startofpacket અને avst_sink_u_valid સાથે સિંક્રનસ. પુનરાવર્તિત વિભાગ IE માન્ય છે જ્યારે rx_sec_hdr_valid ભારપૂર્વક કરવામાં આવે છે, avst_sink_u_valid સાથે સિંક્રનસ. avst_sink_u_data માં નવા વિભાગ PRB ફીલ્ડ્સ પ્રદાન કરવા પર, rx_sec_hdr_valid સાથે નવા વિભાગ IEs પ્રદાન કરો. |
rx_metadata_valid_o |
કોષ્ટક 15. rx_metadata_o 128-bit આઉટપુટ
| સિગ્નલ નામ | બિટવિડ્થ | દિશા | વર્ણન |
મેટાડેટા મેપિંગ |
| આરક્ષિત | 32 | આઉટપુટ | આરક્ષિત. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | આઉટપુટ | પેકેટનો SeqID, જે eCPRI ટ્રાન્સપોર્ટ હેડરમાંથી કાઢવામાં આવે છે. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | આઉટપુટ | eCPRI પરિવહન માટે PCID અને RoE પરિવહન માટે RoEflowId | rx_metadata_o[79:64] |
| આરક્ષિત | 4 | આઉટપુટ | આરક્ષિત. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | આઉટપુટ | gNB ડેટા દિશા. મૂલ્ય શ્રેણી: {0b=Rx (એટલે કે અપલોડ), 1b=Tx (એટલે કે ડાઉનલોડ)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | આઉટપુટ | IQ ડેટા અને એર ઇન્ટરફેસ વચ્ચે વાપરવા માટે ચેનલ ફિલ્ટર માટે અનુક્રમણિકા વ્યાખ્યાયિત કરે છે. મૂલ્ય શ્રેણી: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | આઉટપુટ | 10 ms ફ્રેમ્સ માટે કાઉન્ટર (રેપિંગ પીરિયડ 2.56 સેકન્ડ), ખાસ કરીને frameId= ફ્રેમ નંબર મોડ્યુલો 256. મૂલ્ય શ્રેણી: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | આઉટપુટ | 1 ms ફ્રેમની અંદર 10ms સબફ્રેમ માટે કાઉન્ટર. મૂલ્ય શ્રેણી: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | આઉટપુટ | 1ms સબફ્રેમની અંદરનો સ્લોટ નંબર. એક સબફ્રેમમાંના તમામ સ્લોટ આ પરિમાણ દ્વારા ગણવામાં આવે છે. મૂલ્ય શ્રેણી: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Rserved} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | આઉટપુટ | સ્લોટની અંદર પ્રતીક નંબરને ઓળખે છે. મૂલ્ય શ્રેણી: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | આઉટપુટ | સેક્શનઆઈડી ડેટા સાથે સંકળાયેલ અનુરૂપ સી-પ્લેન સંદેશ (અને વિભાગ પ્રકાર) માટે U-પ્લેન ડેટા વિભાગોને નકશા કરે છે. મૂલ્ય શ્રેણી: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | આઉટપુટ | સંસાધન બ્લોક સૂચક. સૂચવે છે કે શું દરેક સંસાધન બ્લોકનો ઉપયોગ કરવામાં આવ્યો છે અથવા દરેક અન્ય સંસાધનોનો ઉપયોગ કરવામાં આવ્યો છે. મૂલ્ય શ્રેણી: {0b=દરેક સંસાધન બ્લોક વપરાય છે; 1b=દરેક અન્ય સંસાધન બ્લોક વપરાય છે} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | આઉટપુટ | વપરાશકર્તા પ્લેન ડેટા વિભાગનો પ્રારંભિક PRB. મૂલ્ય શ્રેણી: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | આઉટપુટ | PRB ને વ્યાખ્યાયિત કરે છે જ્યાં વપરાશકર્તા પ્લેન ડેટા વિભાગ માન્ય છે. મૂલ્ય શ્રેણી: {0000 0001b-1111 1111b, 0000 0000b = ઉલ્લેખિત SCS અને વાહક બેન્ડવિડ્થમાં તમામ PRB } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | આઉટપુટ | ડેટા વિભાગમાં વપરાશકર્તા ડેટાની કમ્પ્રેશન પદ્ધતિ અને IQ બિટ પહોળાઈને વ્યાખ્યાયિત કરે છે. મૂલ્ય શ્રેણી: {0000 0000b-1111 1111b} |
N/A (rx_udcomphdr_o) |
CSR ઈન્ટરફેસ સિગ્નલ્સ
કોષ્ટક 16. CSR ઈન્ટરફેસ સિગ્નલ્સ
| સિગ્નલ નામ | બીટ પહોળાઈ | દિશા |
વર્ણન |
| csr_address | 16 | ઇનપુટ | રૂપરેખાંકન રજીસ્ટર સરનામું. |
| csr_write | 1 | ઇનપુટ | રૂપરેખાંકન રજીસ્ટર લખો સક્ષમ કરો. |
| csr_writedata | 32 | ઇનપુટ | રૂપરેખાંકન રજીસ્ટર ડેટા લખો. |
| csr_readdata | 32 | આઉટપુટ | રૂપરેખાંકન રજીસ્ટર ડેટા વાંચો. |
| csr_read | 1 | ઇનપુટ | રૂપરેખાંકન રજીસ્ટર રીડ સક્ષમ. |
| csr_readdatavalid | 1 | આઉટપુટ | રૂપરેખાંકન રજીસ્ટર વાંચો ડેટા માન્ય. |
| csr_waitrequest | 1 | આઉટપુટ | રૂપરેખાંકન રજીસ્ટર રાહ વિનંતી. |
ફ્રન્ટહોલ કમ્પ્રેશન આઈપી રજિસ્ટર
નિયંત્રણ અને સ્થિતિ ઇન્ટરફેસ દ્વારા ફ્રન્ટહોલ કમ્પ્રેશન કાર્યક્ષમતાને નિયંત્રિત અને મોનિટર કરો.
કોષ્ટક 17. નોંધણી નકશો
| CSR_ADDRESS (વર્ડ ઓફસેટ) | નામ નોંધણી કરો |
| 0x0 | કમ્પ્રેશન_મોડ |
| 0x1 | tx_ભૂલ |
| 0x2 | rx_error |
કોષ્ટક 18. કમ્પ્રેશન_મોડ રજીસ્ટર
| બીટ પહોળાઈ | વર્ણન | એક્સેસ |
HW રીસેટ મૂલ્ય |
| 31:9 | આરક્ષિત | RO | 0x0 |
| 8:8 | કાર્યાત્મક મોડ: • 1'b0 એ સ્ટેટિક કમ્પ્રેશન મોડ છે • 1'b1 એ ડાયનેમિક કમ્પ્રેશન મોડ છે |
RW | 0x0 |
| 7:0 | સ્ટેટિક યુઝર ડેટા કમ્પ્રેશન હેડર: • 7:4 udIqWidth છે — 4'b0000 એ 16 બિટ્સ છે — 4'b1111 એ 15 બિટ્સ છે -: — 4'b0001 એ 1 બીટ છે • 3:0 એ udCompMeth છે — 4'b0000 કોઈ કમ્પ્રેશન નથી — 4'b0001 એ બ્લોક ફ્લોટિંગ પોઈન્ટ છે — 4'b0011 એ µ-કાયદો છે • અન્ય આરક્ષિત છે |
RW | 0x0 |
કોષ્ટક 19. tx ભૂલ રજીસ્ટર
| બીટ પહોળાઈ | વર્ણન | એક્સેસ |
HW રીસેટ મૂલ્ય |
| 31:2 | આરક્ષિત | RO | 0x0 |
| 1:1 | અમાન્ય IqWidth. જો IP અમાન્ય અથવા અસમર્થિત Iqwidth શોધે તો Iqwidth ને 0 (16-bit Iqwidth) પર સેટ કરે છે. | RW1C | 0x0 |
| 0:0 | અમાન્ય કમ્પ્રેશન પદ્ધતિ. આઈપી પેકેટને ડ્રોપ કરે છે. | RW1C | 0x0 |
કોષ્ટક 20. rx ભૂલ રજીસ્ટર
| બીટ પહોળાઈ | વર્ણન | એક્સેસ |
HW રીસેટ મૂલ્ય |
| 31:8 | આરક્ષિત | RO | 0x0 |
| 1:1 | અમાન્ય IqWidth. આઈપી પેકેટને ડ્રોપ કરે છે. | RW1C | 0x0 |
| 0:0 | અમાન્ય કમ્પ્રેશન પદ્ધતિ. IP કમ્પ્રેશન પદ્ધતિને નીચેની ડિફોલ્ટ સપોર્ટેડ કમ્પ્રેશન પદ્ધતિ પર સેટ કરે છે: • માત્ર બ્લોક-ફ્લોટિંગ પોઈન્ટ સક્ષમ: બ્લોક ફ્લોટિંગ પોઈન્ટ માટે ડિફોલ્ટ. • માત્ર μ-કાયદો સક્ષમ: μ-કાયદા માટે ડિફોલ્ટ. • બ્લોક-ફ્લોટિંગ પોઈન્ટ અને μ-લો: ડિફોલ્ટથી બ્લોક ફ્લોટિંગ પોઈન્ટ બંનેને સક્ષમ કર્યું. |
RW1C | 0x0 |
Fronthaul કમ્પ્રેશન ઇન્ટેલ FPGA IPs વપરાશકર્તા માર્ગદર્શિકા આર્કાઇવ
આ દસ્તાવેજના નવીનતમ અને પહેલાનાં સંસ્કરણો માટે, આનો સંદર્ભ લો: ફ્રન્ટહોલ કમ્પ્રેશન ઇન્ટેલ FPGA IP વપરાશકર્તા માર્ગદર્શિકા. જો IP અથવા સૉફ્ટવેર સંસ્કરણ સૂચિબદ્ધ નથી, તો અગાઉના IP અથવા સૉફ્ટવેર સંસ્કરણ માટે વપરાશકર્તા માર્ગદર્શિકા લાગુ થાય છે.
ફ્રન્ટૌલ કમ્પ્રેશન ઇન્ટેલ FPGA IP વપરાશકર્તા માર્ગદર્શિકા માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ
|
દસ્તાવેજ સંસ્કરણ |
ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ વર્ઝન | IP સંસ્કરણ |
ફેરફારો |
| 2022.08.08 | 21.4 | 1.0.1 | સુધારેલ મેટાડેટા પહોળાઈ 0 થી 0 (મેટાડેટા પોર્ટ્સને અક્ષમ કરો). |
| 2022.03.22 | 21.4 | 1.0.1 | • સ્વેપ્ડ સિગ્નલ વર્ણન: — tx_avst_sink_data અને tx_avst_source_data — rx_avst_sink_data અને rx_avst_source_data • ઉમેરાયેલ ઉપકરણ સપોર્ટેડ સ્પીડ ગ્રેડ ટેબલ • ઉમેરાયેલ પ્રદર્શન અને સંસાધનનો ઉપયોગ |
| 2021.12.07 | 21.3 | 1.0.0 | અપડેટ કરેલ ઓર્ડરિંગ કોડ. |
| 2021.11.23 | 21.3 | 1.0.0 | પ્રારંભિક પ્રકાશન. |
ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે. *અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
ઑનલાઇન સંસ્કરણ
પ્રતિસાદ મોકલો
ID: 709301
UG-20346
સંસ્કરણ: 2022.08.08
ISO 9001:2015 નોંધાયેલ
દસ્તાવેજો / સંસાધનો
 |
intel Fronthaul કમ્પ્રેશન FPGA IP [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા ફ્રન્ટહોલ કમ્પ્રેશન FPGA IP, Fronthaul, કમ્પ્રેશન FPGA IP, FPGA IP |
 |
intel Fronthaul કમ્પ્રેશન FPGA IP [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા UG-20346, 709301, ફ્રન્ટહોલ કમ્પ્રેશન FPGA IP, Fronthaul FPGA IP, કમ્પ્રેશન FPGA IP, FPGA IP |
