An t-suaicheantas airson intelCompression Fronthaul FPGA IP
Stiùireadh CleachdaicheIntel Fronthaul Compression FPGA IP

Clàr-innse seiche
1 Compression Fronthaul FPGA IP
2 Mu dheidhinn Fronthaul Compression Intel® FPGA IP
3 A’ tòiseachadh leis an Fronthaul Compression Intel FPGA IP
4 Tuairisgeul gnìomh IP compression fronthaul
5 Clàran IP teannachaidh Fronthaul
6 Compression Fronthaul Tasglann Stiùireadh Cleachdaiche Intel FPGA IPs
7 Eachdraidh ath-sgrùdadh sgrìobhainnean airson an Fronthaul Compression Intel FPGA IP Stiùireadh Cleachdaiche
8 Sgrìobhainnean/Goireasan
8.1 Iomraidhean
9 Puist Co-cheangailte

Compression Fronthaul FPGA IP

Compression Fronthaul Intel® FPGA IP Stiùireadh Cleachdaiche
Air ùrachadh airson Intel® Quartus® Prime
Dealbhadh Suite: 21.4 IP
Tionndadh: 1.0.1

Mu dheidhinn Fronthaul Compression Intel® FPGA IP

Tha an Fronthaul Compression IP a’ toirt a-steach teannachadh agus dì-dhùmhlachadh airson dàta IQ plèana U. Bidh an einnsean teannachaidh a’ tomhas µ-law no a’ cur bacadh air teannachadh puing-fleòdraidh stèidhichte air bann teannachaidh dàta neach-cleachdaidh (udCompHdr). Bidh an IP seo a’ cleachdadh eadar-aghaidh sruthadh Avalon airson dàta IQ, comharran giùlain, agus airson comharran meata-dàta agus bann-taobh, agus eadar-aghaidh mapa cuimhne Avalon airson clàran smachd is inbhe (CSRn).
Bidh na mapaichean IP a ’teannachadh IQn agus am paramadair teannachaidh dàta neach-cleachdaidh (udCompParam) a rèir cruth frèam pàighidh pàighidh na h-earrainn a tha air a shònrachadh ann an sònrachadh O-RAN Smachd Fronthaul, Cleachdaiche agus Plane Sioncronaidh Tionndadh 3.0 Giblean 2020 (O-RAN-WG4.CUS) .0-v03.00). Tha sinc sruthadh Avalon agus leud dàta eadar-aghaidh stòr 128-bit airson eadar-aghaidh an tagraidh agus 64 pìosan airson an eadar-aghaidh còmhdhail gus taic a thoirt don cho-mheas compressoin as àirde de 2: 1.
Fiosrachadh Co-cheangailte
O-RAN weblàrach
1.1. Compression Fronthaul Feartan IP Intel® FPGA

  • -law agus cuir casg air teannachadh puing-fleòdraidh agus dì-dhùmhlachadh
  • Leud IQ 8-bit gu 16-bit
  • Rèiteachadh statach agus fiùghantach de chruth IQ plèana U agus bann teannachaidh
  • Pasgan ioma-roinnean (ma tha O-RAN a’ gèilleadh)

1.2. Compression Fronthaul Taic Teaghlaich Inneal IP Intel® FPGA
Tha Intel a’ tabhann na h-ìrean taic inneal a leanas airson Intel FPGA IP:

  • Taic ro-làimh - tha an IP ri fhaighinn airson atharrais agus cruinneachadh airson an teaghlach inneal seo. Prògramachadh FPGA file (.pof) chan eil taic ri fhaighinn airson bathar-bog Quartus Prime Pro Stratix 10 Edition Beta agus mar sin chan urrainnear dùnadh ùine IP a ghealltainn. Tha modalan tìm a’ toirt a-steach tuairmsean innleadaireachd tùsail air dàil stèidhichte air fiosrachadh tràth às deidh cruth. Faodaidh na modalan tìm atharrachadh leis gu bheil deuchainn sileaconach a’ leasachadh a’ cho-dhàimh eadar an fhìor silicon agus na modalan tìm. Faodaidh tu an cridhe IP seo a chleachdadh airson ailtireachd siostam agus sgrùdaidhean cleachdadh ghoireasan, atharrais, pinout, measaidhean latency siostaim, measaidhean ùine bunaiteach (buidseit loidhne-phìoban), agus ro-innleachd gluasaid I / O (leud slighe-dàta, doimhneachd burst, malairt inbhean I / O). ).
  • Taic tòiseachaidh - Bidh Intel a’ dearbhadh a ’chridhe IP le modalan tìm tòiseachaidh airson an teaghlach inneal seo. Bidh an cridhe IP a’ coinneachadh ris a h-uile riatanas gnìomh, ach dh’ fhaodadh e a bhith fhathast fo sgrùdadh ùine airson teaghlach an uidheim. Faodaidh tu a chleachdadh gu faiceallach ann an dealbhadh toraidh.
  • Taic deireannach - Bidh Intel a’ dearbhadh an IP le modalan tìm deireannach airson an teaghlach inneal seo. Bidh an IP a’ coinneachadh ris na riatanasan gnìomh is ùine airson teaghlach an uidheim. Faodaidh tu a chleachdadh ann an dealbhadh toraidh.

Clàr 1. Fronthaul Compression Inneal IP Taic Teaghlaich

Teaghlach inneal Taic
Intel® Agilex™ (E-tile) Ro-ràdhach
Intel Agilex (F-leac) Air adhart
Intel Arria® 10 Deireannach
Intel Stratix® 10 (innealan H-, agus E-tile a-mhàin) Deireannach
Teaghlaichean innealan eile Gun taic

Clàr 2. Ìrean astair le taic inneal

Teaghlach inneal Ìre astar aodach FPGA
Intel Agilex 3
Intel Arria 10 2
Intel stratix 10 2

1.3. Fiosrachadh fuasglaidh airson an Fronthaul Compression Intel FPGA IP
Bidh dreachan IP Intel FPGA a’ maidseadh dreachan bathar-bog Intel Quartus® Prime Design gu ruige v19.1. A’ tòiseachadh ann an dreach bathar-bog Intel Quartus Prime Design Suite 19.2, tha sgeama dreach ùr aig Intel FPGA IP.
Faodaidh an àireamh tionndadh Intel FPGA IP (XYZ) atharrachadh le gach dreach bathar-bog Intel Quartus Prime. Atharrachadh ann an:

  • Tha X a’ comharrachadh ath-sgrùdadh mòr air an IP. Ma bheir thu ùrachadh air bathar-bog Intel Quartus Prime, feumaidh tu an IP ath-nuadhachadh.
  • Tha Y a’ comharrachadh gu bheil feartan ùra aig an IP. Ath-nuadhaich an IP agad gus na feartan ùra sin a thoirt a-steach.
  • Tha Z a’ comharrachadh gu bheil an IP a’ toirt a-steach atharrachaidhean beaga. Ath-nuadhaich an IP agad gus na h-atharrachaidhean sin a ghabhail a-steach.

Clàr 3. Fronthaul Compression IP Release Information

Nì Tuairisgeul
Tionndadh 1.0.1
Ceann-latha sgaoilidh Gearran 2022
Còd òrdachaidh IP-FH-COMP

1.4. Coileanadh teannachaidh Fronthaul agus cleachdadh ghoireasan
Goireasan an IP a tha ag amas air inneal Intel Agilex, inneal Intel Arria 10, agus inneal Intel Stratix 10
Clàr 4. Coileanadh teannachaidh Fronthaul agus Cleachdadh Goireasan
Tha a h-uile tagradh airson stiùireadh dàta teannachaidh is dì-dhùmhlachaidh IP

Inneal IP ALM Logic clàran M20K
  Bun-sgoil Àrd-sgoile
Intel Agilex Àite-fleòdraidh bloc 14,969 25,689 6,093 0
µ-lagh 22,704 39,078 7,896 0
Àite-fleòdraidh bloc agus µ-lagh 23,739 41,447 8,722 0
Puing-fleòdraidh bloc, µ-lagh, agus leud IQ leudaichte 23,928 41,438 8,633 0
Intel Arria 10 Àite-fleòdraidh bloc 12,403 16,156 5,228 0
µ-lagh 18,606 23,617 5,886 0
Àite-fleòdraidh bloc agus µ-lagh 19,538 24,650 6,140 0
Puing-fleòdraidh bloc, µ-lagh, agus leud IQ leudaichte 19,675 24,668 6,141 0
Intel stratix 10 Àite-fleòdraidh bloc 16,852 30,548 7,265 0
µ-lagh 24,528 44,325 8,080 0
Àite-fleòdraidh bloc agus µ-lagh 25,690 47,357 8,858 0
Puing-fleòdraidh bloc, µ-lagh, agus leud IQ leudaichte 25,897 47,289 8,559 0

A’ tòiseachadh leis an Fronthaul Compression Intel FPGA IP

A’ toirt cunntas air stàladh, parameterizing, atharrais, agus tòiseachadh air IP Compression Fronthaul.
2.1. A 'faighinn, a' stàladh, agus a 'ceadachadh an IP teannachaidh Fronthaul
Tha an Fronthaul Compression IP na Intel FPGA IP leudaichte nach eil air a ghabhail a-steach le sgaoileadh Intel Quartus Prime.

  1. Cruthaich cunntas My Intel mura h-eil fear agad.
  2. Log a-steach gus faighinn chun Ionad Ceadachd Fèin-sheirbheis (SSLC).
  3. Ceannaich an IP teannachaidh Fronthaul.
  4. Air duilleag SSLC, cliog air Run for the IP. Tha an SSLC a’ toirt seachad bogsa deasbaid stàlaidh gus do stiùireadh air stàladh an IP.
  5. Stàlaich san aon àite ri pasgan Intel Quartus Prime.

Clàr 5. Àiteachan stàlaidh teannachaidh fronthaul

Àite Bathar-bog Àrd-ùrlar
:\intelFPGA_pro\\quartus\ip \altera_cloud Deasachadh Intel Quartus Prime Pro Windows *
:/intelFPGA_pro//quartus/ip/altera_cloud Deasachadh Intel Quartus Prime Pro Linux *

Figear 1. Structar eòlaire stàlaidh IP Fronthaul Compression Eòlaire stàlaidh Intel Quartus Prime

Intel Fronthaul Compression FPGA IP fig 7
Tha an Fronthaul Compression Intel FPGA IP a-nis a’ nochdadh anns a ’chatalog IP.
Fiosrachadh Co-cheangailte

  • Intel FPGA weblàrach
  • Ionad Ceadachaidh Fèin-sheirbheis (SSLC)

2.2. Parametering an IP teannachaidh Fronthaul
Dèan rèiteachadh gu sgiobalta air an atharrachadh IP àbhaisteach agad anns an Deasaiche Parameter IP.

  1. Cruthaich pròiseact Intel Quartus Prime Pro Edition anns am bi thu ag amalachadh do chridhe IP.
    a. Anns an Intel Quartus Prime Pro Edition, cliog File Draoidh Pròiseact Ùr gus pròiseact ùr Intel Quartus Prime a chruthachadh, no File Pròiseact Fosgailte gus pròiseact Quartus Prime a th’ ann mar-thà fhosgladh. Bidh an draoidh gad bhrosnachadh gus inneal a shònrachadh.
    b. Sònraich an teaghlach inneal a choinnicheas ri riatanasan ìre astair airson an IP.
    c. Cliog Crìochnaich.
  2. Anns an Catalog IP, tagh Fronthaul Compression Intel FPGA IP. Nochdaidh an uinneag Atharrachadh IP ùr.
  3. Sònraich ainm àrd-ìre airson an atharrachadh IP àbhaisteach ùr agad. Bidh an deasaiche paramadair a’ sàbhaladh na roghainnean atharrachaidh IP ann an a file ainmeachadh .ip.
  4. Cliog air OK. Nochdaidh deasaiche paramadair.
    Intel Fronthaul Compression FPGA IP fig 6Figear 2. Deasaiche Parameter IP Compression Fronthaul
  5. Sònraich na crìochan airson an atharrachadh IP agad. Thoir sùil air Parameters airson fiosrachadh mu pharaimearan IP sònraichte.
  6. Cliog air Design Example tab agus sònraich na crìochan airson do dhealbhadh example.
    Intel Fronthaul Compression FPGA IP fig 5Figear 3. Dealbhadh Example Deasaiche Parameter
  7. Cliog air Generate HDL. Nochdaidh bogsa deasbaid Generation.
  8. Sònraich toradh file roghainnean ginealach, agus an uairsin cliog Generate. An tionndadh IP files gineadh a rèir do shònrachaidhean.
  9. Cliog Crìochnaich. Bidh an deasaiche paramadair a’ cur ris an àrd-ìre .ip file don phròiseact làithreach gu fèin-ghluasadach. Ma thèid iarraidh ort am faidhle .ip file chun phròiseact, cliog air Pròiseact Cuir ris / Thoir air falbh Files ann am Pròiseact gus an file.
  10. Às deidh dhut an atharrachadh IP agad a ghineadh agus a chuir an gnìomh sa bhad, dèan sònrachaidhean prìne iomchaidh gus puirt a cheangal agus paramadairean RTL iomchaidh sam bith a shuidheachadh.

2.2.1. Paramadairean IP teannachaidh Fronthaul
Clàr 6. Fronthaul Compression IP Parameters

Ainm Luachan dligheach

Tuairisgeul
Stiùireadh dàta TX agus RX, TX a-mhàin, RX a-mhàin Tagh TX airson teannachadh; RX airson dì-dhùmhlachadh.
Dòigh teannachaidh BFP, mu-Law, no BFP agus mu-Law Tagh bloc fleòdradh-phuing, µ-lagh, no an dà chuid.
Leud meata-dàta 0 (Cuir à comas puirt meata-dàta), 32, 64, 96, 128 (bit) Sònraich leud beagan a’ bhus meata-dàta (dàta neo-dhùmhlaichte).
Dèan comas air leud IQ leudaichte Air no dheth Tionndaidh air airson IqWidth le taic de 8-bit gu 16-bit.
Cuir dheth airson IqWidth le taic de 9, 12, 14 agus 16-bit.
Gèilleadh ri O-RAN Air no dheth Tionndaidh air gus mapadh ORAN IP a leantainn airson port meata-dàta agus dearbhaich comharra dligheach meata-dàta airson gach bann-cinn earrann. Tha an IP a’ toirt taic do mheata-dàta leud 128-bit a-mhàin. Bidh an IP a’ toirt taic do aon roinn agus grunn earrannan gach pacaid. Tha meata-dàta dligheach aig gach earrann le dearbhadh meata-dàta dligheach.
Cuir dheth gus am bi an IP a’ cleachdadh meata-dàta mar chomharran giùlain slighe troimhe gun riatanas mapaidh (me: thathar a’ gabhail ris gu bheil numPrb plèana-U 0). Tha an IP a’ toirt taic do leudan meata-dàta de 0 (Cuir à comas puirt meata-dàta), 32, 64, 96, 128 pìosan. Bidh an IP a 'toirt taic do earrann singilte gach pacaid. Chan eil meata-dàta dligheach ach aon turas aig an dearbhadh meata-dàta dligheach airson gach pacaid.

2.3. IP air a ghineadh File Structar
Bidh bathar-bog Intel Quartus Prime Pro Edition a’ gineadh an toradh bunaiteach IP a leanas file structar.
Clàr 7. IP air a ghineadh Files

File Ainm

Tuairisgeul
<do_ip>.ip An siostam Dealbhaiche Àrd-ùrlar no atharrachadh IP àrd-ìre file.do_ip> an t-ainm a bheir thu don atharrachadh IP agad.
<do_ip>.cmp Dearbhadh Co-phàirt VHDL (.cmp) file 's e teacsa file anns a bheil mìneachaidhean coitcheann ionadail agus puirt as urrainn dhut a chleachdadh ann an dealbhadh VHDL files.
<do_ip>.html Aithisg anns a bheil fiosrachadh ceangail, mapa cuimhne a sheallas seòladh gach tràill a thaobh gach maighstir ris a bheil e ceangailte, agus sònrachaidhean paramadair.
<do_ip> _ginealach.rpt Clàr ginealach IP no Dealbhaiche Àrd-ùrlar file. Geàrr-chunntas de na teachdaireachdan rè gineadh IP.
<do_ip>.qgsimc Liosta de pharaimearan atharrais gus taic a thoirt do ath-nuadhachadh mean air mhean.
<do_ip>.qgsynthc Liosta de pharaimearan synthesis gus taic a thoirt do ath-nuadhachadh mean air mhean.
<do_ip>.qip A’ toirt a-steach a h-uile fiosrachadh riatanach mun phàirt IP gus am pàirt IP fhilleadh a-steach agus a chuir ri chèile ann am bathar-bog Intel Quartus Prime.
<do_ip>.sopcinfo A’ toirt cunntas air na ceanglaichean agus paramadairean co-phàirteach IP anns an t-siostam Dealbhadair Àrd-ùrlar agad. Faodaidh tu na tha ann a pharsadh gus riatanasan fhaighinn nuair a leasaicheas tu draibhearan bathar-bog airson co-phàirtean IP.
Bidh innealan sìos an abhainn mar an t-sreath innealan Nios® II a’ cleachdadh seo file. Tha an .sopcinfo file agus an siostam.h file a chaidh a chruthachadh airson sreath innealan Nios II a’ toirt a-steach fiosrachadh mapa seòlaidh airson gach tràill an coimeas ri gach maighstir a gheibh cothrom air an tràill. Faodaidh mapa seòlaidh eadar-dhealaichte a bhith aig diofar mhaighstirean gus faighinn gu pàirt sònraichte de thràillean.
<do_ip>.csv Tha fiosrachadh ann mu inbhe ùrachadh na h-earrainn IP.
<do_ip>.bsf A Block Symbol File (.bsf) riochdachadh an eadar-dhealachaidh IP airson a chleachdadh ann an Intel Quartus Prime Block Diagram Files (.bdf).
<do_ip>.spd Cuir a-steach a dhìth file airson ip-make-simscript gus sgriobtaichean atharrais a ghineadh airson simuladairean le taic. Tha an .spd file tha liosta ann de files air a chruthachadh airson atharrais, còmhla ri fiosrachadh mu chuimhneachain as urrainn dhut a thòiseachadh.
<do_ip>.ppf Am Planner Pin File (.ppf) a’ stòradh a’ phuirt agus sònrachaidhean nód airson co-phàirtean IP a chaidh a chruthachadh airson an cleachdadh leis a’ Phinner Planner.
<do_ip>_bb.v Faodaidh tu am bogsa dubh Verilog (_bb.v) a chleachdadh file mar dhearbhadh modal falamh airson a chleachdadh mar bhogsa dubh.
<do_ip> _inst.v no _inst.vhd HDL example teamplaid instantiation. Faodaidh tu na tha ann an seo a chopaigeadh agus a phasgadh file a-steach don HDL agad file gus an atharrachadh IP a luathachadh.
<do_ip>.v ordo_ip>.vhd HDL files a chuireas gach fo-mhodal no cridhe IP cloinne sa bhad airson synthesis no atharrais.
neach-comhairle/ Tha sgriobt ModelSim * ann msim_setup.tcl gus atharrais a stèidheachadh agus a ruith.
geàrr-chunntas / vcs / geàrr-chunntas / vcsmx / Tha sgriobt slige ann vcs_setup.sh gus atharrais VCS* a stèidheachadh agus a ruith.
Tha sgriobt shligean ann vcsmx_setup.sh agus synopsys_ sim.setup file gus atharrais VCS MX* a stèidheachadh agus a ruith.
deireadh-seachdain/ Tha sgriobt shligean ann ncsim_setup.sh agus suidheachadh eile files gus samhladh NCSIM* a stèidheachadh agus a ruith.
aldec/ Tha sgriobt shligean ann rivierapro_setup.sh gus atharrais Aldec * a stèidheachadh agus a ruith.
xcelium/ Tha sgriobt shligean ann xcelium_setup.sh agus suidheachadh eile files gus atharrais Xcelium* a stèidheachadh agus a ruith.
fo-mhodalan/ Tha HDL ann files airson na fo-mhodalan bunaiteach IP.
<corailean IP cloinne>/ Airson gach prìomh eòlaire IP cloinne a chaidh a ghineadh, bidh Dealbhaiche Àrd-ùrlar a’ gineadh synth / agus sim / fo-eòlairean.

Tuairisgeul gnìomh IP compression fronthaul

Figear 4. Tha an IP Compression Fronthaul a 'gabhail a-steach teannachadh agus dì-bhriseadh. Diagram bloc IP teannachaidh fronthaulIntel Fronthaul Compression FPGA IP fig 4

Compression agus dì-dhùmhlachadh
Bidh bloc gluasad bit stèidhichte air ro-ghiollachd a’ gineadh na h-atharrachaidhean bit as fheàrr airson bloc ghoireasan de 12 eileamaidean stòrais (REs). Bidh am bloca a’ lughdachadh fuaim cainneachdail, gu sònraichte airson ìosal-ampsolas samples. Mar sin, bidh e a’ lughdachadh meud vector mearachd (EVM) a bheir teannachadh a-steach. Tha an algairim teannachaidh cha mhòr neo-eisimeileach bhon luach cumhachd. A’ gabhail ris an cuir a-steach iom-fhillte samples is x = x1 + jxQ, is e an luach iomlan as àirde a th’ aig na co-phàirtean fìor agus mac-meanmnach airson a’ bhloc ghoireasan:
Intel Fronthaul Compression FPGA IP fig 3Leis an luach iomlan as àirde airson a’ bhloc ghoireasan, tha an co-aontar a leanas a’ dearbhadh an luach gluasad clì a chaidh a shònrachadh don bhloc ghoireasan sin:Intel Fronthaul Compression FPGA IP fig 2Far a bheil bitWidth na leud ion-chur bit.
Tha an IP a’ toirt taic do cho-mheasan teannachaidh de 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law Compression and Decompression
Bidh an algairim a’ cleachdadh innleachd gèilleadh Mu-law, a bhios teannachadh cainnt a’ cleachdadh gu farsaing. Bidh an dòigh seo a’ dol seachad air a’ chomharra neo-dhùmhlaichte cuir a-steach, x, tro dhlùthadair le gnìomh, f(x), mus cruinnichear e agus bit-truncation. Bidh an dòigh-obrach a’ cur dàta teann, y, thairis air an eadar-aghaidh. Bidh an dàta a gheibhear a’ dol tro ghnìomh leudachaidh (is e sin cùl an fhrigeire, F-1(y).
Co-aontar 1. Gnìomhan compressor agus decompressor
Intel Fronthaul Compression FPGA IP fig 1Tha an algairim teannachaidh IQ Mu-law a’ leantainn an t-sònrachadh O-RAN.
Fiosrachadh Co-cheangailte
O-RAN weblàrach
3.1. Comharran IP teannachaidh Fronthaul
Dèan ceangal agus smachd air an IP.
Cloc agus ath-shuidheachadh comharran eadar-aghaidh =
Clàr 8. Cloc agus ath-shuidheachadh comharran eadar-aghaidh

Ainm comharraidh Bitwidth Stiùir

Tuairisgeul
tx_clk 1 Cuir a-steach Clock transmitter.
Is e tricead cloc 390.625 MHz airson 25 Gbps agus 156.25MHz airson 10 Gbps. Tha a h-uile comharra eadar-aghaidh tar-chuir co-shìnte ris a’ ghleoc seo.
rx_clk 1 Cuir a-steach Clock glacadair.
Is e tricead cloc 390.625 MHz airson 25 Gbps agus 156.25MHz airson 10 Gbps. Tha a h-uile comharra eadar-aghaidh glacadair co-shìnte ris a’ ghleoc seo.
csr_clk 1 Cuir a-steach Clock airson eadar-aghaidh CSR. Is e tricead cloc 100 MHz.
tx_rst_n 1 Cuir a-steach Ath-shuidheachadh gnìomhach ìosal airson eadar-aghaidh tar-chuir sioncronaich gu tx_clk.
rx_rst_n 1 Cuir a-steach Ath-shuidheachadh gnìomhach ìosal airson eadar-aghaidh cuidhteas sioncronaich gu rx_clk.
csr_rst_n 1 Cuir a-steach Ath-shuidheachadh gnìomhach ìosal airson eadar-aghaidh CSR sioncronaich ri csr_clk.

Cuir a-mach comharran eadar-aghaidh còmhdhail
Clàr 9. Comharran Eadar-aghaidh Còmhdhail Tar-chuir
Tha a h-uile seòrsa de chomharran mar shlànaighear gun ainm.

Ainm comharraidh

 Bitwidth Stiùir

Tuairisgeul
tx_avst_source_valid 1 Toradh Nuair a thèid a ràdh, comharraich gu bheil dàta dligheach ri fhaighinn air avst_source_data.
tx_avst_source_data 64 Toradh Raointean PRB a’ toirt a-steach udCompParam, iSample agus qSample. Tha raointean PRB na h-ath earrainn air an co-chòrdadh ris an raon PRB san earrann roimhe.
tx_avst_source_startofpacket 1 Toradh A’ nochdadh a’ chiad byte de fhrèam.
tx_avst_source_endofpacket 1 Toradh A’ nochdadh am byte mu dheireadh de fhrèam.
tx_avst_source_deiseil 1 Cuir a-steach Nuair a thèid a ràdh, comharraich gu bheil an ìre còmhdhail deiseil airson gabhail ri dàta. readyLatency = 0 airson an eadar-aghaidh seo.
tx_avst_source_falamh 3 Toradh Sònraichidh seo an àireamh de byte falamh air avst_source_data nuair a thèid avst_source_endofpacket a dhearbhadh.
tx_udcomphdr_o 8 Toradh Raon cinn teannachaidh dàta cleachdaiche. Sioncronach le tx_avst_source_valid.
A’ mìneachadh an dòigh teannachaidh agus leud pìos IQ
airson an dàta cleachdaiche ann an roinn dàta.
• [7:4] : udIqWidth
• 16 airson udIqWidth=0, air neo co-ionann ri udIqWidth e,g,:
— Tha 0000b a’ ciallachadh gu bheil I agus Q gach fear 16 pìosan de leud;
- Tha 0001b a’ ciallachadh gu bheil I agus Q gach fear 1 pìos de leud;
- Tha 1111b a’ ciallachadh gu bheil I agus Q gach fear 15 pìosan de leud
• [3:0] : udCompMeth
- 0000b - gun teannachadh
- 0001b - àite-fleòdraidh bloc
— 0011b – µ-lagh
- cuid eile - glèidhte airson dòighean san àm ri teachd.
tx_meata-dàta_o METADATA_WIDTH Toradh Bidh comharran giùlain a’ dol troimhe agus chan eil iad air an teannachadh.
Sioncronach le tx_avst_source_valid. Leud-bit a ghabhas rèiteachadh METADATA_WIDTH.
Nuair a thionndaidheas tu air Gèilleadh ri O-RAN, thoir iomradh air Clàr 13 air duilleag 17.Nuair a thionndaidheas tu dheth Gèilleadh ri O-RAN, chan eil an comharra seo dligheach ach nuair a tha tx_avst_source_startofpacket 1. tx_metadata_o aig nach eil comharra dligheach agus a’ cleachdadh tx_avst_source_valid gus cearcall dligheach a chomharrachadh.
Chan eil e ri fhaighinn nuair a thaghas tu 0 Cuir à comas puirt meata-dàta airson Leud meata-dàta.

Faigh comharran eadar-aghaidh còmhdhail
Clàr 10. Faigh comharran eadar-aghaidh còmhdhail
Chan eil backpressure aig an eadar-aghaidh seo. Chan eil feum air comharra falamh sruthadh Avalon san eadar-aghaidh seo oir tha e an-còmhnaidh neoni.

Ainm comharraidh Bitwidth Stiùir

Tuairisgeul
rx_avst_sink_dligheach 1 Cuir a-steach Nuair a thèid a ràdh, comharraich gu bheil dàta dligheach ri fhaighinn air avst_sink_data.
Chan eil comharra avst_sink_ready aig an eadar-aghaidh seo.
rx_avst_sink_data 64 Cuir a-steach Raointean PRB a’ toirt a-steach udCompParam, iSample agus qSample. Tha raointean PRB na h-ath earrainn air an co-chòrdadh ris an raon PRB san earrann roimhe.
rx_avst_sink_startofpacket 1 Cuir a-steach A’ nochdadh a’ chiad byte de fhrèam.
rx_avst_sink_endofpacket 1 Cuir a-steach A’ nochdadh am byte mu dheireadh de fhrèam.
rx_avst_sink_mearachd 1 Cuir a-steach Nuair a thèid a ràdh anns an aon chearcall ri avst_sink_endofpacket, comharraich gur e pacaid mearachd a th’ anns a’ phacaid gnàthach
rx_udcomphdr_i 8 Cuir a-steach Raon cinn teannachaidh dàta cleachdaiche. Sioncronach le rx_metadata_valid_i.
A’ mìneachadh an dòigh teannachaidh agus leud pìos IQ airson dàta an neach-cleachdaidh ann an roinn dàta.
• [7:4] : udIqWidth
• 16 airson udIqWidth=0, air neo co-ionann ri udIqWidth. m.e
— Tha 0000b a’ ciallachadh gu bheil I agus Q gach fear 16 pìosan de leud;
- Tha 0001b a’ ciallachadh gu bheil I agus Q gach fear 1 pìos de leud;
- Tha 1111b a’ ciallachadh gu bheil I agus Q gach fear 15 pìosan de leud
• [3:0] : udCompMeth
- 0000b - gun teannachadh
- 0001b - cuir casg air àite fleòdraidh
— 0011b – µ-lagh
- cuid eile - glèidhte airson dòighean san àm ri teachd.
rx_meata-dàta_i METADATA_WIDTH Cuir a-steach Bidh comharran giùlain neo-bhrùichte a’ dol troimhe.
tha comharran rx_metadata_i dligheach nuair a thèid rx_metadata_valid_i a dhearbhadh, co-shìnte ri rx_avst_sink_valid.
Leud-bit a ghabhas rèiteachadh METADATA_WIDTH.
Nuair a thionndaidheas tu air Gèilleadh ri O-RAN, thoir iomradh air Clàr 15 air duilleag 18.
Nuair a thionndaidheas tu dheth Gèilleadh ri O-RAN, chan eil an comharra rx_metadata_i seo dligheach ach nuair a tha an dà chuid rx_metadata_valid_i agus rx_avst_sink_startofpacket co-ionann ri 1. Chan eil e ri fhaighinn nuair a thaghas tu 0 Cuir à comas puirt meata-dàta airson Leud meata-dàta.
rx_metadata_valid_i 1 Cuir a-steach A’ nochdadh gu bheil na cinn-cinn (rx_udcomphdr_i agus rx_metadata_i) dligheach. Sioncronach le rx_avst_sink_valid. Comharra èigneachail. Airson co-fhreagarrachd air ais O-RAN, dearbhaich rx_metadata_valid_i ma tha bann-cinn cumanta dligheach aig an IP agus IEan ath-aithris. Nuair a bheir thu seachad raointean bloca ghoireasan corporra (PRB) ùr ann an rx_avst_sink_data, thoir seachad earrann ùr IE ann an cuir a-steach rx_metadata_i còmhla ri rx_metadata_valid_i.

Cuir a-mach comharran eadar-aghaidh tagraidh
Clàr 11. Tar-chuir comharran eadar-aghaidh tagraidh

Ainm comharraidh

 Bitwidth Stiùir

Tuairisgeul
tx_avst_sink_dligheach 1 Cuir a-steach Nuair a thèid a ràdh, comharraich gu bheil raointean PRB dligheach rim faighinn san eadar-aghaidh seo.
Nuair a bhios tu ag obair ann am modh sruthadh, dèan cinnteach nach eil comharra comharraichte dligheach ann eadar toiseach a’ phacaid agus deireadh a’ phacaid Is e an aon eisgeachd nuair a thig an comharra deiseil gu deas.
tx_avst_sink_data 128 Cuir a-steach Dàta bho ìre tagraidh ann an òrdugh byte lìonra.
tx_avst_sink_startofpacket 1 Cuir a-steach Sònraich a’ chiad byte PRB de phacaid
tx_avst_sink_endofpacket 1 Cuir a-steach Sònraich am byte PRB mu dheireadh de phacaid
tx_avst_sink_deiseil 1 Toradh Nuair a thèid a ràdh, comharraich gu bheil an O-RAN IP deiseil airson gabhail ri dàta bho eadar-aghaidh an tagraidh. readyLatency = 0 airson an eadar-aghaidh seo
tx_udcomphdr_i 8 Cuir a-steach Raon cinn teannachaidh dàta cleachdaiche. Sioncronach le tx_avst_sink_valid.
A’ mìneachadh an dòigh teannachaidh agus leud pìos IQ airson dàta an neach-cleachdaidh ann an roinn dàta.
• [7:4] : udIqWidth
• 16 airson udIqWidth=0, air neo co-ionann ri udIqWidth. m.e
— Tha 0000b a’ ciallachadh gu bheil I agus Q gach fear 16 pìosan de leud;
- Tha 0001b a’ ciallachadh gu bheil I agus Q gach fear 1 pìos de leud;
- Tha 1111b a’ ciallachadh gu bheil I agus Q gach fear 15 pìosan de leud
• [3:0] : udCompMeth
- 0000b - gun teannachadh
- 0001b - àite-fleòdraidh bloc
— 0011b – µ-lagh
- cuid eile - glèidhte airson dòighean san àm ri teachd.
tx_meata-dàta_i METADATA_WIDTH Cuir a-steach Bidh comharran giùlain a’ dol troimhe agus chan eil iad air an teannachadh. Sioncronach le tx_avst_sink_valid.
Leud-bit a ghabhas rèiteachadh METADATA_WIDTH.
Nuair a thionndaidheas tu air Gèilleadh ri O-RAN, thoir iomradh air Clàr 13 air duilleag 17.
Nuair a thionndaidheas tu dheth Gèilleadh ri O-RAN, chan eil an comharra seo dligheach ach nuair a tha tx_avst_sink_startofpacket co-ionann ri 1.
chan eil comharra agus cleachdaidhean dligheach aig tx_metadata_i
tx_avst_sink_valid gus cearcall dligheach a chomharrachadh.
Chan eil e ri fhaighinn nuair a thaghas tu 0 Cuir à comas puirt meata-dàta airson Leud meata-dàta.

Faigh comharran eadar-aghaidh tagraidh
Clàr 12. Faigh Comharran Eadar-aghaidh Iarrtais

Ainm comharraidh

 Bitwidth Stiùir

Tuairisgeul
rx_avst_source_valid 1 Toradh Nuair a thèid a ràdh, comharraich gu bheil raointean PRB dligheach rim faighinn san eadar-aghaidh seo.
Chan eil comharra avst_source_ready aig an eadar-aghaidh seo.
rx_avst_source_data 128 Toradh Dàta gu ìre tagraidh ann an òrdugh byte lìonra.
rx_avst_source_startofpacket 1 Toradh A’ nochdadh a’ chiad byte PRB de phacaid
rx_avst_source_endofpacket 1 Toradh A’ nochdadh am byte PRB mu dheireadh de phacaid
rx_avst_source_error 1 Toradh A’ nochdadh gu bheil mearachd anns na pacaidean
rx_udcomphdr_o 8 Toradh Raon cinn teannachaidh dàta cleachdaiche. Sioncronach le rx_avst_source_valid.
A’ mìneachadh an dòigh teannachaidh agus leud pìos IQ airson dàta an neach-cleachdaidh ann an roinn dàta.
• [7:4] : udIqWidth
• 16 airson udIqWidth=0, air neo co-ionann ri udIqWidth. m.e
— Tha 0000b a’ ciallachadh gu bheil I agus Q gach fear 16 pìosan de leud;
- Tha 0001b a’ ciallachadh gu bheil I agus Q gach fear 1 pìos de leud;
- Tha 1111b a’ ciallachadh gu bheil I agus Q gach fear 15 pìosan de leud
• [3:0] : udCompMeth
- 0000b - gun teannachadh
- 0001b - bloc àite fleòdraidh (BFP)
— 0011b – µ-lagh
- cuid eile - glèidhte airson dòighean san àm ri teachd.
rx_meata-dàta_o METADATA_WIDTH Toradh Bidh comharran giùlain neo-bhrùichte a’ dol troimhe.
tha comharran rx_metadata_o dligheach nuair a thèid rx_metadata_valid_o a dhearbhadh, co-shìnte ri rx_avst_source_valid.
Leud-bit a ghabhas rèiteachadh METADATA_WIDTH. Nuair a thionndaidheas tu air Gèilleadh ri O-RAN, thoir iomradh air Clàr 14 air duilleag 18.
Nuair a thionndaidheas tu dheth Gèilleadh ri O-RAN, chan eil rx_metadata_o dligheach ach nuair a tha rx_metadata_valid_o co-ionann ri 1.
Chan eil e ri fhaighinn nuair a thaghas tu 0 Cuir à comas puirt meata-dàta airson Leud meata-dàta.
rx_metadata_valid_o 1 Toradh A’ nochdadh gu bheil na cinn-cinn (rx_udcomphdr_o agus
rx_metadata_o) dligheach.
Tha rx_metadata_valid_o air a dhearbhadh nuair a tha rx_metadata_o dligheach, co-shìnte ri rx_avst_source_valid.

Mapadh meata-dàta airson co-fhreagarrachd air ais O-RAN
Clàr 13. tx_metadata_i Cuir a-steach 128-bit

Ainm comharraidh

 Bitwidth Stiùir Tuairisgeul

Mapadh meata-dàta
Glèidhte 16 Cuir a-steach Glèidhte. tx_metadata_i[127:112]
tx_u_meud 16 Cuir a-steach Meud pacaid plèana U ann am bytes airson modh sruthadh. tx_metadata_i[111:96]
tx_u_seq_id 16 Cuir a-steach SeqID den phacaid, a tha air a thoirt a-mach à bann-cinn còmhdhail eCPRI. tx_metadata_i[95:80]
tx_u_pc_id 16 Cuir a-steach PCID airson còmhdhail eCPRI agus RoEflowId
airson còmhdhail rèidio thairis air ethernet (RoE).		 tx_metadata_i[79:64]
Glèidhte 4 Cuir a-steach Glèidhte. tx_metadata_i[63:60]
tx_u_dataDirection 1 Cuir a-steach Stiùireadh dàta gNB.
Raon luachan: {0b=Rx (ie luchdadh suas), 1b=Tx (ie luchdaich sìos)}		 tx_metadata_i[59]
tx_u_filterIndex 4 Cuir a-steach A’ mìneachadh clàr-amais don chriathrag seanail a thèid a chleachdadh eadar dàta IQ agus eadar-aghaidh adhair.
Raon luach: {0000b-1111b}		 tx_metadata_i[58:55]
tx_u_frameId 8 Cuir a-steach Cunntas airson frèamaichean 10 ms (ùine fillte 2.56 diogan), gu sònraichte frameId = àireamh frèam modulo 256.
Raon luach: {0000 0000b-1111 1111b}		 tx_metadata_i[54:47]
tx_u_subframeId 4 Cuir a-steach Cunntair airson fo-fhrèamaichean 1 ms taobh a-staigh frèam 10 ms. Raon luach: {0000b-1111b} tx_metadata_i[46:43]
tx_u_slotID 6 Cuir a-steach Is e am paramadair seo an àireamh sliotan taobh a-staigh fo-fhrèam 1 ms. Tha a h-uile sliotan ann an aon fho-fhrèam air an cunntadh leis a’ pharamadair seo.
Raon luachan: {00 0000b-00 1111b=ID slot, 01 0000b-11 1111b=Glèidhte}		 tx_metadata_i[42:37]
tx_u_samhla 6 Cuir a-steach Comharrachadh àireamh samhla taobh a-staigh slot. Raon luach: {00 0000b-11 1111b} tx_metadata_i[36:31]
tx_u_sectionId 12 Cuir a-steach Bidh an roinn ID a’ mapadh earrannan dàta plèana U ris an teachdaireachd plèana C co-fhreagarrach (agus Seòrsa Earrann) co-cheangailte ris an dàta.
Raon luachan: {0000 0000 0000b-11111111 1111b}		 tx_metadata_i[30:19]
tx_u_rb 1 Cuir a-steach Comharra bloc stòrais.
Sònraich a bheil a h-uile bloc stòrais air a chleachdadh no a h-uile bloc stòrais eile air a chleachdadh.
Raon luachan: {0b=a h-uile bloca ghoireasan air a chleachdadh; 1b=a h-uile bacadh stòrais eile air a chleachdadh}		 tx_metadata_i[18]
tx_u_tòiseachadhPrb 10 Cuir a-steach An PRB tòiseachaidh de roinn dàta plèana luchd-cleachdaidh.
Raon luach: {00 0000 0000b-11 1111 1111b}		 tx_metadata_i[17:8]
tx_u_numPrb 8 Cuir a-steach Mìnich na PRBn far a bheil an earrann dàta plèana cleachdaiche dligheach. tx_metadata_i[7:0]
      Raon luach: {0000 0001b-1111 1111b, 0000 0000b = a h-uile PRB anns an raon subcarrier ainmichte (SCS) agus leud-bann giùlain }  
tx_u_udCompHdr 8 Cuir a-steach Mìnich an dòigh teannachaidh agus leud pìos IQ an dàta cleachdaiche ann an roinn dàta. Raon luach: {0000 0000b-1111 1111b} N/A (tx_udcomphdr_i)

Clàr 14. rx_metadata_valid_i/o

Ainm comharraidh

 Bitwidth Stiùir Tuairisgeul

Mapadh meata-dàta
rx_sec_hdr_dligheach 1 Toradh Nuair a tha rx_sec_hdr_valid 1, tha raointean dàta earrann plèana U dligheach.
Tha bann-cinn cumanta IE dligheach nuair a thèid rx_sec_hdr_valid a dhearbhadh, co-shìnte ri avst_sink_u_startofpacket agus avst_sink_u_valid.
Tha earrann ath-aithris IE dligheach nuair a thèid rx_sec_hdr_valid a dhearbhadh, co-shìnte ri avst_sink_u_valid.
Nuair a bheir thu seachad raointean PRB earrann ùra ann an avst_sink_u_data, thoir seachad earrann ùr IEs le rx_sec_hdr_valid dearbhte.		 rx_metadata_valid_o

Clàr 15. rx_metadata_o Toradh 128-bit

Ainm comharraidh Bitwidth Stiùir Tuairisgeul

Mapadh meata-dàta
Glèidhte 32 Toradh Glèidhte. rx_metadata_o[127:96]
rx_u_seq_id 16 Toradh SeqID den phacaid, a tha air a thoirt a-mach à bann-cinn còmhdhail eCPRI. rx_metadata_o[95:80]
rx_u_pc_id 16 Toradh PCID airson còmhdhail eCPRI agus RoEflowId airson còmhdhail RoE rx_metadata_o[79:64]
glèidhte 4 Toradh Glèidhte. rx_metadata_o[63:60]
rx_u_dataDirection 1 Toradh Stiùireadh dàta gNB. Raon luachan: {0b=Rx (ie luchdadh suas), 1b=Tx (ie luchdaich sìos)} rx_metadata_o[59]
rx_u_filterIndex 4 Toradh A’ mìneachadh clàr-amais do shìoltachan an t-seanail airson a chleachdadh eadar dàta IQ agus eadar-aghaidh adhair.
Raon luach: {0000b-1111b}		 rx_metadata_o[58:55]
rx_u_frameId 8 Toradh Cunntair airson frèamaichean 10 ms (ùine fillte 2.56 diogan), gu sònraichte frameId = àireamh frèam modulo 256. Raon luachan: {0000 0000b-1111 1111b} rx_metadata_o[54:47]
rx_u_subframeId 4 Toradh Cunntair airson fo-fhrèamaichean 1ms taobh a-staigh frèam 10 ms. Raon luach: {0000b-1111b} rx_metadata_o[46:43]
rx_u_slotID 6 Toradh An àireamh slot taobh a-staigh fo-fhrèam 1ms. Tha a h-uile sliotan ann an aon fho-fhrèam air an cunntadh leis a’ pharamadair seo. Raon luachan: {00 0000b-00 1111b=ID slot, 01 0000b-111111b=Glèidhte} rx_metadata_o[42:37]
rx_u_samhla 6 Toradh Comharrachadh àireamh samhla taobh a-staigh slot.
Raon luach: {00 0000b-11 1111b}		 rx_metadata_o[36:31]
rx_u_sectionId 12 Toradh Bidh an roinn ID a’ mapadh earrannan dàta plèana U ris an teachdaireachd plèana C co-fhreagarrach (agus Seòrsa Earrann) co-cheangailte ris an dàta.
Raon luach: {0000 0000 0000b-1111 1111 1111b}		 rx_metadata_o[30:19]
rx_u_rb 1 Toradh Comharra bloc stòrais.
A’ nochdadh a bheil a h-uile bloc stòrais air a chleachdadh no a h-uile goireas eile air a chleachdadh.
Raon luachan: {0b=a h-uile bloca ghoireasan air a chleachdadh; 1b=a h-uile bacadh stòrais eile air a chleachdadh}		 rx_metadata_o[18]
rx_u_startPrb 10 Toradh An PRB tòiseachaidh de roinn dàta plèana luchd-cleachdaidh.
Raon luach: {00 0000 0000b-11 1111 1111b}		 rx_metadata_o[17:8]
rx_u_numPrb 8 Toradh A’ mìneachadh nam PRBn far a bheil an roinn dàta plèana cleachdaiche dligheach.
Raon luach: {0000 0001b-1111 1111b, 0000 0000b = a h-uile PRB anns an SCS ainmichte agus leud-bann giùlain }		 rx_metadata_o[7:0]
rx_u_udCompHdr 8 Toradh A’ mìneachadh an dòigh teannachaidh agus leud pìos IQ an dàta cleachdaiche ann an roinn dàta.
Raon luach: {0000 0000b-1111 1111b}		 N/A (rx_udcomphdr_o)

Comharran eadar-aghaidh CSR
Clàr 16. Comharran eadar-aghaidh CSR

Ainm comharraidh Leithead Bit Stiùir

Tuairisgeul
csr_seòladh 16 Cuir a-steach Seòladh clàr rèiteachaidh.
csr_ sgrìobhadh 1 Cuir a-steach Dèan comas sgrìobhadh clàr rèiteachaidh.
csr_writedata 32 Cuir a-steach Clàr rèiteachaidh sgrìobhadh dàta.
csr_readdata 32 Toradh Clàr rèiteachaidh leugh dàta.
csr_leugh 1 Cuir a-steach Leughadh clàr rèiteachaidh comasach.
csr_readdatavalid 1 Toradh Clàr rèiteachaidh leugh dàta dligheach.
csr_waitrequest 1 Toradh Iarrtas feitheamh clàr rèiteachaidh.

Clàran IP teannachaidh Fronthaul

Smachd agus cùm sùil air gnìomhachd teannachaidh fronthaul tron ​​​​eadar-aghaidh smachd agus inbhe.
Clàr 17. Clàr Mapa

CSR_ADDRESS (Facal Offset) Ainm a ’Chlàir
0x0 modh_dùmhlachaidh
0x1 tx_mearachd
0x2 rx_mearachd

Clàr 18. compression_mode Clàr

Leithead Bit Tuairisgeul Ruigsinneachd

Luach ath-shuidheachadh HW
31:9 Glèidhte RO 0x0
8:8 Modh gnìomh:
• Tha 1'b0 na mhodh teannachaidh statach
• Tha 1'b1 na mhodh teannachaidh fiùghantach		 RW 0x0
7:0 Ceann teannachaidh dàta cleachdaiche statach:
• Tha 7:4 udIqWidth
- Tha 4'b0000 ann an 16 pìosan
- Tha 4'b1111 ann an 15 pìosan
— :
- Tha 4'b0001 na 1 bit
• Tha 3:0 udCompMeth
- Chan eil teannachadh aig 4'b0000
- Tha 4'b0001 na àite fleòdraidh bloc
- Tha 4'b0011 na µ-lagh
• Tha cuid eile glèidhte		 RW 0x0

Clàr 19. tx Clàr Mearachd

Leithead Bit Tuairisgeul Ruigsinneachd

Luach ath-shuidheachadh HW
31:2 Glèidhte RO 0x0
1:1 IqWidth mì-dhligheach. Bidh an IP a’ suidheachadh Iqwidth gu 0 (16-bit Iqwidth) ma lorgas e Iqwidth mì-dhligheach no gun taic. RW1C 0x0
0:0 Dòigh teannachaidh mì-dhligheach. Bidh an IP a 'leigeil sìos a' phacaid. RW1C 0x0

Clàr 20. rx Clàr Mearachd

Leithead Bit Tuairisgeul Ruigsinneachd

Luach ath-shuidheachadh HW
31:8 Glèidhte RO 0x0
1:1 IqWidth mì-dhligheach. Bidh an IP a 'leigeil sìos a' phacaid. RW1C 0x0
0:0 Dòigh teannachaidh mì-dhligheach. Bidh an IP a’ suidheachadh an dòigh teannachaidh chun an dòigh teannachaidh le taic bunaiteach a leanas:
• Puing-fleòdraidh comasach a-mhàin: bunaiteach gu puing-fleòdraidh bloca.
• Air a chomasachadh μ-lagh a-mhàin: default to μ-law.
• Cuir an comas an dà chuid puing-fleòdraidh agus μ-lagh: bunaiteach gu puing-fleòdraidh bloca.		 RW1C 0x0

Compression Fronthaul Tasglann Stiùireadh Cleachdaiche Intel FPGA IPs

Airson na dreachan as ùire agus roimhe seo den sgrìobhainn seo, thoir sùil air: Fronthaul Compression Intel FPGA IP User Guide. Mura h-eil dreach IP no bathar-bog air a liostadh, tha an stiùireadh cleachdaiche airson an tionndadh IP no bathar-bog roimhe a’ buntainn.

Eachdraidh ath-sgrùdadh sgrìobhainnean airson an Fronthaul Compression Intel FPGA IP Stiùireadh Cleachdaiche

Tionndadh Sgrìobhainn

 Intel Quartus Prìomh Tionndadh Tionndadh IP

Atharrachaidhean
2022.08.08 21.4 1.0.1 Leud meata-dàta ceartaichte 0 gu 0 (Cuir à comas puirt meata-dàta).
2022.03.22 21.4 1.0.1 • Tuairisgeul air comharran air an iomlaid:
— tx_avst_sink_data agus tx_avst_source_data
— rx_avst_sink_data agus rx_avst_source_data
• Air a chur ris Ìrean astair le taic inneal clàr
• Air a chur ris Coileanadh agus Cleachdadh Goireasan
2021.12.07 21.3 1.0.0 Còd òrduigh air ùrachadh.
2021.11.23 21.3 1.0.0 Sgaoileadh tùsail.

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor a rèir mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh ​​​​na còrach atharrachaidhean a dhèanamh air toraidhean agus seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean. * Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.

An t-suaicheantas airson intelIntel Fronthaul Compression FPGA IP icon 2 Tionndadh air-loidhne
Intel Fronthaul Compression FPGA IP icon 1 Cuir fios air ais
Àireamh a' Chlàir: 709301
UG-20346
Tionndadh: 2022.08.08
ISO 9001: 2015 clàraichte

Sgrìobhainnean/Goireasan

Intel Fronthaul Compression FPGA IP [pdfStiùireadh Cleachdaiche
Compression Fronthaul FPGA IP, Fronthaul, compression FPGA IP, FPGA IP
Intel Fronthaul Compression FPGA IP [pdfStiùireadh Cleachdaiche
UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, compression FPGA IP, FPGA IP

Iomraidhean

Puist Co-cheangailte

Fàg beachd

Cha tèid do sheòladh puist-d fhoillseachadh. Tha raointean riatanach air an comharrachadh *