Fronthaul компресија FPGA IP
Упатство за употреба
Fronthaul компресија FPGA IP
Упатство за употреба на Fronthaul Compression Intel® FPGA IP
Ажурирано за Intel® Quartus® Prime
Дизајн пакет: 21.4 IP
Верзија: 1.0.1
За Fronthaul Compression Intel® FPGA IP
IP-а за компресија на Fronthaul се состои од компресија и декомпресија за податоци за IQ на U-рамнина. Моторот за компресија пресметува μ-закон или блок компресија со подвижна запирка врз основа на заглавието за компресија на кориснички податоци (udCompHdr). Оваа IP користи Авалон интерфејс за стриминг за IQ податоци, сигнали за канали и за метаподатоци и сигнали од страничната лента, и интерфејс мапиран со меморија на Avalon за контролни и статусни регистри (CSR).
ИП ги мапира компресираните IQ и параметарот за компресија на кориснички податоци (udCompParam) според форматот на рамката за оптоварување на делот наведен во спецификацијата O-RAN О-RAN Fronthaul Control, User and Synchronization Plane Version 3.0 април 2020 година (O-RAN-WG4.CUS .0-v03.00). Авалон стриминг лавабото и изворниот интерфејс ширината на податоците се 128-бита за интерфејсот на апликацијата и 64 бита за интерфејсот за транспорт за да се поддржи максималниот сооднос на компресија од 2:1.
Поврзани информации
О-РАН webсајт
1.1. Фронтхаул Компресија Интел® FPGA IP карактеристики
- -закон и блок компресија и декомпресија со подвижна запирка
- Ширина на коефициент на интелигенција од 8-битни до 16-битни
- Статичка и динамичка конфигурација на U-plane IQ формат и заглавие за компресија
- Пакет со повеќе секции (ако е вклучен O-RAN Compliant)
1.2. Fronthaul компресија Интел® FPGA IP-уред за семејна поддршка
Интел ги нуди следните нивоа на поддршка на уредот за Intel FPGA IP:
- Напредна поддршка – IP е достапна за симулација и компилација за оваа фамилија уреди. Програмирање FPGA file Поддршката (.pof) не е достапна за софтверот Quartus Prime Pro Stratix 10 Edition Beta и затоа не може да се гарантира затворањето на IP-тајмингот. Моделите за тајминг вклучуваат првични инженерски проценки на доцнењата врз основа на раните информации по распоредот. Моделите на тајмингот се предмет на промена бидејќи силиконското тестирање ја подобрува корелацијата помеѓу вистинскиот силикон и моделите за тајминг. Можете да го користите ова јадро на IP за студии за архитектура на системот и користење на ресурси, симулација, закачување, проценки на латенцијата на системот, основни временски проценки (буџетирање на гасоводот) и стратегија за трансфер на влез/излез (широчина на патеката на податоци, длабочина на рафал, компромиси со стандардите за влез/излез ).
- Прелиминарна поддршка – Intel го потврдува јадрото на IP со прелиминарни модели на тајминг за оваа фамилија уреди. Јадрото на IP ги исполнува сите функционални барања, но можеби сè уште е подложена на анализа на времето за семејството на уреди. Можете да го користите во производствени дизајни со претпазливост.
- Конечна поддршка – Intel ја потврдува IP-а со конечни модели на тајминг за оваа фамилија уреди. IP ги исполнува сите функционални и временски барања за семејството на уреди. Можете да го користите во дизајни за производство.
Табела 1. Поддршка за семејство на IP уред за компресија на Fronthaul
| Семејство на уреди | Поддршка |
| Intel® Agilex™ (Е-плочка) | Прелиминарните |
| Intel Agilex (F-плочка) | Однапред |
| Intel Arria® 10 | Конечно |
| Intel Stratix® 10 (само уреди со H- и E-плочка) | Конечно |
| Други семејства на уреди | Нема поддршка |
Табела 2. Оценки за брзина на поддржан уред
| Семејство на уреди | Степен на брзина на ткаенина FPGA |
| Интел Агилекс | 3 |
| Intel Arria 10 | 2 |
| Интел Стратикс 10 | 2 |
1.3. Информации за издавање за Fronthaul Compression Intel FPGA IP
Верзиите на Intel FPGA IP се совпаѓаат со верзиите на софтверот Intel Quartus® Prime Design Suite до верзијата 19.1. Почнувајќи од верзијата 19.2 на софтверот Intel Quartus Prime Design Suite, Intel FPGA IP има нова шема за верзии.
Бројот на Intel FPGA IP верзијата (XYZ) може да се менува со секоја верзија на софтверот Intel Quartus Prime. Промена во:
- X означува голема ревизија на IP. Ако го ажурирате софтверот Intel Quartus Prime, мора да ја регенерирате IP-адресата.
- Y покажува дека IP вклучува нови функции. Регенерирајте ја вашата IP адреса за да ги вклучите овие нови функции.
- Z покажува дека IP вклучува мали промени. Регенерирајте ја вашата IP адреса за да ги вклучите овие промени.
Табела 3. Информации за ослободување на IP за компресија на Fronthaul
| Ставка | Опис |
| Верзија | 1.0.1 |
| Датум на издавање | февруари 2022 година |
| Код за нарачка | IP-FH-COMP |
1.4. Изведба на компресија на Fronthaul и употреба на ресурси
Ресурсите на ИП кои таргетираат уред Intel Agilex, Intel Arria 10 уред и Intel Stratix 10 уред
Табела 4. Изведба на компресија на Fronthaul и употреба на ресурси
Сите записи се за IP насока на податоци за компресија и декомпресија
| Уред | IP | ALMs | Логички регистри | М20К | |
| Примарен | Секундарна | ||||
| Интел Агилекс | Блок-подвижна точка | 14,969 | 25,689 | 6,093 | 0 |
| μ-закон | 22,704 | 39,078 | 7,896 | 0 | |
| Блок-подвижна точка и µ-закон | 23,739 | 41,447 | 8,722 | 0 | |
| Блок-пловечка точка, µ-закон и проширена ширина на коефициентот на интелигенција | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | Блок-подвижна точка | 12,403 | 16,156 | 5,228 | 0 |
| μ-закон | 18,606 | 23,617 | 5,886 | 0 | |
| Блок-подвижна точка и µ-закон | 19,538 | 24,650 | 6,140 | 0 | |
| Блок-пловечка точка, µ-закон и проширена ширина на коефициентот на интелигенција | 19,675 | 24,668 | 6,141 | 0 | |
| Интел Стратикс 10 | Блок-подвижна точка | 16,852 | 30,548 | 7,265 | 0 |
| μ-закон | 24,528 | 44,325 | 8,080 | 0 | |
| Блок-подвижна точка и µ-закон | 25,690 | 47,357 | 8,858 | 0 | |
| Блок-пловечка точка, µ-закон и проширена ширина на коефициентот на интелигенција | 25,897 | 47,289 | 8,559 | 0 | |
Започнуваме со Fronthaul Compression Intel FPGA IP
Опишува инсталирање, параметризирање, симулирање и иницијализирање на IP-а за компресија на Fronthaul.
2.1. Добивање, инсталирање и лиценцирање на IP за компресија на Fronthaul
IP-а за компресија на Fronthaul е продолжена IP-а на Intel FPGA која не е вклучена во изданието на Intel Quartus Prime.
- Направете My Intel сметка ако немате.
- Најавете се за да пристапите до Центарот за лиценцирање за самопослужување (SSLC).
- Купете ја IP-а за компресија на Fronthaul.
- На страницата SSLC, кликнете Изврши за IP. SSLC обезбедува дијалог прозорец за инсталација за да ја води вашата инсталација на IP.
- Инсталирајте на истата локација како папката Intel Quartus Prime.
Табела 5. Места за инсталација со компресија на Fronthaul
| Локација | Софтвер | Платформа |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro Edition | Виндоус * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro Edition | Линукс* |
Слика 1. Структура на директориумот за инсталирање на IP компресија на Fronthaul на Интел Quartus Prime Директориум за инсталација
Fronthaul Compression Intel FPGA IP сега се појавува во каталогот IP.
Поврзани информации
- Intel FPGA webсајт
- Центар за лиценцирање за самопослужување (SSLC)
2.2. Параметризирање на IP-а за компресија на Fronthaul
Брзо конфигурирајте ја вашата сопствена варијација на IP во уредувачот на параметри на IP.
- Создадете проект на Intel Quartus Prime Pro Edition во кој ќе го интегрирате вашето IP-јадро.
а. Во Intel Quartus Prime Pro Edition, кликнете File New Project Wizard за создавање нов проект Intel Quartus Prime, или File Отворете го проектот за да отворите постоечки проект Quartus Prime. Волшебникот ве поттикнува да наведете уред.
б. Наведете го семејството на уреди што ги исполнува барањата за степен на брзина за IP.
в. Кликнете на Заврши. - Во каталогот IP, изберете Fronthaul Compression Intel FPGA IP. Се појавува прозорецот New IP Variation.
- Наведете име на највисоко ниво за вашата нова сопствена варијација на IP. Уредувачот на параметри ги зачувува поставките за варијација на IP во a file именуван .ip.
- Кликнете на ОК. Се појавува уредувачот на параметри.
Слика 2. Уредувач на параметри на IP за компресија на Fronthaul - Наведете ги параметрите за вашата IP варијација. Погледнете во Параметри за информации за одредени IP параметри.
- Кликнете на Design Exampтабот le и наведете ги параметрите за вашиот дизајн прampле.
Слика 3. Дизајн ПрampУредувач на параметри - Кликнете на Generate HDL. Се појавува полето за дијалог Генерација.
- Наведете излез file опции за генерирање, а потоа кликнете Генерирај. Варијацијата на IP fileгенерирате според вашите спецификации.
- Кликнете на Заврши. Уредувачот на параметри го додава .ip од највисоко ниво file на тековниот проект автоматски. Ако ви биде побарано рачно да додадете .ip file на проектот, кликнете Проект Додај/Отстрани Files во Проектот за да го додадете file.
- Откако ќе ја генерирате и инстанцирате вашата варијација на IP, направете соодветни назначувања на пиновите за поврзување на портите и поставете ги сите соодветни RTL параметри за секој пример.
2.2.1. Параметри на IP за компресија на Fronthaul
Табела 6. Параметри на IP за компресија на Fronthaul
| Име | Валидни вредности |
Опис |
| Насока на податоци | TX и RX, само TX, само RX | Изберете TX за компресија; RX за декомпресија. |
| Метод на компресија | BFP, mu-Law, или BFP и mu-Law | Изберете блок подвижна запирка, µ-закон или и двете. |
| Ширина на метаподатоци | 0 (Оневозможи порти за метаподатоци), 32, 64, 96, 128 (бит) | Наведете ја битната ширина на магистралата за метаподатоци (некомпресирани податоци). |
| Овозможете проширена ширина на коефициентот на интелигенција | Вклучено или исклучено | Вклучете за поддржана IqWidth од 8-битни до 16-битни. Исклучете за поддржан IqWidth од 9, 12, 14 и 16-бити. |
| Во согласност со O-RAN | Вклучено или исклучено | Вклучете за да го следите мапирањето на ORAN IP за пристаништето за метаподатоци и наведете валиден сигнал за метаподатоци за секое заглавие на секцијата. IP-ата поддржува само метаподатоци со ширина од 128 бити. IP поддржува еден дел и повеќе делови по пакет. Метаподатоците се валидни на секој дел со валидно тврдење за метаподатоци. Исклучете го за да IP-от користи метаподатоци како сигнали за проводни канали без барање за мапирање (на пр.: U-рамнината numPrb се претпоставува 0). IP-ата поддржува ширина на метаподатоци од 0 (Оневозможи порти за метаподатоци), 32, 64, 96, 128 бита. IP поддржува еден дел по пакет. Метаподатоците се валидни само еднаш при валидно тврдење за метаподатоци за секој пакет. |
2.3. Генерирана IP адреса File Структура
Софтверот Intel Quartus Prime Pro Edition го генерира следниов излез од јадрото на IP file структура.
Табела 7. Генерирана IP адреса Files
| File Име |
Опис |
| <your_ip>.ip | Системот за дизајнер на платформа или варијација на IP од највисоко ниво file.your_ip> е името што ја давате вашата варијација на IP. |
| <your_ip>.cmp | Декларација за VHDL компоненти (.cmp) file е текст file што содржи локални генерички и дефиниции за порти што можете да ги користите во дизајнот на VHDL files. |
| <your_ip>.html | Извештај кој содржи информации за поврзување, мемориска карта што ја прикажува адресата на секој slave во однос на секој господар на кој е поврзан, и доделување на параметри. |
| <your_ip>_generation.rpt | Дневник за генерирање на IP или Платформски дизајнер file. Резиме на пораките за време на генерирањето на IP. |
| <your_ip>.qgsimc | Ги наведува параметрите за симулација за поддршка на инкременталната регенерација. |
| <your_ip>.qgsynthc | Ги наведува параметрите за синтеза за поддршка на инкременталната регенерација. |
| <your_ip>.qip | Ги содржи сите потребни информации за IP компонентата за интегрирање и компајлирање на IP компонентата во софтверот Intel Quartus Prime. |
| <your_ip>.sopcinfo | Ги опишува врските и параметризациите на IP компонентите во вашиот систем за дизајнер на платформа. Можете да ја анализирате неговата содржина за да добиете барања кога развивате софтверски двигатели за IP компоненти. Алатките надолу, како што е синџирот на алатки Nios® II, го користат ова file. На .sopcinfo file и системот.ч file генерирани за синџирот на алатки Nios II вклучуваат информации за мапа на адреси за секој slave во однос на секој господар што пристапува до slave. Различни господари може да имаат различна мапа на адреси за пристап до одредена slave компонента. |
| <your_ip>.csv | Содржи информации за статусот на надградба на IP компонентата. |
| <your_ip>.bsf | Симбол на блок File (.bsf) претставување на варијацијата на IP за употреба во блок дијаграм на Intel Quartus Prime Files (.bdf). |
| <your_ip>.spd | Потребен влез file за ip-make-simscript да генерира симулациски скрипти за поддржани симулатори. На .spd file содржи листа на fileгенерирани за симулација, заедно со информации за мемориите што можете да ги иницијализирате. |
| <your_ip>.ppf | Планер за иглички File (.ppf) ги складира доделите на портите и јазлите за IP компоненти создадени за употреба со планерот за пинови. |
| <your_ip>_bb.v | Можете да ја користите црната кутија Verilog (_bb.v) file како празна декларација за модул за употреба како црна кутија. |
| <your_ip>_inst.v или _inst.vhd | ХДЛ прample instantiation шаблон. Можете да ја копирате и залепите содржината на ова file во вашиот HDL file да се инстанцира варијацијата на IP. |
| <your_ip>.v илиyour_ip>.vhd | HDL fileкои го инстанцираат секој подмодул или дете IP-јадро за синтеза или симулација. |
| ментор/ | Содржи скрипта ModelSim* msim_setup.tcl за поставување и извршување на симулација. |
| synopsys/vcs/ synopsys/vcsmx/ | Содржи скрипта на школка vcs_setup.sh за поставување и извршување на VCS* симулација. Содржи скрипта на школка vcsmx_setup.sh и synopsys_ sim.setup file да поставите и извршите VCS MX* симулација. |
| каденца/ | Содржи скрипта за школка ncsim_setup.sh и друго поставување files да поставите и извршите NCSIM* симулација. |
| aldec/ | Содржи скрипта на школка rivierapro_setup.sh за поставување и извршување на Aldec* симулација. |
| xcelium/ | Содржи скрипта за школка xcelium_setup.sh и други поставки fileда поставите и извршите Xcelium* симулација. |
| подмодули/ | Содржи HDL files за основните подмодули на IP. |
| <детски IP јадра>/ | За секој генерирана детска IP-јадрена директориум, платформата дизајнер генерира поддиректориуми synth/ и sim/. |
Функционален опис на IP за компресија на Fronthaul
Слика 4. IP-а за компресија на Fronthaul се состои од компресија и декомпресија. Фронтаул дијаграм за компресија на IP блок
Компресија и декомпресија
Претпроцесирање на блок-базиран блок за поместување на битови ги генерира оптималните поместувања на битови за блок на ресурси од 12 ресурсни елементи (РЕ). Блокот го намалува шумот на квантизација, особено за нискиamplitude sampлес. Оттука, ја намалува векторската големина на грешка (EVM) што ја воведува компресија. Алгоритмот за компресија е речиси независен од вредноста на моќноста. Претпоставувајќи го сложениот влез samples е x = x1 + jxQ, максималната апсолутна вредност на реалните и имагинарните компоненти за ресурсниот блок е:
Имајќи ја максималната апсолутна вредност за блокот на ресурси, следнава равенка ја одредува вредноста на лево поместување доделена на тој блок на ресурси:
Каде што bitWidth е ширината на влезниот бит.
ИП поддржува стапки на компресија од 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law компресија и декомпресија
Алгоритмот користи Mu-law компандирање техника, која нашироко ја користи компресија на говор. Оваа техника го пренесува влезниот некомпресиран сигнал, x, преку компресор со функција, f(x), пред заокружување и бит-кратење. Техниката испраќа компресирани податоци, y, преку интерфејсот. Примените податоци минуваат низ функцијата за проширување (што е инверзна на компресорот, F-1(y). Техниката ги репродуцира некомпресираните податоци со минимална грешка при квантизација.
Равенка 1. Функции на компресор и декомпресија
Алгоритмот за компресија Mu-law IQ ја следи спецификацијата O-RAN.
Поврзани информации
О-РАН webсајт
3.1. IP сигнали за компресија на Fronthaul
Поврзете и контролирајте ја IP-адресата.
Часовник и ресетирање на сигнали за интерфејс=
Табела 8. Часовник и ресетирање на сигнали за интерфејс
| Име на сигналот | Бит-широчина | Насока |
Опис |
| tx_clk | 1 | Влез | Часовник на предавателот. Фреквенцијата на часовникот е 390.625 MHz за 25 Gbps и 156.25 MHz за 10 Gbps. Сите сигнали на интерфејсот на предавателот се синхрони со овој часовник. |
| rx_clk | 1 | Влез | Ресивер часовник. Фреквенцијата на часовникот е 390.625 MHz за 25 Gbps и 156.25 MHz за 10 Gbps. Сите сигнали за интерфејсот на приемникот се синхрони со овој часовник. |
| csr_clk | 1 | Влез | Часовник за интерфејс за ООП. Фреквенцијата на часовникот е 100 MHz. |
| tx_rst_n | 1 | Влез | Активно ниско ресетирање за интерфејс на предавателот синхроно со tx_clk. |
| rx_rst_n | 1 | Влез | Активно ниско ресетирање за интерфејс на приемникот синхроно со rx_clk. |
| csr_rst_n | 1 | Влез | Активно ниско ресетирање за CSR интерфејс синхроно со csr_clk. |
Пренеси сигнали за транспортен интерфејс
Табела 9. Пренеси сигнали за транспортен интерфејс
Сите типови сигнали се неозначен цел број.
|
Име на сигналот |
Бит-широчина | Насока |
Опис |
| tx_avst_source_valid | 1 | Излез | Кога е потврдено, покажува дека се достапни валидни податоци на avst_source_data. |
| tx_avst_source_data | 64 | Излез | PRB полиња вклучувајќи udCompParam, iSample и qSampле. Следниот дел PRB полињата се споени со претходниот дел PRB поле. |
| tx_avst_source_startofpacket | 1 | Излез | Го означува првиот бајт од рамката. |
| tx_avst_source_endofpacket | 1 | Излез | Го означува последниот бајт од рамката. |
| tx_avst_source_ready | 1 | Влез | Кога е наведено, покажува дека транспортниот слој е подготвен да прифати податоци. readyLatency = 0 за овој интерфејс. |
| tx_avst_source_empty | 3 | Излез | Го одредува бројот на празни бајти на avst_source_data кога е наведен avst_source_endofpacket. |
| tx_udcomphdr_o | 8 | Излез | Поле за заглавие за компресија на кориснички податоци. Синхроно со tx_avst_source_valid. Го дефинира методот на компресија и ширината на битот IQ за корисничките податоци во делот за податоци. • [7:4] : udIqWidth • 16 за udIqWidth=0, инаку е еднакво на udIqWidth на пр. — 0000b значи дека I и Q се широки по 16 бита; — 0001b значи дека I и Q се широки по 1 бит; - 1111b значи дека I и Q се широки по 15 бита • [3:0] : udCompMeth - 0000b - без компресија — 0001b – блок-подвижна точка — 0011b – µ-закон — други – резервирани за идни методи. |
| tx_metadata_o | METADATA_WIDTH | Излез | Сигналите на каналот минуваат и не се компресирани. Синхроно со tx_avst_source_valid. Може да се конфигурира бит-широчина METADATA_WIDTH. Кога ќе вклучите Во согласност со O-RAN, се однесуваат на Табела 13 на страница 17.Кога ќе се исклучите Во согласност со O-RAN, овој сигнал е валиден само кога tx_avst_source_startofpacket е 1. tx_metadata_o нема валиден сигнал и користи tx_avst_source_valid за да покаже важечки циклус. Не е достапно кога ќе изберете 0 Оневозможи порти за метаподатоци за Ширина на метаподатоци. |
Примајте сигнали за транспортен интерфејс
Табела 10. Примајте сигнали за транспортен интерфејс
Нема повратен притисок на овој интерфејс. Авалон стриминг празен сигнал не е неопходен во овој интерфејс бидејќи секогаш е нула.
| Име на сигналот | Бит-широчина | Насока |
Опис |
| rx_avst_sink_valid | 1 | Влез | Кога е наведено, покажува дека се достапни валидни податоци на avst_sink_data. Нема сигнал avst_sink_ready на овој интерфејс. |
| rx_avst_sink_data | 64 | Влез | PRB полиња вклучувајќи udCompParam, iSample и qSampле. Следниот дел PRB полињата се споени со претходниот дел PRB поле. |
| rx_avst_sink_startofpacket | 1 | Влез | Го означува првиот бајт од рамката. |
| rx_avst_sink_endofpacket | 1 | Влез | Го означува последниот бајт од рамката. |
| rx_avst_sink_error | 1 | Влез | Кога е наведен во истиот циклус како avst_sink_endofpacket, покажува дека тековниот пакет е пакет со грешка |
| rx_udcomphdr_i | 8 | Влез | Поле за заглавие за компресија на кориснички податоци. Синхроно со rx_metadata_valid_i. Го дефинира методот на компресија и ширината на бит IQ за корисничките податоци во делот за податоци. • [7:4] : udIqWidth • 16 за udIqWidth=0, инаку е еднакво на udIqWidth. на пр — 0000b значи дека I и Q се широки по 16 бита; — 0001b значи дека I и Q се широки по 1 бит; - 1111b значи дека I и Q се широки по 15 бита • [3:0] : udCompMeth - 0000b - без компресија — 0001b – блок подвижна запирка — 0011b – µ-закон — други – резервирани за идни методи. |
| rx_metadata_i | METADATA_WIDTH | Влез | Некомпресираниот проводник сигнализира проминување. Сигналите rx_metadata_i се валидни кога е наведен rx_metadata_valid_i, синхрони со rx_avst_sink_valid. Може да се конфигурира бит-широчина METADATA_WIDTH. Кога ќе вклучите Во согласност со O-RAN, се однесуваат на Табела 15 на страница 18. Кога ќе се исклучите Во согласност со O-RAN, овој сигнал rx_metadata_i е валиден само кога и rx_metadata_valid_i и rx_avst_sink_startofpacket еднакви на 1. Не е достапен кога ќе изберете 0 Оневозможи порти за метаподатоци за Ширина на метаподатоци. |
| rx_metadata_valid_i | 1 | Влез | Укажува дека заглавјата (rx_udcomphdr_i и rx_metadata_i) се валидни. Синхроно со rx_avst_sink_valid. Задолжителен сигнал. За O-RAN компатибилност наназад, наведете rx_metadata_valid_i ако IP има важечки заеднички IE за заглавија и повторени IE на делот. При обезбедување на нови полиња за блок физички ресурси (PRB) во секцијата во rx_avst_sink_data, обезбедете нови IE на секции во влезот rx_metadata_i заедно со rx_metadata_valid_i. |
Пренеси сигнали за интерфејс на апликацијата
Табела 11. Пренеси сигнали за интерфејс на апликацијата
|
Име на сигналот |
Бит-широчина | Насока |
Опис |
| tx_avst_sink_valid | 1 | Влез | Кога е наведено, покажува дека валидните PRB полиња се достапни во овој интерфејс. Кога работите во режим на стриминг, погрижете се да нема валидно ослободување на сигналот помеѓу почетокот на пакетот и крајот на пакетот Единствен исклучок е кога сигналот за готовиот е исклучен. |
| tx_avst_sink_data | 128 | Влез | Податоци од слојот на апликацијата по редослед на мрежни бајти. |
| tx_avst_sink_startofpacket | 1 | Влез | Наведете го првиот PRB бајт од пакетот |
| tx_avst_sink_endofpacket | 1 | Влез | Наведете го последниот PRB бајт од пакетот |
| tx_avst_sink_ready | 1 | Излез | Кога е наведено, покажува дека O-RAN IP е подготвена да прифати податоци од интерфејсот на апликацијата. readyLatency = 0 за овој интерфејс |
| tx_udcomphdr_i | 8 | Влез | Поле за заглавие за компресија на кориснички податоци. Синхроно со tx_avst_sink_valid. Го дефинира методот на компресија и ширината на бит IQ за корисничките податоци во делот за податоци. • [7:4] : udIqWidth • 16 за udIqWidth=0, инаку е еднакво на udIqWidth. на пр — 0000b значи дека I и Q се широки по 16 бита; — 0001b значи дека I и Q се широки по 1 бит; - 1111b значи дека I и Q се широки по 15 бита • [3:0] : udCompMeth - 0000b - без компресија — 0001b – блок-подвижна точка — 0011b – µ-закон — други – резервирани за идни методи. |
| tx_metadata_i | METADATA_WIDTH | Влез | Сигналите на каналот минуваат и не се компресирани. Синхроно со tx_avst_sink_valid. Може да се конфигурира бит-широчина METADATA_WIDTH. Кога ќе вклучите Во согласност со O-RAN, се однесуваат на Табела 13 на страница 17. Кога ќе се исклучите Во согласност со O-RAN, овој сигнал важи само кога tx_avst_sink_startofpacket е еднаков на 1. tx_metadata_i нема валиден сигнал и користи tx_avst_sink_valid за да се покаже валиден циклус. Не е достапно кога ќе изберете 0 Оневозможи порти за метаподатоци за Ширина на метаподатоци. |
Примајте сигнали за интерфејс на апликацијата
Табела 12. Примајте сигнали за интерфејс на апликацијата
|
Име на сигналот |
Бит-широчина | Насока |
Опис |
| rx_avst_source_valid | 1 | Излез | Кога е наведено, покажува дека валидните PRB полиња се достапни во овој интерфејс. Нема сигнал avst_source_ready на овој интерфејс. |
| rx_avst_source_data | 128 | Излез | Податоците до слојот на апликацијата по редослед на мрежни бајти. |
| rx_avst_source_startofpacket | 1 | Излез | Го означува првиот PRB бајт од пакетот |
| rx_avst_source_endofpacket | 1 | Излез | Го означува последниот PRB бајт од пакетот |
| rx_avst_source_error | 1 | Излез | Укажува дека пакетите содржат грешка |
| rx_udcomphdr_o | 8 | Излез | Поле за заглавие за компресија на кориснички податоци. Синхроно со rx_avst_source_valid. Го дефинира методот на компресија и ширината на бит IQ за корисничките податоци во делот за податоци. • [7:4] : udIqWidth • 16 за udIqWidth=0, инаку е еднакво на udIqWidth. на пр — 0000b значи дека I и Q се широки по 16 бита; — 0001b значи дека I и Q се широки по 1 бит; - 1111b значи дека I и Q се широки по 15 бита • [3:0] : udCompMeth - 0000b - без компресија — 0001b – блок подвижна запирка (BFP) — 0011b – µ-закон — други – резервирани за идни методи. |
| rx_metadata_o | METADATA_WIDTH | Излез | Некомпресираниот проводник сигнализира проминување. Сигналите rx_metadata_o се валидни кога е наведен rx_metadata_valid_o, синхрони со rx_avst_source_valid. Може да се конфигурира бит-широчина METADATA_WIDTH. Кога ќе вклучите Во согласност со O-RAN, се однесуваат на Табела 14 на страница 18. Кога ќе се исклучите Во согласност со O-RAN, rx_metadata_o важи само кога rx_metadata_valid_o е еднакво на 1. Не е достапно кога ќе изберете 0 Оневозможи порти за метаподатоци за Ширина на метаподатоци. |
| rx_metadata_valid_o | 1 | Излез | Укажува дека заглавијата (rx_udcomphdr_o и rx_metadata_o) се валидни. rx_metadata_valid_o се наведува кога rx_metadata_o е валиден, синхроно со rx_avst_source_valid. |
Мапирање на метаподатоци за O-RAN наназад компатибилност
Табела 13. tx_metadata_i 128-битен влез
|
Име на сигналот |
Бит-широчина | Насока | Опис |
Мапирање на метаподатоци |
| Резервирано | 16 | Влез | Резервирано. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Влез | Големина на пакетот U-рамнина во бајти за режим на пренос. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Влез | SeqID на пакетот, кој е извлечен од заглавието за транспорт на eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Влез | PCID за eCPRI транспорт и RoEflowId за транспорт преку радио преку етернет (RoE). |
tx_metadata_i[79:64] |
| Резервирано | 4 | Влез | Резервирано. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | Влез | gNB насока на податоци. Опсег на вредности: {0b=Rx (т.е. поставување), 1b=Tx (т.е. преземање)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | Влез | Дефинира индекс на филтерот за канал што ќе се користи помеѓу податоците за IQ и воздушниот интерфејс. Опсег на вредности: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Влез | Бројач за рамки од 10 ms (период на завиткување 2.56 секунди), особено frameId= број на рамка модуло 256. Опсег на вредности: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Влез | Бројач за подрамки од 1 ms во рамка од 10 ms. Опсег на вредности: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Влез | Овој параметар е бројот на слотот во подрамката од 1 ms. Сите слотови во една подрамка се бројат со овој параметар. Опсег на вредности: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[42:37] |
| tx_u_simbolid | 6 | Влез | Идентификува симбол број во слот. Опсег на вредности: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Влез | ИД на секцијата ги пресликува секциите на податоци на U-рамнината на соодветната порака на C-рамнината (и Типот на делот) поврзана со податоците. Опсег на вредности: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Влез | Индикатор за блок на ресурси. Наведете дали се користи секој блок на ресурси или се користи секој друг блок на ресурси. Опсег на вредности: {0b=секој искористен блок ресурси; 1b=секој друг искористен блок ресурси} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Влез | Почетна PRB на делот за податоци за корисничка рамнина. Опсег на вредности: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Влез | Дефинирајте ги PRB-ите каде е валиден делот за податоци за рамнината на корисникот. | tx_metadata_i[7:0] |
| Опсег на вредности: {0000 0001b-1111 1111b, 0000 0000b = сите PRB во наведеното растојание на подносачот (SCS) и пропусниот опсег на операторот } | ||||
| tx_u_udCompHdr | 8 | Влез | Дефинирајте го методот на компресија и ширината на бит IQ на корисничките податоци во делот за податоци. Опсег на вредности: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
Табела 14. rx_metadata_valid_i/o
|
Име на сигналот |
Бит-широчина | Насока | Опис |
Мапирање на метаподатоци |
| rx_sec_hdr_valid | 1 | Излез | Кога rx_sec_hdr_valid е 1, полињата со податоци за делот U-рамнина се валидни. Вообичаените IE на заглавието се валидни кога е наведено rx_sec_hdr_valid, синхрони со avst_sink_u_startofpacket и avst_sink_u_valid. Повторените IE на секциите се валидни кога е наведено rx_sec_hdr_valid, синхрони со avst_sink_u_valid. При обезбедување на нови полиња PRB од секцијата во avst_sink_u_data, обезбедете нови IE од секции со наведен rx_sec_hdr_valid. |
rx_metadata_valid_o |
Табела 15. rx_metadata_o 128-битен излез
| Име на сигналот | Бит-широчина | Насока | Опис |
Мапирање на метаподатоци |
| Резервирано | 32 | Излез | Резервирано. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Излез | SeqID на пакетот, кој е извлечен од заглавието за транспорт на eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Излез | PCID за eCPRI транспорт и RoEflowId за RoE транспорт | rx_metadata_o[79:64] |
| резервирани | 4 | Излез | Резервирано. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Излез | gNB насока на податоци. Опсег на вредности: {0b=Rx (т.е. поставување), 1b=Tx (т.е. преземање)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Излез | Дефинира индекс на филтерот за канал што треба да се користи помеѓу податоците за IQ и воздушниот интерфејс. Опсег на вредности: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Излез | Бројач за рамки од 10 ms (период на завиткување 2.56 секунди), особено frameId= број на рамка модуло 256. Опсег на вредности: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Излез | Бројач за подрамки од 1 ms во рамка од 10 ms. Опсег на вредности: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Излез | Бројот на слотот во подрамка од 1ms. Сите слотови во една подрамка се бројат со овој параметар. Опсег на вредности: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Резервирано} | rx_metadata_o[42:37] |
| rx_u_simbolid | 6 | Излез | Идентификува симбол број во слот. Опсег на вредности: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Излез | ИД на секцијата ги пресликува секциите на податоци на U-рамнината на соодветната порака на C-рамнината (и Типот на делот) поврзана со податоците. Опсег на вредности: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Излез | Индикатор за блок на ресурси. Покажува дали се користи секој блок на ресурси или се користи секој друг ресурс. Опсег на вредности: {0b=секој искористен блок ресурси; 1b=секој друг искористен блок ресурси} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Излез | Почетна PRB на делот за податоци за корисничка рамнина. Опсег на вредности: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Излез | Ги дефинира PRB-ите каде што е валиден делот за податоци за рамнината на корисникот. Опсег на вредности: {0000 0001b-1111 1111b, 0000 0000b = сите PRB во наведениот SCS и пропусниот опсег на операторот } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Излез | Го дефинира методот на компресија и ширината на бит IQ на корисничките податоци во делот за податоци. Опсег на вредности: {0000 0000b-1111 1111b} |
N/A (rx_udcomphdr_o) |
Сигнали за интерфејс за ООП
Табела 16. Сигнали за интерфејс за ООП
| Име на сигналот | Ширина на битови | Насока |
Опис |
| csr_address | 16 | Влез | Адреса на конфигурациски регистар. |
| csr_write | 1 | Влез | Овозможи запишување на регистарот за конфигурација. |
| csr_writedata | 32 | Влез | Податоци за запишување на конфигурацискиот регистар. |
| csr_read data | 32 | Излез | Податоците за читање на конфигурацискиот регистар. |
| csr_read | 1 | Влез | Овозможи читање на конфигурацискиот регистар. |
| csr_readdatavalid | 1 | Излез | Податоците за читање на конфигурацискиот регистар се валидни. |
| csr_waitrequest | 1 | Излез | Барање за чекање на регистарот за конфигурација. |
Регистри на IP за компресија на Fronthaul
Контролирајте и следете ја функционалноста за компресија на fronthaul преку интерфејсот за контрола и статус.
Табела 17. Регистрирај се мапа
| CSR_ADDRESS (поместување на зборови) | Регистрирајте име |
| 0x0 | режим на компресија |
| 0x1 | tx_error |
| 0x2 | rx_error |
Табела 18. compression_mode Регистар
| Ширина на битови | Опис | Пристап |
Вредност на ресетирање на HW |
| 31:9 | Резервирано | RO | 0x0 |
| 8:8 | Функционален режим: • 1'b0 е режим на статичка компресија • 1'b1 е режим на динамична компресија |
RW | 0x0 |
| 7:0 | Заглавие за компресирање на статични кориснички податоци: • 7:4 е udIqWidth — 4'b0000 е 16 бита — 4'b1111 е 15 бита -: — 4'b0001 е 1 бит • 3:0 е udCompMeth - 4'b0000 не е компресија — 4'b0001 е блок подвижна точка - 4'b0011 е μ-закон • Другите се резервирани |
RW | 0x0 |
Табела 19. tx Регистар на грешки
| Ширина на битови | Опис | Пристап |
Вредност на ресетирање на HW |
| 31:2 | Резервирано | RO | 0x0 |
| 1:1 | Неважечки IqWidth. IP го поставува Iqwidth на 0 (16-bit Iqwidth) ако открие неважечки или неподдржан Iqwidth. | RW1C | 0x0 |
| 0:0 | Неважечки метод на компресија. IP адресата го испушта пакетот. | RW1C | 0x0 |
Табела 20. rx Регистар на грешки
| Ширина на битови | Опис | Пристап |
Вредност на ресетирање на HW |
| 31:8 | Резервирано | RO | 0x0 |
| 1:1 | Неважечки IqWidth. IP-а го испушта пакетот. | RW1C | 0x0 |
| 0:0 | Неважечки метод на компресија. IP го поставува методот на компресија на следниот стандарден поддржан метод за компресија: • Овозможена само блок-подвижна точка: стандардно е блок-подвижна точка. • Овозможено само μ-закон: стандардно е μ-закон. • Овозможено и блок-подвижна точка и μ-закон: стандардно е блок-подвижна точка. |
RW1C | 0x0 |
Фронтхаул Компресија Интел FPGA IP-адреса за кориснички водич Архива
За најновите и претходните верзии на овој документ, погледнете во: Корисничко упатство за компресирање на Intel FPGA IP на Fronthaul. Ако IP или верзија на софтвер не е наведена, се применува упатството за корисникот за претходната IP или верзија на софтверот.
Историја на ревизии на документи за Корисничко упатство за Компресија на Fronthaul Intel FPGA IP
|
Верзија на документ |
Интел Quartus Prime верзија | IP верзија |
Промени |
| 2022.08.08 | 21.4 | 1.0.1 | Поправена ширина на метаподатоци од 0 до 0 (Оневозможи порти за метаподатоци). |
| 2022.03.22 | 21.4 | 1.0.1 | • Описи на заменети сигнали: — tx_avst_sink_data и tx_avst_source_data — rx_avst_sink_data и rx_avst_source_data • Додадено Оценки за брзина поддржани од уредот маса • Додадено Перформанси и употреба на ресурси |
| 2021.12.07 | 21.3 | 1.0.0 | Ажуриран код за нарачка. |
| 2021.11.23 | 21.3 | 1.0.0 | Почетно ослободување. |
Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира изведба на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Интел, но го задржува правото да прави промени на сите производи и услуги во секое време без претходна најава. Интел не превзема никаква одговорност или одговорност што произлегува од апликацијата или употребата на какви било информации, производ или услуга опишани овде, освен како што е изрично договорено во писмена форма од страна на Intel. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги. *Други имиња и брендови може да се бараат како сопственост на други.
Онлајн верзија
Испрати повратни информации
ID: 709301
UG-20346
Верзија: 2022.08.08
Регистриран ISO 9001:2015
Документи / ресурси
 |
intel Fronthaul Компресија FPGA IP [pdf] Упатство за корисникот Fronthaul компресија FPGA IP, Fronthaul, компресија FPGA IP, FPGA IP |
 |
intel Fronthaul Компресија FPGA IP [pdf] Упатство за корисникот UG-20346, 709301, Fronthaul компресија FPGA IP, Fronthaul FPGA IP, компресија FPGA IP, FPGA IP |
