Fronthaul kompresje FPGA IP
Brûkersgids

Fronthaul kompresje FPGA IP

Fronthaul Compression Intel® FPGA IP Brûkersgids
Updated foar Intel® Quartus® Prime
Design Suite: 21.4 IP
Ferzje: 1.0.1

Oer de Fronthaul Compression Intel® FPGA IP

De Fronthaul Compression IP bestiet út kompresje en dekompresje foar U-plane IQ-gegevens. De kompresjemotor berekkent µ-wet as blok-floating-point-kompresje basearre op kompresjekoptekst fan brûkersgegevens (udCompHdr). Dizze IP brûkt in Avalon-streaming-ynterface foar IQ-gegevens, conduit-sinjalen, en foar metadata- en sydbânsinjalen, en Avalon-memory-mapeare ynterface foar kontrôle- en statusregisters (CSR's).
De IP-kaarten komprimearre IQ's en de kompresjeparameter fan brûkersgegevens (udCompParam) neffens it seksje-ladingsframe-formaat spesifisearre yn 'e O-RAN-spesifikaasje O-RAN Fronthaul Control, User and Synchronization Plane Ferzje 3.0 april 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon streaming sink en boarne ynterface gegevens breedte binne 128-bits foar de applikaasje ynterface en 64 bits foar de ferfier ynterface te stypjen maksimale compressoin ratio fan 2:1.
Related Information
O-RAN website
1.1. Fronthaul kompresje Intel® FPGA IP Features

• -wet en blok driuwende-punt kompresje en dekompresje
• IQ breedte 8-bit oant 16-bit
• Statyske en dynamyske konfiguraasje fan U-plane IQ-formaat en kompresjekoptekst
• Multiseksjepakket (as O-RAN-kompatibel is oan)

1.2. Fronthaul Compression Intel® FPGA IP Device Family Support
Intel biedt de folgjende apparaatstipenivo's foar Intel FPGA IP:

• Avansearre stipe - de IP is beskikber foar simulaasje en kompilaasje foar dizze apparaatfamylje. FPGA programmearring file (.pof) stipe is net beskikber foar Quartus Prime Pro Stratix 10 Edition Beta software en as sadanich IP timing sluting kin net garandearre. Timingmodellen omfetsje inisjele yngenieursskattingen fan fertragingen basearre op iere post-yndielingynformaasje. De timingmodellen binne ûnder foarbehâld fan feroaring, om't silisiumtesten de korrelaasje ferbetterje tusken it eigentlike silisium en de timingmodellen. Jo kinne dizze IP-kearn brûke foar systeemarsjitektuer en stúdzjes foar gebrûk fan boarnen, simulaasje, pinout, beoardielingen fan systeemlatinsje, basale timingbeoardielingen (pipelinebudzjet), en I/O-oerdrachtstrategy (datapaadbreedte, burstdjipte, ôfwagings fan I/O-standerts ).
• Foarriedige stipe - Intel ferifiearret de IP-kearn mei foarriedige timingmodellen foar dizze apparaatfamylje. De IP-kearn foldocht oan alle funksjonele easken, mar kin noch ûndergeane timinganalyse foar de apparaatfamylje. Jo kinne it mei foarsichtigens brûke yn produksjeûntwerpen.
• Finale stipe - Intel ferifieart de IP mei definitive timingmodellen foar dizze apparaatfamylje. De IP foldocht oan alle funksjonele en timingeasken foar de apparaatfamylje. Jo kinne it brûke yn produksjeûntwerpen.

Tabel 1. Fronthaul kompresje IP Device Family Support

Apparaat Famylje	Stypje
Intel® Agilex™ (E-tegel)	Foarriedich
Intel Agilex (F-tegel)	Foarút
Intel Arria® 10	Finale
Intel Stratix® 10 (allinich H-, en E-tile-apparaten)	Finale
Oare apparaten famyljes	Gjin stipe

tabel 2. Apparaat Supported Speed ​​Grades

Apparaat Famylje	FPGA Fabric Speed ​​Grade
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Release-ynformaasje foar de Fronthaul-kompresje Intel FPGA IP
Intel FPGA IP-ferzjes komme oerien mei de Intel Quartus® Prime Design Suite-softwareferzjes oant v19.1. Begjin yn Intel Quartus Prime Design Suite software ferzje 19.2, hat Intel FPGA IP in nij ferzjeskema.
It nûmer fan Intel FPGA IP-ferzje (XYZ) kin feroarje mei elke Intel Quartus Prime-softwareferzje. In feroaring yn:

• X jout in grutte revyzje fan it IP oan. As jo ​​de Intel Quartus Prime-software bywurkje, moatte jo it IP regenerearje.
• Y jout oan dat it IP nije funksjes omfettet. Regenerearje jo IP om dizze nije funksjes op te nimmen.
• Z jout oan dat it IP lytse feroarings omfettet. Regenerearje jo IP om dizze wizigingen op te nimmen.

Tabel 3. Fronthaul kompresje IP Release Information

Ûnderdiel	Beskriuwing
Ferzje	1.0.1
Release date	febrewaris 2022
Bestelkoade	IP-FH-COMP

1.4. Fronthaul-kompresjeprestaasjes en boarnegebrûk
De boarnen fan 'e IP rjochte op in Intel Agilex-apparaat, Intel Arria 10-apparaat, en Intel Stratix 10-apparaat
Tabel 4. Fronthaul kompresje Performance en Resource Usage
Alle yngongen binne foar kompresje en dekompresje gegevens rjochting IP

Apparaat	IP	ALMs	Logic registers		M20K
			Primêr	Sekundêr
Intel Agilex	Blok-driuwend punt	14,969	25,689	6,093	0
	µ-wet	22,704	39,078	7,896	0
	Blok-driuwend punt en µ-wet	23,739	41,447	8,722	0
	Blok-driuwend punt, µ-wet, en útwreide IQ-breedte	23,928	41,438	8,633	0
Intel Arria 10	Blok-driuwend punt	12,403	16,156	5,228	0
	µ-wet	18,606	23,617	5,886	0
	Blok-driuwend punt en µ-wet	19,538	24,650	6,140	0
	Blok-driuwend punt, µ-wet, en útwreide IQ-breedte	19,675	24,668	6,141	0
Intel Stratix 10	Blok-driuwend punt	16,852	30,548	7,265	0
	µ-wet	24,528	44,325	8,080	0
	Blok-driuwend punt en µ-wet	25,690	47,357	8,858	0
	Blok-driuwend punt, µ-wet, en útwreide IQ-breedte	25,897	47,289	8,559	0

Te begjinnen mei de Fronthaul Compression Intel FPGA IP

Beskriuwt it ynstallearjen, parameterisearjen, simulearjen en inisjalisearjen fan de Fronthaul Compression IP.
2.1. It krijen, ynstallearjen en lisinsje fan 'e Fronthaul Compression IP
De Fronthaul Compression IP is in útwreide Intel FPGA IP dy't net opnommen is mei de Intel Quartus Prime release.

1. Meitsje in My Intel-akkount oan as jo gjin ien hawwe.
2. Oanmelde om tagong te krijen ta it Self-Service Licensing Center (SSLC).
3. Keapje de Fronthaul Compression IP.
4. Klikje op 'e SSLC-side op Run for the IP. De SSLC biedt in ynstallaasjedialoochfinster om jo ynstallaasje fan it IP te begelieden.
5. Ynstallearje op deselde lokaasje as Intel Quartus Prime map.

tabel 5. Fronthaul kompresje ynstallaasje lokaasjes

Lokaasje	Software	Perron
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

figuer 1. Fronthaul Compression IP Ynstallaasje Directory Struktuer Intel Quartus Prime ynstallaasje triemtafel

De Fronthaul Compression Intel FPGA IP ferskynt no yn 'e IP Catalog.
Related Information

• Intel FPGA website
  
• Self-Service Licensing Center (SSLC)

2.2. Parameterisearjen fan de Fronthaul Compression IP
Konfigurearje jo oanpaste IP-fariaasje fluch yn 'e IP Parameter Editor.

1. Meitsje in Intel Quartus Prime Pro Edition-projekt om jo IP-kearn yn te yntegrearjen.
   in. Klikje yn 'e Intel Quartus Prime Pro Edition File Nije Project Wizard om in nij Intel Quartus Prime-projekt te meitsjen, of File Iepenje Project om in besteand Quartus Prime-projekt te iepenjen. De wizard freget jo om in apparaat op te jaan.
   b. Spesifisearje de apparaatfamylje dy't foldocht oan de easken foar snelheidsklasse foar de IP.
   c. Klik Finish.
2. Selektearje yn 'e IP Catalog Fronthaul Compression Intel FPGA IP. It finster Nije IP-fariaasje ferskynt.
3. Spesifisearje in namme op it heechste nivo foar jo nije oanpaste IP-fariaasje. De parameter bewurker bewarret de IP fariaasje ynstellings yn in file neamd .ip.
4. Klik OK. De parameter bewurker ferskynt.
   figuer 2. Fronthaul kompresje IP Parameter Editor
5. Spesifisearje de parameters foar jo IP-fariaasje. Ferwize nei Parameters foar ynformaasje oer spesifike IP parameters.
6. Klikje op Design Example ljepper en spesifisearje de parameters foar jo ûntwerp bglample.
   figuer 3. Design Example Parameter Editor
7. Klik op Generearje HDL. It dialoochfinster Generaasje ferskynt.
8. Spesifisearje útfier file generaasje opsjes, en klik dan op Generearje. De IP fariaasje files generearje neffens jo spesifikaasjes.
9. Klik Finish. De parameter bewurker foeget de top-nivo .ip ta file nei it aktuele projekt automatysk. As jo ​​frege wurde om de .ip file nei it projekt, klik Project taheakje / fuortsmite Files yn Project te foegjen de file.
10. Nei it generearjen en ynstantiearjen fan jo IP-fariaasje, meitsje passende pin-opdrachten om havens te ferbinen en alle passende RTL-parameters per eksimplaar yn te stellen.

2.2.1. Fronthaul kompresje IP Parameters
Tabel 6. Fronthaul kompresje IP Parameters

Namme	Jildige wearden	Beskriuwing
Data rjochting	TX en RX, allinich TX, allinich RX	Selektearje TX foar kompresje; RX foar dekompresje.
Kompresje metoade	BFP, mu-Law, of BFP en mu-Law	Selektearje blok driuwend-punt, µ-wet, of beide.

Metadata breedte	0 (Metadata-poarten útskeakelje), 32, 64, 96, 128 (bit)	Spesifisearje de bit breedte fan de metadata bus (net-komprimearre gegevens).
Ynskeakelje útwreide IQ breedte	Oan of út	Skeakelje foar stipe IqWidth fan 8-bit oant 16-bit. Útsette foar stipe IqWidth fan 9, 12, 14 en 16-bits.
O-RAN konform	Oan of út	Skeakelje om ORAN IP-mapping te folgjen foar metadata-poarte en befestigje metadata-jildich sinjaal foar elke seksjekop. De IP stipet allinich 128-bit breedte metadata. De IP stipet ien seksje en meardere seksjes per pakket. Metadata is jildich by elke seksje mei metadata jildige bewearing. Skeakelje út sadat de IP metadata brûkt as sinjalen foar passthrough-kanaal sûnder mapping-eask (bygelyks: U-plane numPrb wurdt oannommen 0). De IP stipet metadata-breedtes fan 0 (Metadata-poarten útskeakelje), 32, 64, 96, 128 bits. De IP stipet ien seksje per pakket. Metadata is jildich mar ien kear by de metadata jildich bewearing foar elk pakket.

2.3. Generearre IP File Struktuer
De software fan Intel Quartus Prime Pro Edition genereart de folgjende IP-kearnútfier file struktuer.
Tabel 7. Generearre IP Files

File Namme	Beskriuwing
<dyn_ip>.ip	It Platform Designer-systeem as IP-fariaasje op topnivo file.dyn_ip> is de namme dy't jo jo IP-fariaasje jouwe.
<dyn_ip>.cmp	De VHDL Component Declaration (.cmp) file is in tekst file dat befettet lokale generike en haven definysjes dy't jo brûke kinne yn VHDL design files.
<dyn_ip>.html	In rapport dat befettet ferbining ynformaasje, in ûnthâld kaart mei it adres fan elke slaaf mei respekt foar eltse master dêr't it is ferbûn, en parameter opdrachten.
<dyn_ip>_generation.rpt	IP of Platform Designer generaasje log file. In gearfetting fan de berjochten tidens IP generaasje.
<dyn_ip>.qgsimc	Listt simulaasjeparameters om inkrementele regeneraasje te stypjen.
<dyn_ip>.qgsynthc	List syntezeparameters om inkrementele regeneraasje te stypjen.
<dyn_ip>.qip	Befettet alle fereaske ynformaasje oer de IP-komponint om de IP-komponint te yntegrearjen en te kompilearjen yn 'e Intel Quartus Prime-software.
<dyn_ip>.sopcinfo	Beskriuwt de ferbinings en IP-komponintparameterisaasjes yn jo Platform Designer-systeem. Jo kinne de ynhâld analysearje om easken te krijen as jo softwarebestjoerders foar IP-komponinten ûntwikkelje. Downstream ark lykas de Nios® II-arkketen brûke dit file. De .sopcinfo file en it systeem.h file generearre foar de Nios II ark keatling befetsje adres map ynformaasje foar eltse slaaf relatyf oan eltse master dy't tagong ta de slaaf. Ferskillende masters kinne in oare adreskaart hawwe om tagong te krijen ta in bepaalde slave-komponint.
<dyn_ip>.csv	Befettet ynformaasje oer de upgradestatus fan 'e IP-komponint.
<dyn_ip>.bsf	In bloksymboal File (.bsf) fertsjintwurdiging fan de IP fariaasje foar gebrûk yn Intel Quartus Prime Block Diagram Files (.bdf).
<dyn_ip>.spd	Fereaske ynfier file foar ip-make-simscript om simulaasjeskripts te generearjen foar stipe simulators. De .spd file befettet in list fan files oanmakke foar simulaasje, tegearre mei ynformaasje oer oantinkens dy't jo kinne inisjalisearje.

<dyn_ip>.ppf	De Pin Planner File (.ppf) bewarret de haven- en knooppuntopdrachten foar IP-komponinten makke foar gebrûk mei de Pin Planner.
<dyn_ip>_bb.v	Jo kinne de Verilog black-box (_bb.v) brûke file as in lege module ferklearring foar gebrûk as in swarte doaze.
<dyn_ip>_inst.v or _inst.vhd	HDL eksample instantiation template. Jo kinne de ynhâld hjirfan kopiearje en plakke file yn jo HDL file om de IP-fariaasje te instantiearjen.
<dyn_ip>.v ofdyn_ip>.vhd	HDL files dy't instantiate eltse submodule of bern IP kearn foar synteze of simulaasje.
mentor/	Befettet in ModelSim*-skript msim_setup.tcl om in simulaasje yn te stellen en út te fieren.
synopsys/vcs/ synopsys/vcsmx/	Befettet in shell skript vcs_setup.sh om in VCS * simulaasje op te setten en út te fieren. Befettet in shell skript vcsmx_setup.sh en synopsys_ sim.setup file om in VCS MX * simulaasje op te setten en út te fieren.
kadens/	Befettet in shell skript ncsim_setup.sh en oare opset files om in NCSIM*-simulaasje yn te stellen en út te fieren.
aldec/	Befettet in shell-skript rivierapro_setup.sh om in Aldec * -simulaasje yn te stellen en út te fieren.
xcelium/	Befettet in shell skript xcelium_setup.sh en oare opset files om in Xcelium*-simulaasje yn te stellen en út te fieren.
submodules/	Befettet HDL files foar de IP kearn submodules.
<bern IP kearnen>/	Foar elke generearre bern IP-kearnmap genereart Platformûntwerper synth / en sim / submappen.

Fronthaul kompresje IP Funksjonele beskriuwing

Figure 4. De Fronthaul Compression IP omfettet kompresje en dekompresje. Fronthaul-kompresje IP-blokdiagram

Kompresje en dekompresje
In preprocessing blok-basearre bit shift blok genereart de optimale bit-shifts foar in boarne blok fan 12 boarne eleminten (REs). It blok ferminderet it kwantisaasjelûd, foaral foar leech-amplitude samples. Dêrtroch ferleget it de flatervektorgrutte (EVM) dy't kompresje yntroduseart. It kompresje-algoritme is hast ûnôfhinklik fan 'e machtwearde. Oannommen dat de komplekse ynfier samples is x = x1 + jxQ, de maksimale absolute wearde fan 'e echte en tinkbyldige komponinten foar it boarneblok is:
Mei de maksimale absolute wearde foar it boarneblok, bepaalt de folgjende fergeliking de lofterskiftwearde dy't oan dat boarneblok is tawiisd:Wêr't bitWidth de ynfierbitbreedte is.
De IP stipet kompresjeferhâldingen fan 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law kompresje en dekompresje
It algoritme brûkt Mu-law companding technyk, dy't spraak kompresje in soad brûkt. Dizze technyk giet de ynfier net-komprimearre sinjaal, x, troch in compressor mei funksje, f (x), foar ôfrûning en bit-truncation. De technyk stjoert komprimearre gegevens, y, oer de ynterface. De ûntfongen gegevens giet troch in útwreidzjen funksje (dat is de omkearde fan 'e compressor, F-1 (y). De technyk reprodusearret de net-komprimearre gegevens mei minimale kwantisaasje flater.
Fergeliking 1. Compressor en decompressor funksjes
It Mu-law IQ-kompresjealgoritme folget de O-RAN-spesifikaasje.
Related Information
O-RAN website
3.1. Fronthaul kompresje IP sinjalen
Ferbine en kontrolearje de IP.
Klok en weromsette ynterface-sinjalen =
tabel 8. Klok en weromsette ynterface sinjalen

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing
tx_clk	1	Ynfier	Sender klok. De klokfrekwinsje is 390.625 MHz foar 25 Gbps en 156.25 MHz foar 10 Gbps. Alle sinjalen foar stjoerderynterface binne syngroan mei dizze klok.
rx_clk	1	Ynfier	Untfanger klok. De klokfrekwinsje is 390.625 MHz foar 25 Gbps en 156.25 MHz foar 10 Gbps. Alle sinjalen foar ûntfanger-ynterface binne syngroan mei dizze klok.
csr_clk	1	Ynfier	Klok foar CSR ynterface. De klokfrekwinsje is 100 MHz.

tx_rst_n	1	Ynfier	Aktive lege reset foar stjoerderynterface syngroan foar tx_clk.
rx_rst_n	1	Ynfier	Aktive lege reset foar ûntfanger ynterface syngroane foar rx_clk.
csr_rst_n	1	Ynfier	Aktive lege reset foar CSR ynterface syngroane nei csr_clk.

Transmit Transport Interface Signals
Tabel 9. Transmit Transport Interface Signals
Alle sinjaal typen binne unsigned integer.

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing
tx_avst_source_valid	1	Utfier	As beweard, jout oan dat jildige gegevens beskikber binne op avst_source_data.
tx_avst_source_data	64	Utfier	PRB-fjilden ynklusyf udCompParam, iSample en qsample. Folgjende seksje PRB fjilden wurde gearfoege oan foarige seksje PRB fjild.
tx_avst_source_startofpacket	1	Utfier	Jout earste byte fan in frame oan.
tx_avst_source_endofpacket	1	Utfier	Jout lêste byte fan in frame oan.
tx_avst_source_ready	1	Ynfier	As beweard, jout oan dat it ferfier laach is klear om te akseptearjen gegevens. readyLatency = 0 foar dizze ynterface.
tx_avst_source_empty	3	Utfier	Spesifisearret it oantal lege bytes op avst_source_data as avst_source_endofpacket wurdt beweard.
tx_udcomphdr_o	8	Utfier	Meidogger gegevens kompresje header fjild. Syngroan mei tx_avst_source_valid. Beskiedt de kompresjemetoade en IQ-bitbreedte foar de brûker gegevens yn in gegevens seksje. • [7:4] : udIqWidth • 16 foar udIqWidth=0, oars is lyk oan udIqWidth bv.: - 0000b betsjut dat I en Q elk 16 bits breed binne; - 0001b betsjut dat I en Q elk 1 bit breed binne; - 1111b betsjut dat I en Q elk 15 bits breed binne • [3:0] : udCompMeth - 0000b - gjin kompresje - 0001b - blok-driuwend punt - 0011b - µ-wet - oaren - reservearre foar takomstige metoaden.
tx_metadata_o	METADATA_WIDTH	Utfier	Conduit sinjalen passthrough en wurde net komprimearre. Syngroan mei tx_avst_source_valid. Ynstelbere bitbreedte METADATA_WIDTH. As jo ​​oansette O-RAN konform, ferwize nei Tabel 13 op side 17. As jo ​​útsette O-RAN konform, Dit sinjaal is allinnich jildich as tx_avst_source_startofpacket is 1. tx_metadata_o hat gjin jildich sinjaal en brûkt tx_avst_source_valid foar in oanjaan jildich syklus. Net beskikber as jo selektearje 0 Metadata-poarten útskeakelje foar Metadata breedte.

Untfang Transport Interface Signals
tabel 10. Untfang Transport Interface Signals
Gjin efterdruk op dizze ynterface. Avalon streaming lege sinjaal is net nedich yn dizze ynterface omdat it is altyd nul.

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing
rx_avst_sink_valid	1	Ynfier	Wannear't beweard, jout jildich gegevens is beskikber op avst_sink_data. Gjin avst_sink_ready sinjaal op dizze ynterface.
rx_avst_sink_data	64	Ynfier	PRB-fjilden ynklusyf udCompParam, iSample en qsample. Folgjende seksje PRB fjilden wurde gearfoege oan foarige seksje PRB fjild.
rx_avst_sink_startofpacket	1	Ynfier	Jout earste byte fan in frame oan.
rx_avst_sink_endofpacket	1	Ynfier	Jout lêste byte fan in frame oan.
rx_avst_sink_error	1	Ynfier	As beweard yn deselde syklus as avst_sink_endofpacket, jout oan dat it aktuele pakket in flaterpakket is
rx_udcomphdr_i	8	Ynfier	Meidogger gegevens kompresje header fjild. Syngroan mei rx_metadata_valid_i. Beskiedt de kompresjemetoade en IQ-bitbreedte foar de brûkersgegevens yn in gegevensseksje. • [7:4] : udIqWidth • 16 foar udIqWidth=0, oars is lyk oan udIqWidth. bgl - 0000b betsjut dat I en Q elk 16 bits breed binne; - 0001b betsjut dat I en Q elk 1 bit breed binne; - 1111b betsjut dat I en Q elk 15 bits breed binne • [3:0] : udCompMeth - 0000b - gjin kompresje - 0001b - blok driuwend punt - 0011b - µ-wet - oaren - reservearre foar takomstige metoaden.
rx_metadata_i	METADATA_WIDTH	Ynfier	Net-komprimearre kanaal sinjalen passthrough. rx_metadata_i sinjalen binne jildich as rx_metadata_valid_i wurdt asserted, syngroane mei rx_avst_sink_valid. Ynstelbere bitbreedte METADATA_WIDTH. As jo ​​oansette O-RAN konform, ferwize nei Tafel 15 op side 18. As jo ​​útsette O-RAN konform, dit rx_metadata_i-sinjaal is allinnich jildich as sawol rx_metadata_valid_i as rx_avst_sink_startofpacket lyk oan 1. Net beskikber as jo selektearje 0 Metadata-poarten útskeakelje foar Metadata breedte.
rx_metadata_valid_i	1	Ynfier	Jout oan dat de kopteksten (rx_udcomphdr_i en rx_metadata_i) jildich binne. Syngroan mei rx_avst_sink_valid. Ferplichte sinjaal. Foar O-RAN efterkompatibiliteit, befestigje rx_metadata_valid_i as de IP jildige mienskiplike header IE's en werhelle seksje IE's hat. Op it jaan fan nije seksje fysike boarne blok (PRB) fjilden yn rx_avst_sink_data, jouwe nije seksje IEs yn rx_metadata_i input tegearre mei rx_metadata_valid_i.

Transmit Application Interface Signals
tabel 11. Transmit Application Interface Signals

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing
tx_avst_sink_valid	1	Ynfier	As beweard, jout oan dat jildige PRB-fjilden beskikber binne yn dizze ynterface. As jo ​​wurkje yn streaming modus, soargje derfoar dat gjin jildich sinjaal deassertion tusken begjin fan pakket en ein fan pakket De ienige útsûndering is as it klear sinjaal deasserted.
tx_avst_sink_data	128	Ynfier	Gegevens fan tapassing laach yn netwurk byte folchoarder.
tx_avst_sink_startofpacket	1	Ynfier	Jou de earste PRB-byte fan in pakket oan
tx_avst_sink_endofpacket	1	Ynfier	Jou de lêste PRB-byte fan in pakket oan
tx_avst_sink_ready	1	Utfier	As beweard, jout oan dat de O-RAN IP ree is om gegevens te akseptearjen fan 'e applikaasje-ynterface. readyLatency = 0 foar dizze ynterface
tx_udcomphdr_i	8	Ynfier	Meidogger gegevens kompresje header fjild. Syngroan mei tx_avst_sink_valid. Beskiedt de kompresjemetoade en IQ-bitbreedte foar de brûkersgegevens yn in gegevensseksje. • [7:4] : udIqWidth • 16 foar udIqWidth=0, oars is lyk oan udIqWidth. bgl - 0000b betsjut dat I en Q elk 16 bits breed binne; - 0001b betsjut dat I en Q elk 1 bit breed binne; - 1111b betsjut dat I en Q elk 15 bits breed binne • [3:0] : udCompMeth - 0000b - gjin kompresje - 0001b - blok-driuwend punt - 0011b - µ-wet - oaren - reservearre foar takomstige metoaden.
tx_metadata_i	METADATA_WIDTH	Ynfier	Conduit sinjalen passthrough en wurde net komprimearre. Syngroan mei tx_avst_sink_valid. Ynstelbere bitbreedte METADATA_WIDTH. As jo ​​oansette O-RAN konform, ferwize nei Tafel 13 op side 17. As jo ​​útsette O-RAN konform, dit sinjaal is allinich jildich as tx_avst_sink_startofpacket gelyk is oan 1. tx_metadata_i hat gjin jildich sinjaal en brûkt tx_avst_sink_valid om jildige syklus oan te jaan. Net beskikber as jo selektearje 0 Metadata-poarten útskeakelje foar Metadata breedte.

Untfang applikaasje ynterface sinjalen
tabel 12. Untfang applikaasje ynterface sinjalen

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing
rx_avst_source_valid	1	Utfier	As beweard, jout oan dat jildige PRB-fjilden beskikber binne yn dizze ynterface. Gjin avst_source_ready sinjaal op dizze ynterface.
rx_avst_source_data	128	Utfier	Gegevens nei applikaasje laach yn netwurk byte folchoarder.
rx_avst_source_startofpacket	1	Utfier	Jout de earste PRB-byte fan in pakket oan
rx_avst_source_endofpacket	1	Utfier	Jout de lêste PRB-byte fan in pakket oan
rx_avst_source_error	1	Utfier	Jout oan dat de pakketten flater befetsje
rx_udcomphdr_o	8	Utfier	Meidogger gegevens kompresje header fjild. Syngroan mei rx_avst_source_valid. Beskiedt de kompresjemetoade en IQ-bitbreedte foar de brûkersgegevens yn in gegevensseksje. • [7:4] : udIqWidth • 16 foar udIqWidth=0, oars is lyk oan udIqWidth. bgl - 0000b betsjut dat I en Q elk 16 bits breed binne; - 0001b betsjut dat I en Q elk 1 bit breed binne; - 1111b betsjut dat I en Q elk 15 bits breed binne • [3:0] : udCompMeth - 0000b - gjin kompresje - 0001b - blok driuwend punt (BFP) - 0011b - µ-wet - oaren - reservearre foar takomstige metoaden.
rx_metadata_o	METADATA_WIDTH	Utfier	Net-komprimearre kanaal sinjalen passthrough. rx_metadata_o sinjalen binne jildich as rx_metadata_valid_o wurdt asserted, syngroane mei rx_avst_source_valid. Ynstelbere bitbreedte METADATA_WIDTH. As jo ​​oansette O-RAN konform, ferwize nei Tabel 14 op side 18. As jo ​​útsette O-RAN konform, rx_metadata_o is allinich jildich as rx_metadata_valid_o gelyk is oan 1. Net beskikber as jo selektearje 0 Metadata-poarten útskeakelje foar Metadata breedte.
rx_metadata_valid_o	1	Utfier	Jout oan dat de kopteksten (rx_udcomphdr_o en rx_metadata_o) binne jildich. rx_metadata_valid_o wurdt beweard as rx_metadata_o jildich is, syngroan mei rx_avst_source_valid.

Metadata-mapping foar O-RAN efterkompatibiliteit
tabel 13. tx_metadata_i 128-bit ynfier

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing	Metadata Mapping
Reservearre	16	Ynfier	Reservearre.	tx_metadata_i[127:112]
tx_u_size	16	Ynfier	U-plane pakketgrutte yn bytes foar streaming modus.	tx_metadata_i[111:96]
tx_u_seq_id	16	Ynfier	SeqID fan it pakket, dat wurdt ekstrahearre út eCPRI transport header.	tx_metadata_i[95:80]
tx_u_pc_id	16	Ynfier	PCID foar eCPRI ferfier en RoEflowId foar radio oer ethernet (RoE) ferfier.	tx_metadata_i[79:64]
Reservearre	4	Ynfier	Reservearre.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Ynfier	gNB gegevens rjochting. Weardeberik: {0b=Rx (ie upload), 1b=Tx (ie download)}	tx_metadata_i[59]
tx_u_filterIndex	4	Ynfier	Definieart in yndeks foar it kanaalfilter dat brûkt wurde tusken IQ-gegevens en loftynterface. Weardeberik: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Ynfier	In teller foar 10 ms frames (wrapping perioade 2.56 sekonden), spesifyk frameId = frame number modulo 256. Weardeberik: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Ynfier	In teller foar 1 ms subframes binnen 10 ms frame. Weardeberik: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Ynfier	Dizze parameter is it slot nûmer binnen in 1 ms subframe. Alle slots yn ien subframe wurde teld troch dizze parameter. Weardeberik: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reservearre}	tx_metadata_i[42:37]
tx_u_symbolid	6	Ynfier	Identifisearret in symboal nûmer binnen in slot . Weardeberik: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Ynfier	De sectionID mapt U-plane gegevens seksjes oan it korrespondearjende C-plane berjocht (en Seksje Type) ferbûn mei de gegevens. Weardeberik: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Ynfier	Resource block indicator. Jou oan as elk boarneblok wurdt brûkt of elk oar boarneblok wurdt brûkt. Weardeberik: {0b=elk brûkte boarneblok; 1b=elk oare boarne blok brûkt}	tx_metadata_i[18]
tx_u_startPrb	10	Ynfier	De start PRB fan in brûker fleanmasine gegevens seksje. Weardeberik: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Ynfier	Definiearje de PRB's wêr't de seksje fan gegevens foar brûkersplannen jildich is.	tx_metadata_i[7:0]

			Weardeberik: {0000 0001b-1111 1111b, 0000 0000b = alle PRB's yn de oantsjutte subcarrier spacing (SCS) en carrier bânbreedte }
tx_u_udCompHdr	8	Ynfier	Definiearje de kompresjemetoade en IQ-bitbreedte fan 'e brûkersgegevens yn in gegevensseksje. Weardeberik: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

Tabel 14. rx_metadata_valid_i/o

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing	Metadata Mapping
rx_sec_hdr_valid	1	Utfier	As rx_sec_hdr_valid 1 is, binne de gegevensfjilden fan 'e U-plane seksje jildich. Common header IE's binne jildich as rx_sec_hdr_valid wurdt beweard, syngroan mei avst_sink_u_startofpacket en avst_sink_u_valid. Werhelle seksje IE's binne jildich as rx_sec_hdr_valid wurdt beweard, syngroan mei avst_sink_u_valid. Op it jaan fan nije seksje PRB fjilden yn avst_sink_u_data, jouwe nije seksje IEs mei rx_sec_hdr_valid asserted.	rx_metadata_valid_o

tabel 15. rx_metadata_o 128-bit útfier

Sinjaal Namme	Bitwidth	Rjochting	Beskriuwing	Metadata Mapping
Reservearre	32	Utfier	Reservearre.	rx_metadata_o[127:96]
rx_u_seq_id	16	Utfier	SeqID fan it pakket, dat wurdt ekstrahearre út eCPRI transport header.	rx_metadata_o[95:80]
rx_u_pc_id	16	Utfier	PCID foar eCPRI-ferfier en RoEflowId foar RoE-ferfier	rx_metadata_o[79:64]
reservearre	4	Utfier	Reservearre.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Utfier	gNB gegevens rjochting. Weardeberik: {0b=Rx (ie upload), 1b=Tx (ie download)}	rx_metadata_o[59]
rx_u_filterIndex	4	Utfier	Definieart in yndeks foar it kanaalfilter om te brûken tusken IQ-gegevens en loftynterface. Weardeberik: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Utfier	In teller foar 10 ms frames (wrapping perioade 2.56 sekonden), spesifyk frameId = frame number modulo 256. Wearde berik: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Utfier	In teller foar 1ms subframes binnen 10 ms frame. Weardeberik: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Utfier	It slot nûmer binnen in 1ms subframe. Alle slots yn ien subframe wurde teld troch dizze parameter. Weardeberik: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reservearre}	rx_metadata_o[42:37]
rx_u_symbolid	6	Utfier	Identifisearret in symboal nûmer binnen in slot . Weardeberik: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Utfier	De sectionID mapt U-plane gegevens seksjes oan it korrespondearjende C-plane berjocht (en Seksje Type) ferbûn mei de gegevens. Weardeberik: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Utfier	Resource block indicator. Jout oan as elk boarneblok wurdt brûkt of elke oare boarne wurdt brûkt. Weardeberik: {0b=elk brûkte boarneblok; 1b=elk oare boarne blok brûkt}	rx_metadata_o[18]
rx_u_startPrb	10	Utfier	De start PRB fan in brûker fleanmasine gegevens seksje. Weardeberik: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Utfier	Definieart de PRB's wêr't de seksje fan gegevens foar brûkersplannen jildich is. Weardeberik: {0000 0001b-1111 1111b, 0000 0000b = alle PRB's yn de oantsjutte SCS en dragerbânbreedte }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Utfier	Beskiedt de kompresjemetoade en IQ-bitbreedte fan 'e brûkersgegevens yn in gegevensseksje. Weardeberik: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

CSR Interface Sinjalen
tabel 16. CSR Interface Signals

Sinjaal Namme	Bit Breedte	Rjochting	Beskriuwing
csr_adres	16	Ynfier	Konfiguraasje register adres.
csr_skriuwe	1	Ynfier	Konfiguraasje register skriuw ynskeakelje.
csr_writedata	32	Ynfier	Konfiguraasje register skriuwgegevens.
csr_readdata	32	Utfier	Konfiguraasje register lêzen gegevens.
csr_read	1	Ynfier	Konfiguraasje register lêzen ynskeakelje.
csr_readdatavalid	1	Utfier	Konfiguraasje register lêzen gegevens jildich.
csr_waitrequest	1	Utfier	Konfiguraasje register wachtsje fersyk.

Fronthaul kompresje IP Registers

Kontrolearje en kontrolearje fronthaul-kompresjefunksjonaliteit fia de kontrôle- en statusynterface.
tabel 17. Register Map

CSR_ADDRESS (wurdoffset)	Registrearje Namme
0x0	compression_mode
0x1	tx_error
0x2	rx_error

tabel 18. compression_mode Register

Bit Breedte	Beskriuwing	Tagong	HW weromsette wearde
31:9	Reservearre	RO	0x0
8:8	Funksjonele modus: • 1'b0 is statyske kompresje modus • 1'b1 is dynamyske kompresje modus	RW	0x0
7:0	Statyske kompresjekoptekst foar brûkersgegevens: • 7:4 is udIqWidth - 4'b0000 is 16 bits - 4'b1111 is 15 bits -: - 4'b0001 is 1 bit • 3:0 is udCompMeth - 4'b0000 is gjin kompresje - 4'b0001 is blok driuwend punt - 4'b0011 is µ-wet • Oaren binne reservearre	RW	0x0

Tabel 19. tx Flater Register

Bit Breedte	Beskriuwing	Tagong	HW weromsette wearde
31:2	Reservearre	RO	0x0
1:1	Unjildige IqWidth. De IP stelt Iqwidth yn op 0 (16-bit Iqwidth) as it ûntdekt ûnjildige of net-stipe Iqwidth.	RW1C	0x0
0:0	Unjildige kompresjemetoade. De IP smyt it pakket.	RW1C	0x0

Tabel 20. rx Flater Register

Bit Breedte	Beskriuwing	Tagong	HW weromsette wearde
31:8	Reservearre	RO	0x0
1:1	Unjildige IqWidth. De IP smyt it pakket.	RW1C	0x0
0:0	Unjildige kompresjemetoade. De IP stelt de kompresjemetoade yn op de folgjende standert stipe kompresjemetoade: • Allinnich blokkearre driuwende punt ynskeakele: standert nei blok driuwend punt. • Allinne μ-wet ynskeakele: standert oan μ-wet. • Ynskeakele sawol blok-floating point en μ-wet: standert oan block-floating point.	RW1C	0x0

Fronthaul kompresje Intel FPGA IPs User Guide Archive

Foar de lêste en foarige ferzjes fan dit dokumint, ferwize nei: Fronthaul Compression Intel FPGA IP User Guide. As in IP- of softwareferzje net op 'e list stiet, jildt de brûkersgids foar de foarige IP- of softwareferzje.

Dokumintferzjeskiednis foar de Fronthaul-kompresje Intel FPGA IP-brûkershantlieding

Dokumint Ferzje	Intel Quartus Prime Ferzje	IP Ferzje	Feroarings
2022.08.08	21.4	1.0.1	Korrigearre metadata breedte 0 oan 0 (útskeakelje Metadata havens).
2022.03.22	21.4	1.0.1	• Ferwiksele sinjaalbeskriuwingen: — tx_avst_sink_data en tx_avst_source_data — rx_avst_sink_data en rx_avst_source_data • Added Device Supported Speed ​​Grades tafel • Added Prestaasje en boarnegebrûk
2021.12.07	21.3	1.0.0	Updated bestelkoade.
2021.11.23	21.3	1.0.0	Inisjele release.

Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo en oare Intel-merken binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elk momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten. * Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.

Online Ferzje
Stjoer Feedback
ID: 709301
UG-20346
Ferzje: 2022.08.08
ISO 9001:2015 Registrearre

Dokuminten / Resources

	intel Fronthaul Compression FPGA IP [pdf] Brûkersgids Fronthaul kompresje FPGA IP, Fronthaul, kompresje FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdf] Brûkersgids UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Kompresje FPGA IP, FPGA IP

Referinsjes

• User Manual