Fronthaul Compression FPGA IP
Användarhandbok

Fronthaul Compression FPGA IP

Fronthaul Compression Intel® FPGA IP Användarhandbok
Uppdaterad för Intel® Quartus® Prime
Design Suite: 21.4 IP
Version: 1.0.1

Om Fronthaul Compression Intel® FPGA IP

Fronthaul Compression IP består av komprimering och dekompression för U-plans IQ-data. Kompressionsmotorn beräknar µ-lags- eller blockflyttalskomprimering baserat på användardatakomprimeringshuvud (udCompHdr). Denna IP använder ett Avalon-strömningsgränssnitt för IQ-data, ledningssignaler och för metadata- och sidbandssignaler, och Avalon-minneskartat gränssnitt för kontroll- och statusregister (CSR).
IP mappar komprimerade IQ:er och parametern för användardatakomprimering (udCompParam) enligt sektionens nyttolast ramformat som anges i O-RAN-specifikationen O-RAN Fronthaul Control, User and Synchronization Plane Version 3.0 april 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon streaming sink och källgränssnittsdatabredd är 128 bitar för applikationsgränssnittet och 64 bitar för transportgränssnitt för att stödja maximalt komprimeringsförhållande på 2:1.
Relaterad information
O-RAN webplats
1.1. Fronthaul Compression Intel® FPGA IP-funktioner

• -lag och block flyttalskompression och dekompression
• IQ-bredd 8-bitars till 16-bitars
• Statisk och dynamisk konfiguration av U-plane IQ-format och komprimeringshuvud
• Flersektionspaket (om O-RAN-kompatibelt är på)

1.2. Fronthaul Compression Intel® FPGA IP Device Family Support
Intel erbjuder följande enhetsstödnivåer för Intel FPGA IP:

• Förhandsstöd – IP-adressen är tillgänglig för simulering och kompilering för denna enhetsfamilj. FPGA-programmering file (.pof)-stöd är inte tillgängligt för Quartus Prime Pro Stratix 10 Edition Beta-programvara och som sådan kan IP-timing inte garanteras. Tidsmodeller inkluderar initiala tekniska uppskattningar av förseningar baserat på tidig information efter layout. Tidsmodellerna kan ändras eftersom kiseltestning förbättrar korrelationen mellan det faktiska kiseln och tidsmodellerna. Du kan använda den här IP-kärnan för studier av systemarkitektur och resursutnyttjande, simulering, pinout, systemlatensbedömningar, grundläggande timingbedömningar (pipelinebudgetering) och I/O-överföringsstrategi (datavägsbredd, burstdjup, avvägningar i I/O-standarder ).
• Preliminärt stöd – Intel verifierar IP-kärnan med preliminära timingmodeller för denna enhetsfamilj. IP-kärnan uppfyller alla funktionskrav, men kan fortfarande genomgå tidsanalys för enhetsfamiljen. Du kan använda den i produktionsdesign med försiktighet.
• Slutligt stöd – Intel verifierar IP:n med slutgiltiga timingmodeller för den här enhetsfamiljen. IP:n uppfyller alla funktions- och tidskrav för enhetsfamiljen. Du kan använda den i produktionsdesigner.

Tabell 1. Fronthaul Compression IP Device Family Support

Enhetsfamilj	Stöd
Intel® Agilex™ (E-tile)	Preliminär
Intel Agilex (F-bricka)	Förskott
Intel Arria® 10	Slutlig
Intel Stratix® 10 (endast H- och E-tile-enheter)	Slutlig
Andra enhetsfamiljer	Inget stöd

Tabell 2. Hastighetsgrader som stöds av enheter

Enhetsfamilj	FPGA-tyghastighetsgrad
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Releaseinformation för Fronthaul Compression Intel FPGA IP
Intel FPGA IP-versioner matchar programvaruversionerna av Intel Quartus® Prime Design Suite fram till v19.1. Från och med Intel Quartus Prime Design Suite version 19.2, har Intel FPGA IP ett nytt versionsschema.
Intel FPGA IP-versionsnumret (XYZ) kan ändras med varje Intel Quartus Prime-programvaruversion. En förändring i:

• X indikerar en större revidering av IP. Om du uppdaterar Intel Quartus Prime-programvaran måste du återskapa IP:n.
• Y anger att IP-adressen innehåller nya funktioner. Återskapa din IP för att inkludera dessa nya funktioner.
• Z indikerar att IP-adressen innehåller mindre ändringar. Återskapa din IP för att inkludera dessa ändringar.

Tabell 3. Fronthaul Compression IP Release Information

Punkt	Beskrivning
Version	1.0.1
Releasedatum	februari 2022
Beställningskod	IP-FH-KOMP

1.4. Fronthaul-komprimeringsprestanda och resursanvändning
Resurserna för IP-adressen som riktar sig till en Intel Agilex-enhet, Intel Arria 10-enhet och Intel Stratix 10-enhet
Tabell 4. Fronthaul-kompressionsprestanda och resursanvändning
Alla poster är för komprimerings- och dekompressionsdatariktning IP

Anordning	IP	Allmosa	Logiska register		M20K
			Primär	Sekundär
Intel Agilex	Block flytande punkt	14,969	25,689	6,093	0
	µ-lag	22,704	39,078	7,896	0
	Blockflyttpunkt och µ-lag	23,739	41,447	8,722	0
	Blockflytande punkt, µ-lag och utökad IQ-bredd	23,928	41,438	8,633	0
Intel Arria 10	Block flytande punkt	12,403	16,156	5,228	0
	µ-lag	18,606	23,617	5,886	0
	Blockflyttpunkt och µ-lag	19,538	24,650	6,140	0
	Blockflytande punkt, µ-lag och utökad IQ-bredd	19,675	24,668	6,141	0
Intel Stratix 10	Block flytande punkt	16,852	30,548	7,265	0
	µ-lag	24,528	44,325	8,080	0
	Blockflyttpunkt och µ-lag	25,690	47,357	8,858	0
	Blockflytande punkt, µ-lag och utökad IQ-bredd	25,897	47,289	8,559	0

Komma igång med Fronthaul Compression Intel FPGA IP

Beskriver installation, parametrering, simulering och initialisering av Fronthaul Compression IP.
2.1. Skaffa, installera och licensiera Fronthaul Compression IP
Fronthaul Compression IP är en utökad Intel FPGA IP som inte ingår i Intel Quartus Prime-utgåvan.

1. Skapa ett My Intel-konto om du inte har ett.
2. Logga in för att komma åt Self-Service Licensing Center (SSLC).
3. Köp Fronthaul Compression IP.
4. På SSLC-sidan klickar du på Kör för IP. SSLC tillhandahåller en installationsdialogruta som vägleder din installation av IP:n.
5. Installera på samma plats som Intel Quartus Prime-mappen.

Tabell 5. Installationsplatser för fronthaul kompression

Plats	Programvara	Plattform
:\intelFPGA_pro\\quartus\ip \altera_moln	Intel Quartus Prime Pro Edition	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

Figur 1. Fronthaul Compression IP-installationskatalogstruktur Intel Quartus Prime installationskatalog

Fronthaul Compression Intel FPGA IP visas nu i IP-katalogen.
Relaterad information

• Intel FPGA webplats
  
• Självbetjäningslicenscenter (SSLC)

2.2. Parametrering av Fronthaul Compression IP
Konfigurera snabbt din anpassade IP-variant i IP Parameter Editor.

1. Skapa ett Intel Quartus Prime Pro Edition-projekt där du kan integrera din IP-kärna.
   a. Klicka på i Intel Quartus Prime Pro Edition File New Project Wizard för att skapa ett nytt Intel Quartus Prime-projekt, eller File Öppna projekt för att öppna ett befintligt Quartus Prime-projekt. Guiden uppmanar dig att ange en enhet.
   b. Ange enhetsfamiljen som uppfyller hastighetsklasskraven för IP.
   c. Klicka på Slutför.
2. I IP-katalogen väljer du Fronthaul Compression Intel FPGA IP. Fönstret Ny IP-variation visas.
3. Ange ett toppnivånamn för din nya anpassade IP-variant. Parametereditorn sparar IP-variationsinställningarna i en file som heter .ip.
4. Klicka på OK. Parametereditorn visas.
   Figur 2. Fronthaul Compression IP Parameter Editor
5. Ange parametrarna för din IP-variant. Se Parametrar för information om specifika IP-parametrar.
6. Klicka på Design Example fliken och ange parametrarna för din design, example.
   Figur 3. Design Example Parameter Editor
7. Klicka på Generera HDL. Dialogrutan Generering visas.
8. Ange utgång file generationsalternativ och klicka sedan på Generera. IP-variationen files genererar enligt dina specifikationer.
9. Klicka på Slutför. Parameterredigeraren lägger till toppnivån .ip file till det aktuella projektet automatiskt. Om du uppmanas att manuellt lägga till .ip file till projektet klickar du på Projekt Lägg till/ta bort Files i Project för att lägga till file.
10. Efter att ha genererat och instansierat din IP-variation, gör lämpliga stifttilldelningar för att ansluta portar och ställ in lämpliga RTL-parametrar per instans.

2.2.1. Fronthaul Compression IP-parametrar
Tabell 6. Fronthaul Compression IP-parametrar

Namn	Giltiga värden	Beskrivning
Datariktning	TX och RX, endast TX, endast RX	Välj TX för komprimering; RX för dekompression.
Kompressionsmetod	BFP, mu-Law eller BFP och mu-Law	Välj flyttal för block, µ-lag eller båda.

Metadata bredd	0 (Inaktivera metadataportar), 32, 64, 96, 128 (bitar)	Ange bitbredden för metadatabussen (okomprimerad data).
Aktivera utökad IQ-bredd	På eller av	Slå på för stödd IqWidth på 8-bitars till 16-bitars. Stäng av för stödd IqWidth på 9, 12, 14 och 16-bitar.
O-RAN-kompatibel	På eller av	Slå på för att följa ORAN IP-mappning för metadataport och bekräfta en giltig signal för metadata för varje avsnittshuvud. IP:n stöder endast 128-bitars metadata. IP:n stöder en sektion och flera sektioner per paket. Metadata är giltigt i varje avsnitt med metadata giltigt påstående. Stäng av så att IP:n använder metadata som passthrough-kanalsignaler utan mappningskrav (t.ex.: U-plan numPrb antas 0). IP:n stöder metadatabredder på 0 (Inaktivera metadataportar), 32, 64, 96, 128 bitar. IP:n stöder en sektion per paket. Metadata är endast giltig en gång vid det giltiga påståendet för metadata för varje paket.

2.3. Genererad IP File Strukturera
Programvaran Intel Quartus Prime Pro Edition genererar följande IP-kärnutdata file strukturera.
Tabell 7. Genererad IP Files

File Namn	Beskrivning
<din_ip>.ip	Platform Designer-systemet eller IP-varianten på toppnivå file.din_ip> är namnet som du ger din IP-variant.
<din_ip>.cmp	VHDL-komponentdeklarationen (.cmp) file är en text file som innehåller lokala generiska och portdefinitioner som du kan använda i VHDL-design files.
<din_ip>.html	En rapport som innehåller anslutningsinformation, en minneskarta som visar adressen för varje slav med avseende på varje master som den är ansluten till och parametertilldelningar.
<din_ip>_generation.rpt	IP- eller Plattformsdesignergenereringslogg file. En sammanfattning av meddelanden under IP-generering.
<din_ip>.qgsimc	Listar simuleringsparametrar för att stödja inkrementell regenerering.
<din_ip>.qgsynthc	Listar syntesparametrar för att stödja inkrementell regenerering.
<din_ip>.qip	Innehåller all nödvändig information om IP-komponenten för att integrera och kompilera IP-komponenten i Intel Quartus Prime-programvaran.
<din_ip>.sopcinfo	Beskriver anslutningarna och IP-komponentparametrarna i ditt Platform Designer-system. Du kan analysera dess innehåll för att få krav när du utvecklar mjukvarudrivrutiner för IP-komponenter. Nedströmsverktyg som Nios® II-verktygskedjan använder detta file. .sopcinfo file och systemet.h file som genereras för Nios II-verktygskedjan inkluderar adresskartainformation för varje slav i förhållande till varje master som har åtkomst till slaven. Olika masters kan ha en annan adresskarta för att komma åt en viss slavkomponent.
<din_ip>.csv	Innehåller information om uppgraderingsstatus för IP-komponenten.
<din_ip>.bsf	En blocksymbol File (.bsf) representation av IP-varianten för användning i Intel Quartus Prime Block Diagram Files (.bdf).
<din_ip>.spd	Obligatorisk input file för ip-make-simscript för att generera simuleringsskript för simulatorer som stöds. .spd file innehåller en lista över filegenereras för simulering, tillsammans med information om minnen som du kan initiera.

<din_ip>.ppf	Pin Planner File (.ppf) lagrar port- och nodtilldelningarna för IP-komponenter som skapats för användning med Pin Planner.
<din_ip>_bb.v	Du kan använda Verilog black-box (_bb.v) file som en tom moduldeklaration för användning som en svart låda.
<din_ip>_inst.v eller _inst.vhd	HDL exampen instansieringsmall. Du kan kopiera och klistra in innehållet i detta file till din HDL file för att instansiera IP-variationen.
<din_ip>.v ellerdin_ip>.vhd	HDL files som instansierar varje submodul eller underordnad IP-kärna för syntes eller simulering.
mentor/	Innehåller ett ModelSim*-skript msim_setup.tcl för att ställa in och köra en simulering.
synopsys/vcs/ synopsys/vcsmx/	Innehåller ett skalskript vcs_setup.sh för att ställa in och köra en VCS*-simulering. Innehåller ett skalskript vcsmx_setup.sh och synopsys_ sim.setup file för att ställa in och köra en VCS MX*-simulering.
kadens/	Innehåller ett skalskript ncsim_setup.sh och andra inställningar files för att ställa in och köra en NCSIM*-simulering.
aldec/	Innehåller ett skalskript rivierapro_setup.sh för att ställa in och köra en Aldec*-simulering.
xcelium/	Innehåller ett skalskript xcelium_setup.sh och andra inställningar files för att ställa in och köra en Xcelium*-simulering.
undermoduler/	Innehåller HDL files för IP-kärnundermodulerna.
<barns IP-kärnor>/	För varje genererad underordnad IP-kärnkatalog genererar Platform Designer synth/ och sim/ underkataloger.

Fronthaul Compression IP Funktionsbeskrivning

Figur 4. Fronthaul Compression IP omfattar kompression och dekompression. Fronthaul Compression IP-blockdiagram

Kompression och dekompression
Ett förbearbetningsblockbaserat bitskiftsblock genererar de optimala bitskiftena för ett resursblock med 12 resurselement (RE). Blocket minskar kvantiseringsbruset, speciellt för låg-amplitud samples. Därför minskar den felvektorstorleken (EVM) som komprimering introducerar. Kompressionsalgoritmen är nästan oberoende av effektvärdet. Om man antar den komplexa ingången samples är x = x1 + jxQ, det maximala absoluta värdet för de reella och imaginära komponenterna för resursblocket är:
Med det maximala absoluta värdet för resursblocket bestämmer följande ekvation det vänstra skiftvärdet som tilldelats resursblocket:Där bitWidth är ingångsbitbredden.
IP:n stöder kompressionsförhållanden på 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law kompression och dekompression
Algoritmen använder Mu-law kompande teknik, som talkomprimering använder i stor utsträckning. Denna teknik skickar den okomprimerade insignalen, x, genom en kompressor med funktion, f(x), före avrundning och bit-trunkering. Tekniken skickar komprimerad data, y, över gränssnittet. Den mottagna datan passerar genom en expanderande funktion (som är inversen av kompressorn, F-1(y). Tekniken reproducerar okomprimerad data med minimalt kvantiseringsfel.
Ekvation 1. Kompressor- och dekompressorfunktioner
Mu-law IQ-kompressionsalgoritmen följer O-RAN-specifikationen.
Relaterad information
O-RAN webplats
3.1. Fronthaul Compression IP-signaler
Anslut och kontrollera IP.
Klocka och återställ gränssnittssignaler=
Tabell 8. Klocka och återställa gränssnittssignaler

Signalnamn	Bitbredd	Riktning	Beskrivning
tx_clk	1	Input	Sändarens klocka. Klockfrekvensen är 390.625 MHz för 25 Gbps och 156.25 MHz för 10 Gbps. Alla sändargränssnittssignaler är synkrona med denna klocka.
rx_clk	1	Input	Mottagarens klocka. Klockfrekvensen är 390.625 MHz för 25 Gbps och 156.25 MHz för 10 Gbps. Alla mottagargränssnittssignaler är synkrona med denna klocka.
csr_clk	1	Input	Klocka för CSR-gränssnitt. Klockfrekvensen är 100 MHz.

tx_rst_n	1	Input	Aktiv låg återställning för sändargränssnitt synkront med tx_clk.
rx_rst_n	1	Input	Aktiv låg återställning för mottagargränssnitt synkront med rx_clk.
csr_rst_n	1	Input	Aktiv lågåterställning för CSR-gränssnitt synkront med csr_clk.

Överför signaler för transportgränssnitt
Tabell 9. Transmit Transport Interface Signals
Alla signaltyper är heltal utan tecken.

Signalnamn	Bitbredd	Riktning	Beskrivning
tx_avst_source_valid	1	Produktion	När det hävdas, indikerar det att giltig data är tillgänglig på avst_source_data.
tx_avst_source_data	64	Produktion	PRB-fält inklusive udCompParam, iSample och qSample. Nästa avsnitt PRB-fält är sammanlänkade med föregående avsnitt PRB-fält.
tx_avst_source_startofpacket	1	Produktion	Indikerar första byte i en ram.
tx_avst_source_endofpacket	1	Produktion	Indikerar sista byte i en ram.
tx_avst_source_ready	1	Input	När det hävdas indikerar det att transportlagret är redo att acceptera data. readyLatency = 0 för detta gränssnitt.
tx_avst_source_empty	3	Produktion	Anger antalet tomma byte på avst_source_data när avst_source_endofpacket hävdas.
tx_udcomphdr_o	8	Produktion	Rubrikfält för komprimering av användardata. Synkron med tx_avst_source_valid. Definierar komprimeringsmetoden och IQ-bitbredden för användardata i en datasektion. • [7:4] : udIqWidth • 16 för udIqWidth=0, annars lika med udIqWidth, t.ex.: — 0000b betyder att I och Q är vardera 16 bitar breda; — 0001b betyder att I och Q är vardera 1 bit breda; — 1111b betyder att I och Q är vardera 15 bitar breda • [3:0] : udCompMeth — 0000b – ingen kompression — 0001b – flytande punkt — 0011b – µ-lag — andra – reserverade för framtida metoder.
tx_metadata_o	METADATA_WIDTH	Produktion	Kanalsignaler passerar igenom och komprimeras inte. Synkron med tx_avst_source_valid. Konfigurerbar bitbredd METADATA_WIDTH. När du slår på O-RAN-kompatibel, se Tabell 13 på sidan 17. När du stänger av O-RAN-kompatibel, denna signal är endast giltig när tx_avst_source_startofpacket är 1. tx_metadata_o har inte en giltig signal och använder tx_avst_source_valid för att indikera giltig cykel. Ej tillgängligt när du väljer 0 Inaktivera metadataportar för Metadata bredd.

Ta emot signaler för transportgränssnitt
Tabell 10. Ta emot transportgränssnittssignaler
Inget mottryck vid detta gränssnitt. Avalon strömmande tom signal är inte nödvändigt i detta gränssnitt eftersom det alltid är noll.

Signalnamn	Bitbredd	Riktning	Beskrivning
rx_avst_sink_valid	1	Input	När det hävdas indikerar det att giltig data finns tillgänglig på avst_sink_data. Ingen avst_sink_ready-signal vid detta gränssnitt.
rx_avst_sink_data	64	Input	PRB-fält inklusive udCompParam, iSample och qSample. Nästa avsnitt PRB-fält är sammanlänkade med föregående avsnitt PRB-fält.
rx_avst_sink_startofpacket	1	Input	Indikerar första byte i en ram.
rx_avst_sink_endofpacket	1	Input	Indikerar sista byte i en ram.
rx_avst_sink_error	1	Input	När det hävdas i samma cykel som avst_sink_endofpacket, indikerar det att det aktuella paketet är ett felpaket
rx_udcomphdr_i	8	Input	Rubrikfält för komprimering av användardata. Synkron med rx_metadata_valid_i. Definierar komprimeringsmetoden och IQ-bitbredden för användardata i en datasektion. • [7:4] : udIqWidth • 16 för udIqWidth=0, annars lika med udIqWidth. t.ex — 0000b betyder att I och Q är vardera 16 bitar breda; — 0001b betyder att I och Q är vardera 1 bit breda; — 1111b betyder att I och Q är vardera 15 bitar breda • [3:0] : udCompMeth — 0000b – ingen kompression — 0001b – flyttal av block — 0011b – µ-lag — andra – reserverade för framtida metoder.
rx_metadata_i	METADATA_WIDTH	Input	Okomprimerade ledningssignaler passerar igenom. rx_metadata_i-signaler är giltiga när rx_metadata_valid_i hävdas, synkront med rx_avst_sink_valid. Konfigurerbar bitbredd METADATA_WIDTH. När du slår på O-RAN-kompatibel, se Tabell 15 på sidan 18. När du stänger av O-RAN-kompatibel, denna rx_metadata_i-signal är endast giltig när både rx_metadata_valid_i och rx_avst_sink_startofpacket är lika med 1. Ej tillgängligt när du väljer 0 Inaktivera metadataportar för Metadata bredd.
rx_metadata_valid_i	1	Input	Indikerar att rubrikerna (rx_udcomphdr_i och rx_metadata_i) är giltiga. Synkron med rx_avst_sink_valid. Obligatorisk signal. För O-RAN bakåtkompatibilitet, hävda rx_metadata_valid_i om IP:n har giltiga gemensamma huvud-IE:er och upprepade sektions-IE:er. När du tillhandahåller nya sektionsfysiska resursblock-fält (PRB) i rx_avst_sink_data, tillhandahåll nya sektions-IE:er i rx_metadata_i-indata tillsammans med rx_metadata_valid_i.

Överför applikationsgränssnittssignaler
Tabell 11. Överför applikationsgränssnittssignaler

Signalnamn	Bitbredd	Riktning	Beskrivning
tx_avst_sink_valid	1	Input	När det hävdas, indikerar det att giltiga PRB-fält är tillgängliga i detta gränssnitt. När du arbetar i streaming-läge, se till att ingen giltig signalavhävning mellan paketets början och paketets slut Det enda undantaget är när klarsignalen avhävdes.
tx_avst_sink_data	128	Input	Data från applikationslagret i nätverksbyteordning.
tx_avst_sink_startofpacket	1	Input	Ange den första PRB-byten i ett paket
tx_avst_sink_endofpacket	1	Input	Ange den sista PRB-byten i ett paket
tx_avst_sink_ready	1	Produktion	När det hävdas, indikerar O-RAN IP:en redo att acceptera data från applikationsgränssnittet. readyLatency = 0 för detta gränssnitt
tx_udcomphdr_i	8	Input	Rubrikfält för komprimering av användardata. Synkron med tx_avst_sink_valid. Definierar komprimeringsmetoden och IQ-bitbredden för användardata i en datasektion. • [7:4] : udIqWidth • 16 för udIqWidth=0, annars lika med udIqWidth. t.ex — 0000b betyder att I och Q är vardera 16 bitar breda; — 0001b betyder att I och Q är vardera 1 bit breda; — 1111b betyder att I och Q är vardera 15 bitar breda • [3:0] : udCompMeth — 0000b – ingen kompression — 0001b – flytande punkt — 0011b – µ-lag — andra – reserverade för framtida metoder.
tx_metadata_i	METADATA_WIDTH	Input	Kanalsignaler passerar igenom och komprimeras inte. Synkron med tx_avst_sink_valid. Konfigurerbar bitbredd METADATA_WIDTH. När du slår på O-RAN-kompatibel, se Tabell 13 på sidan 17. När du stänger av O-RAN-kompatibel, denna signal är endast giltig när tx_avst_sink_startofpacket är lika med 1. tx_metadata_i har inte giltig signal och användningsområden tx_avst_sink_valid för att indikera giltig cykel. Ej tillgängligt när du väljer 0 Inaktivera metadataportar för Metadata bredd.

Ta emot applikationsgränssnittssignaler
Tabell 12. Ta emot applikationsgränssnittssignaler

Signalnamn	Bitbredd	Riktning	Beskrivning
rx_avst_source_valid	1	Produktion	När det hävdas, indikerar det att giltiga PRB-fält är tillgängliga i detta gränssnitt. Ingen avst_source_ready-signal vid detta gränssnitt.
rx_avst_source_data	128	Produktion	Data till applikationslager i nätverksbyteordning.
rx_avst_source_startofpacket	1	Produktion	Indikerar den första PRB-byten i ett paket
rx_avst_source_endofpacket	1	Produktion	Indikerar den sista PRB-byten i ett paket
rx_avst_source_error	1	Produktion	Indikerar att paketen innehåller fel
rx_udcomphdr_o	8	Produktion	Rubrikfält för komprimering av användardata. Synkron med rx_avst_source_valid. Definierar komprimeringsmetoden och IQ-bitbredden för användardata i en datasektion. • [7:4] : udIqWidth • 16 för udIqWidth=0, annars lika med udIqWidth. t.ex — 0000b betyder att I och Q är vardera 16 bitar breda; — 0001b betyder att I och Q är vardera 1 bit breda; — 1111b betyder att I och Q är vardera 15 bitar breda • [3:0] : udCompMeth — 0000b – ingen kompression — 0001b – flyttal med block (BFP) — 0011b – µ-lag — andra – reserverade för framtida metoder.
rx_metadata_o	METADATA_WIDTH	Produktion	Okomprimerade ledningssignaler passerar igenom. rx_metadata_o-signaler är giltiga när rx_metadata_valid_o hävdas, synkront med rx_avst_source_valid. Konfigurerbar bitbredd METADATA_WIDTH. När du slår på O-RAN-kompatibel, se Tabell 14 på sidan 18. När du stänger av O-RAN-kompatibel, rx_metadata_o är bara giltigt när rx_metadata_valid_o är lika med 1. Ej tillgängligt när du väljer 0 Inaktivera metadataportar för Metadata bredd.
rx_metadata_valid_o	1	Produktion	Indikerar att rubrikerna (rx_udcomphdr_o och rx_metadata_o) är giltiga. rx_metadata_valid_o hävdas när rx_metadata_o är giltigt, synkront med rx_avst_source_valid.

Metadatamappning för O-RAN bakåtkompatibilitet
Tabell 13. tx_metadata_i 128-bitars ingång

Signalnamn	Bitbredd	Riktning	Beskrivning	Kartläggning av metadata
Reserverad	16	Input	Reserverad.	tx_metadata_i[127:112]
tx_u_size	16	Input	U-planets paketstorlek i byte för streamingläge.	tx_metadata_i[111:96]
tx_u_seq_id	16	Input	SeqID för paketet, som extraheras från eCPRI-transporthuvudet.	tx_metadata_i[95:80]
tx_u_pc_id	16	Input	PCID för eCPRI-transport och RoEflowId för radio över ethernet (RoE) transport.	tx_metadata_i[79:64]
Reserverad	4	Input	Reserverad.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Input	gNB-datariktning. Värdeintervall: {0b=Rx (dvs. uppladdning), 1b=Tx (dvs. nedladdning)}	tx_metadata_i[59]
tx_u_filterIndex	4	Input	Definierar ett index till kanalfiltret som ska användas mellan IQ-data och luftgränssnitt. Värdeintervall: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Input	En räknare för 10 ms frames (omslutningsperiod 2.56 sekunder), specifikt frameId= frame number modulo 256. Värdeintervall: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Input	En räknare för 1 ms underramar inom 10 ms ram. Värdeintervall: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Input	Denna parameter är platsnumret inom en underram på 1 ms. Alla luckor i en delram räknas av denna parameter. Värdeintervall: {00 0000b-00 1111b=plats-ID, 01 0000b-11 1111b=Reserverad}	tx_metadata_i[42:37]
tx_u_symbolid	6	Input	Identifierar ett symbolnummer i en fack. Värdeintervall: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Input	Sektions-ID mappar U-plansdatasektioner till motsvarande C-plansmeddelande (och Sektionstyp) som är associerade med data. Värdeintervall: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Input	Resursblockindikator. Ange om varje resursblock används eller vartannat resursblock används. Värdeintervall: {0b=varje resursblock som används; 1b=vartannat resursblock som används}	tx_metadata_i[18]
tx_u_startPrb	10	Input	Start-PRB för en användarplansdatasektion. Värdeintervall: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Input	Definiera PRB:erna där användarplanets datasektion är giltig.	tx_metadata_i[7:0]

			Värdeintervall: {0000 0001b-1111 1111b, 0000 0000b = alla PRB:er i det specificerade underbärvågsavståndet (SCS) och bärvågsbandbredden }
tx_u_udCompHdr	8	Input	Definiera komprimeringsmetoden och IQ-bitbredden för användardata i en datasektion. Värdeintervall: {0000 0000b-1111 1111b}	N/A (tx_udcomphdr_i)

Tabell 14. rx_metadata_valid_i/o

Signalnamn	Bitbredd	Riktning	Beskrivning	Kartläggning av metadata
rx_sec_hdr_valid	1	Produktion	När rx_sec_hdr_valid är 1 är U-planssektionens datafält giltiga. Gemensamma header-IE:er är giltiga när rx_sec_hdr_valid hävdas, synkrona med avst_sink_u_startofpacket och avst_sink_u_valid. Upprepade sektions-IE:er är giltiga när rx_sec_hdr_valid hävdas, synkront med avst_sink_u_valid. När du tillhandahåller nya sektions-PRB-fält i avst_sink_u_data, tillhandahåll nya sektions-IE:er med rx_sec_hdr_valid angett.	rx_metadata_valid_o

Tabell 15. rx_metadata_o 128-bitars utdata

Signalnamn	Bitbredd	Riktning	Beskrivning	Kartläggning av metadata
Reserverad	32	Produktion	Reserverad.	rx_metadata_o[127:96]
rx_u_seq_id	16	Produktion	SeqID för paketet, som extraheras från eCPRI-transporthuvudet.	rx_metadata_o[95:80]
rx_u_pc_id	16	Produktion	PCID för eCPRI-transport och RoEflowId för RoE-transport	rx_metadata_o[79:64]
reserverad	4	Produktion	Reserverad.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Produktion	gNB-datariktning. Värdeintervall: {0b=Rx (dvs. uppladdning), 1b=Tx (dvs. nedladdning)}	rx_metadata_o[59]
rx_u_filterIndex	4	Produktion	Definierar ett index till kanalfiltret att använda mellan IQ-data och luftgränssnitt. Värdeintervall: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Produktion	En räknare för 10 ms bildrutor (omslutningsperiod 2.56 sekunder), specifikt frameId= ramnummer modulo 256. Värdeintervall: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Produktion	En räknare för 1 ms underramar inom 10 ms ram. Värdeintervall: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Produktion	Facknumret inom en underram på 1 ms. Alla luckor i en delram räknas av denna parameter. Värdeintervall: {00 0000b-00 1111b=plats-ID, 01 0000b-111111b=Reserverad}	rx_metadata_o[42:37]
rx_u_symbolid	6	Produktion	Identifierar ett symbolnummer i en fack. Värdeintervall: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Produktion	Sektions-ID mappar U-plansdatasektioner till motsvarande C-plansmeddelande (och Sektionstyp) som är associerade med data. Värdeintervall: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Produktion	Resursblockindikator. Indikerar om varje resursblock används eller varannan resurs används. Värdeintervall: {0b=varje resursblock som används; 1b=vartannat resursblock som används}	rx_metadata_o[18]
rx_u_startPrb	10	Produktion	Start-PRB för en användarplansdatasektion. Värdeintervall: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Produktion	Definierar PRB:erna där användarplanets datasektion är giltig. Värdeintervall: {0000 0001b-1111 1111b, 0000 0000b = alla PRB:er i angiven SCS och operatörsbandbredd }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Produktion	Definierar komprimeringsmetoden och IQ-bitbredden för användardata i en datasektion. Värdeintervall: {0000 0000b-1111 1111b}	N/A (rx_udcomphdr_o)

CSR-gränssnittssignaler
Tabell 16. CSR-gränssnittssignaler

Signalnamn	Bitbredd	Riktning	Beskrivning
csr_address	16	Input	Konfigurationsregisteradress.
csr_write	1	Input	Skrivaktivering för konfigurationsregister.
csr_writedata	32	Input	Skrivdata för konfigurationsregister.
csr_readdata	32	Produktion	Konfigurationsregistret läser data.
csr_read	1	Input	Konfigurationsregister läs aktivera.
csr_readdatavalid	1	Produktion	Konfigurationsregistrets lästa data giltiga.
csr_waitrequest	1	Produktion	Konfigurationsregister väntan begäran.

Fronthaul Compression IP-register

Styr och övervaka fronthaul-kompressionsfunktioner via kontroll- och statusgränssnittet.
Tabell 17. Registerkarta

CSR_ADDRESS (ordförskjutning)	Registrera Namn
0x0	compression_mode
0x1	tx_error
0x2	rx_error

Tabell 18. compression_mode Register

Bitbredd	Beskrivning	Tillträde	HW-återställningsvärde
31:9	Reserverad	RO	0x0
8:8	Funktionsläge: • 1'b0 är statiskt komprimeringsläge • 1'b1 är dynamiskt komprimeringsläge	RW	0x0
7:0	Statisk användardatakomprimeringshuvud: • 7:4 är udIqWidth — 4'b0000 är 16 bitar — 4'b1111 är 15 bitar -: — 4'b0001 är 1 bit • 3:0 är udCompMeth — 4'b0000 är ingen kompression — 4'b0001 är blockflytande komma — 4'b0011 är µ-lag • Andra är reserverade	RW	0x0

Tabell 19. tx Error Register

Bitbredd	Beskrivning	Tillträde	HW-återställningsvärde
31:2	Reserverad	RO	0x0
1:1	Ogiltig IqWidth. IP:n ställer in Iqwidth till 0 (16-bitars Iqwidth) om den upptäcker ogiltig eller icke-stödd Iqwidth.	RW1C	0x0
0:0	Ogiltig komprimeringsmetod. IP:n tappar paketet.	RW1C	0x0

Tabell 20. rx Error Register

Bitbredd	Beskrivning	Tillträde	HW-återställningsvärde
31:8	Reserverad	RO	0x0
1:1	Ogiltig IqWidth. IP:n tappar paketet.	RW1C	0x0
0:0	Ogiltig komprimeringsmetod. IP:n ställer in komprimeringsmetoden till följande standardkompressionsmetod: • Enbart aktiverat flyttal: förinställning till flyttal med block. • Endast aktiverad μ-lag: standard till μ-lag. • Aktiverad både flyttal med block och μ-lag: standard till flyttal block.	RW1C	0x0

Fronthaul Compression Intel FPGA IPs Användarhandbok Arkiv

För de senaste och tidigare versionerna av detta dokument, se: Fronthaul Compression Intel FPGA IP User Guide. Om en IP- eller mjukvaruversion inte finns med i listan gäller användarhandboken för den tidigare IP- eller mjukvaruversionen.

Dokumentversionshistorik för Fronthaul Compression Intel FPGA IP Användarhandbok

Dokumentversion	Intel Quartus Prime-version	IP-version	Ändringar
2022.08.08	21.4	1.0.1	Korrigerad metadatabredd 0 till 0 (Inaktivera metadataportar).
2022.03.22	21.4	1.0.1	• Beskrivningar av utbytta signaler: — tx_avst_sink_data och tx_avst_source_data — rx_avst_sink_data och rx_avst_source_data • Lagt till Hastighetsklasser som stöds av enheten tabell • Lagt till Prestanda och resursanvändning
2021.12.07	21.3	1.0.0	Uppdaterad beställningskod.
2021.11.23	21.3	1.0.0	Initial release.

Intel Corporation. Alla rättigheter förbehållna. Intel, Intels logotyp och andra Intel-märken är varumärken som tillhör Intel Corporation eller dess dotterbolag. Intel garanterar prestanda för sina FPGA- och halvledarprodukter enligt gällande specifikationer i enlighet med Intels standardgaranti, men förbehåller sig rätten att göra ändringar i alla produkter och tjänster när som helst utan föregående meddelande. Intel tar inget ansvar eller ansvar som uppstår till följd av applikationen eller användningen av någon information, produkt eller tjänst som beskrivs här, förutom vad som uttryckligen har godkänts skriftligen av Intel. Intel-kunder rekommenderas att skaffa den senaste versionen av enhetsspecifikationerna innan de förlitar sig på någon publicerad information och innan de beställer produkter eller tjänster. *Andra namn och varumärken kan göras anspråk på att vara andras egendom.

Online Version
Skicka feedback
ID: 709301
UG-20346
Version: 2022.08.08
ISO 9001: 2015 Registrerad

Dokument/resurser

	intel Fronthaul Compression FPGA IP [pdf] Användarhandbok Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdf] Användarhandbok UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Referenser

• Användarmanual