Fronthaul Compression FPGA IP
Vartotojo vadovas

Fronthaul Compression FPGA IP

Fronthaul Compression Intel® FPGA IP vartotojo vadovas
Atnaujinta Intel® Quartus® Prime
Dizaino komplektas: 21.4 IP
Versija: 1.0.1

Apie Fronthaul Compression Intel® FPGA IP

Fronthaul Compression IP sudaro U-plokštumos IQ duomenų suspaudimas ir dekompresija. Suspaudimo variklis apskaičiuoja µ-dėsnio arba bloko slankiojo kablelio glaudinimą pagal vartotojo duomenų glaudinimo antraštę (udCompHdr). Šiame IP naudojama „Avalon“ srautinio perdavimo sąsaja IQ duomenims, kanalų signalams ir metaduomenų bei šoninės juostos signalams, o „Avalon“ atminties susietoji sąsaja valdymo ir būsenos registrams (CSR).
IP susieja suglaudintus IQ ir naudotojo duomenų glaudinimo parametrą (udCompParam) pagal skyriaus naudingosios apkrovos kadro formatą, nurodytą O-RAN specifikacijoje O-RAN fronthaul Control, User and Synchronization Plane Version 3.0 2020 April (O-RAN-WG4.CUS). .0-v03.00). „Avalon“ srautinio perdavimo kriauklės ir šaltinio sąsajos duomenų plotis yra 128 bitai taikomosios programos sąsajai ir 64 bitai transportavimo sąsajai, kad būtų palaikomas maksimalus 2:1 suspaudimo santykis.
Susijusi informacija
O-RAN websvetainę
1.1. Fronthaul Compression Intel® FPGA IP funkcijos

• -dėsnis ir blokas slankiojo kablelio suspaudimas ir dekompresija
• IQ plotis nuo 8 iki 16 bitų
• Statinė ir dinaminė U-plane IQ formato ir suspaudimo antraštės konfigūracija
• Multisections paketas (jei įjungtas O-RAN suderinamas)

1.2. Fronthaul Compression Intel® FPGA IP įrenginių šeimos palaikymas
Intel siūlo šiuos įrenginių palaikymo lygius Intel FPGA IP:

• Išplėstinis palaikymas – šios įrenginių šeimos IP galima modeliuoti ir kompiliuoti. FPGA programavimas file (.pof) palaikymas nepasiekiamas Quartus Prime Pro Stratix 10 Edition Beta programinei įrangai, todėl IP laiko uždarymas negali būti garantuotas. Laiko nustatymo modeliai apima pradinius inžinerinius vėlavimų įvertinimus, pagrįstus ankstyva informacija po išdėstymo. Laiko nustatymo modeliai gali keistis, nes silicio bandymai pagerina tikrojo silicio ir laiko modelių koreliaciją. Šį IP branduolį galite naudoti sistemos architektūros ir išteklių panaudojimo tyrimams, modeliavimui, išvesties, sistemos delsos vertinimams, pagrindiniams laiko vertinimams (konfigūracijos biudžeto sudarymui) ir I/O perdavimo strategijai (duomenų kelio plotis, serijos gylis, I/O standartų kompromisai). ).
• Preliminarus palaikymas – „Intel“ patikrina IP branduolį naudodama preliminarius šios įrenginių šeimos laiko modelius. IP branduolys atitinka visus funkcinius reikalavimus, tačiau vis tiek gali būti atliekama įrenginių šeimos laiko analizė. Gamybos projektuose galite jį naudoti atsargiai.
• Galutinis palaikymas – „Intel“ patikrina IP su galutiniais šios įrenginių šeimos laiko modeliais. IP atitinka visus įrenginio šeimos funkcinius ir laiko reikalavimus. Galite naudoti jį gamybos projektuose.

1 lentelė. Fronthaul Compression IP Device Family Support

Įrenginių šeima	Palaikymas
Intel® Agilex™ (E-tile)	Preliminarus
„Intel Agilex“ („F-tile“)	Išankstinis
Intel Arria® 10	Galutinis
„Intel Stratix® 10“ (tik „H-“ ir „E-tile“ įrenginiai)	Galutinis
Kitos įrenginių šeimos	Jokios paramos

2 lentelė. Įrenginio palaikomi greičio laipsniai

Įrenginių šeima	FPGA audinio greičio klasė
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. Išleidimo informacija apie Fronthaul Compression Intel FPGA IP
Intel FPGA IP versijos atitinka Intel Quartus® Prime Design Suite programinės įrangos versijas iki v19.1. Pradedant nuo „Intel Quartus Prime Design Suite“ programinės įrangos versijos 19.2, „Intel FPGA IP“ turi naują versijų kūrimo schemą.
Intel FPGA IP versijos (XYZ) numeris gali keistis naudojant kiekvieną Intel Quartus Prime programinės įrangos versiją. Pakeitimas:

• X reiškia esminį TL pataisymą. Jei atnaujinate „Intel Quartus Prime“ programinę įrangą, turite atkurti IP.
• Y reiškia, kad IP yra naujų funkcijų. Iš naujo sugeneruokite savo IP, kad įtrauktumėte šias naujas funkcijas.
• Z rodo, kad IP yra nedidelių pakeitimų. Iš naujo sugeneruokite savo IP, kad įtrauktumėte šiuos pakeitimus.

3 lentelė. Fronthaul Compression IP išleidimo informacija

Prekė	Aprašymas
Versija	1.0.1
Išleidimo data	2022 m. vasario mėn
Užsakymo kodas	IP-FH-COMP

1.4. Fronthaul suspaudimo našumas ir išteklių naudojimas
IP ištekliai, skirti Intel Agilex įrenginiui, Intel Arria 10 įrenginiui ir Intel Stratix 10 įrenginiui
4 lentelė. Fronthaul glaudinimo našumas ir išteklių naudojimas
Visi įrašai skirti duomenų glaudinimo ir išskleidimo krypties IP

Įrenginys	IP	ALM	Loginiai registrai		M20K
			Pirminis	Antrinis
Intel Agilex	Blokas-plaukiojantis taškas	14,969	25,689	6,093	0
	µ dėsnis	22,704	39,078	7,896	0
	Blokas slankusis kablelis ir µ dėsnis	23,739	41,447	8,722	0
	Blokas slankusis kablelis, µ dėsnis ir išplėstas IQ plotis	23,928	41,438	8,633	0
Intel Arria 10	Blokas-plaukiojantis taškas	12,403	16,156	5,228	0
	µ dėsnis	18,606	23,617	5,886	0
	Blokas slankusis kablelis ir µ dėsnis	19,538	24,650	6,140	0
	Blokas slankusis kablelis, µ dėsnis ir išplėstas IQ plotis	19,675	24,668	6,141	0
Intel Stratix 10	Blokas-plaukiojantis taškas	16,852	30,548	7,265	0
	µ dėsnis	24,528	44,325	8,080	0
	Blokas slankusis kablelis ir µ dėsnis	25,690	47,357	8,858	0
	Blokas slankusis kablelis, µ dėsnis ir išplėstas IQ plotis	25,897	47,289	8,559	0

Darbo su Fronthaul Compression Intel FPGA IP pradžia

Aprašomas Fronthaul Compression IP diegimas, parametrų nustatymas, modeliavimas ir inicijavimas.
2.1. Fronthaul Compression IP gavimas, įdiegimas ir licencijavimas
Fronthaul Compression IP yra išplėstinis Intel FPGA IP, kuris nėra įtrauktas į Intel Quartus Prime leidimą.

1. Sukurkite „My Intel“ paskyrą, jei jos neturite.
2. Prisijunkite, kad pasiektumėte savitarnos licencijavimo centrą (SSLC).
3. Įsigykite Fronthaul Compression IP.
4. SSLC puslapyje spustelėkite Vykdyti IP. SSLC pateikia diegimo dialogo langą, kuris padės jums įdiegti IP.
5. Įdiekite toje pačioje vietoje kaip aplankas Intel Quartus Prime.

5 lentelė. Priekinio suspaudimo įrengimo vietos

Vieta	Programinė įranga	Platforma
:\intelFPGA_pro\\quartus\ip \altera_cloud	„Intel Quartus Prime Pro Edition“.	„Windows“*
:/intelFPGA_pro// quartus/ip/altera_cloud	„Intel Quartus Prime Pro Edition“.	„Linux“ *

1 pav. Fronthaul Compression IP diegimo katalogo struktūra Intel Quartus Prime diegimo katalogas

Fronthaul Compression Intel FPGA IP dabar rodomas IP kataloge.
Susijusi informacija

• Intel FPGA websvetainę
  
• Savitarnos licencijavimo centras (SSLC)

2.2. Fronthaul Compression IP parametrų nustatymas
Greitai sukonfigūruokite pasirinktinį IP variantą IP parametrų rengyklėje.

1. Sukurkite „Intel Quartus Prime Pro Edition“ projektą, į kurį integruotumėte savo IP branduolį.
   a. „Intel Quartus Prime Pro Edition“ spustelėkite File Naujo projekto vedlys, skirtas sukurti naują Intel Quartus Prime projektą, arba File Atidarykite projektą, kad atidarytumėte esamą Quartus Prime projektą. Vedlys paragins nurodyti įrenginį.
   b. Nurodykite įrenginių šeimą, kuri atitinka IP greičio lygio reikalavimus.
   c. Spustelėkite Baigti.
2. IP kataloge pasirinkite Fronthaul Compression Intel FPGA IP. Pasirodo langas Naujas IP variantas.
3. Nurodykite savo naujo tinkinto IP varianto aukščiausio lygio pavadinimą. Parametrų rengyklė išsaugo IP varianto nustatymus a file pavadintas .ip.
4. Spustelėkite Gerai. Pasirodo parametrų rengyklė.
   2 pav. Fronthaul Compression IP parametrų rengyklė
5. Nurodykite savo IP varianto parametrus. Informacijos apie konkrečius IP parametrus žr. Parametrai.
6. Spustelėkite Design Example skirtuką ir nurodykite savo dizaino parametrus, pvzample.
   3 pav. Dizainas Pvzample Parametrų redaktorius
7. Spustelėkite Generuoti HDL. Pasirodo dialogo langas Generation.
8. Nurodykite išvestį file generavimo parinktis, tada spustelėkite Generuoti. IP variantas files generuoti pagal jūsų specifikacijas.
9. Spustelėkite Baigti. Parametrų rengyklė prideda aukščiausio lygio .ip file automatiškai į dabartinį projektą. Jei būsite paraginti rankiniu būdu pridėti .ip file prie projekto, spustelėkite Project Add/Remove Files projekte, kad pridėtumėte file.
10. Sugeneravę ir sukūrę savo IP variantą, priskirkite atitinkamus kaiščius, kad prijungtumėte prievadus, ir nustatykite visus atitinkamus egzemplioriaus RTL parametrus.

2.2.1. Fronthaul Compression IP parametrai
6 lentelė. Fronthaul Compression IP parametrai

Vardas	Galiojančios vertybės	Aprašymas
Duomenų kryptis	TX ir RX, tik TX, tik RX	Suspaudimui pasirinkite TX; RX dekompresijai.
Suspaudimo metodas	BFP, mu-Law arba BFP ir mu-Law	Pasirinkite blokinį slankiojo kablelio, µ dėsnį arba abu.

Metaduomenų plotis	0 (Išjungti metaduomenų prievadus), 32, 64, 96, 128 (bitai)	Nurodykite metaduomenų magistralės bitų plotį (nesuglaudinti duomenys).
Įgalinti išplėstinį IQ plotį	Įjungta arba išjungta	Įjunkite palaikomą IqWidth nuo 8 iki 16 bitų. Išjunkite, jei palaikomas 9, 12, 14 ir 16 bitų IqWidth.
Suderinamas su O-RAN	Įjungta arba išjungta	Įjunkite, kad galėtumėte stebėti metaduomenų prievado ORAN IP susiejimą ir patvirtinti kiekvienos sekcijos antraštės tinkamą metaduomenų signalą. IP palaiko tik 128 bitų pločio metaduomenis. IP palaiko vieną skyrių ir kelias dalis viename pakete. Metaduomenys galioja kiekvienoje skiltyje su metaduomenų tinkamu tvirtinimu. Išjunkite, kad IP naudotų metaduomenis kaip praėjimo kanalo signalus be susiejimo reikalavimo (pvz., U-plane numPrb laikomas 0). IP palaiko metaduomenų plotį 0 (išjungti metaduomenų prievadus), 32, 64, 96, 128 bitus. IP palaiko vieną skyrių viename pakete. Metaduomenys galioja tik vieną kartą, kai metaduomenys galioja kiekvienam paketui.

2.3. Sukurtas IP File Struktūra
„Intel Quartus Prime Pro Edition“ programinė įranga generuoja toliau nurodytą IP branduolio išvestį file struktūra.
7 lentelė. Sukurtas IP Files

File Vardas	Aprašymas
<jūsų_ip>.ip	Platform Designer sistema arba aukščiausio lygio IP variantas file.jūsų_ip> yra pavadinimas, kurį suteikiate savo IP variantui.
<jūsų_ip>.cmp	VHDL komponento deklaracija (.cmp) file yra tekstas file kuriame yra vietiniai bendrieji ir prievadų apibrėžimai, kuriuos galite naudoti kurdami VHDL files.
<jūsų_ip>.html	Ataskaita, kurioje yra ryšio informacija, atminties žemėlapis, kuriame rodomas kiekvieno valdovo adresas, atsižvelgiant į kiekvieną pagrindinį įrenginį, prie kurio jis prijungtas, ir parametrų priskyrimai.
<jūsų_ip>_generation.rpt	IP arba platformos dizainerio generavimo žurnalas file. Pranešimų santrauka generuojant IP.
<jūsų_ip>.qgsimc	Išvardija modeliavimo parametrus, kad būtų palaikomas laipsniškas regeneravimas.
<jūsų_ip>.qgsynthc	Išvardija sintezės parametrus, kad palaikytų laipsnišką regeneraciją.
<jūsų_ip>.qip	Yra visa reikalinga informacija apie IP komponentą, kad būtų galima integruoti ir kompiliuoti IP komponentą Intel Quartus Prime programinėje įrangoje.
<jūsų_ip>.sopcinfo	Apibūdinami ryšiai ir IP komponentų parametrai jūsų platformos dizainerio sistemoje. Kurdami IP komponentų programinės įrangos tvarkykles, galite išanalizuoti jo turinį, kad gautumėte reikalavimus. Tai naudoja tolesniems įrankiams, tokiems kaip Nios® II įrankių grandinė file. .sopcinfo file o sistema.h file sugeneruota Nios II įrankių grandinei, apima kiekvieno pavaldinio adreso žemėlapio informaciją, susijusią su kiekvienu valdikliu, kuris pasiekia vergą. Skirtingi pagrindiniai kompiuteriai gali turėti skirtingą adresų žemėlapį, kad galėtų pasiekti tam tikrą pagalbinį komponentą.
<jūsų_ip>.csv	Pateikiama informacija apie IP komponento atnaujinimo būseną.
<jūsų_ip>.bsf	Bloko simbolis File (.bsf) IP varianto, skirto naudoti Intel Quartus Prime blokų diagramoje, vaizdas Files (.bdf).
<jūsų_ip>.spd	Būtina įvestis file ip-make-simscript, kad sukurtų palaikomų simuliatorių modeliavimo scenarijus. .spd file yra sąrašas files generuojami modeliavimui, kartu su informacija apie prisiminimus, kuriuos galite inicijuoti.

<jūsų_ip>.ppf	Smeigtukų planuotojas File (.ppf) saugo IP komponentų, sukurtų naudoti su Pin Planner, prievadų ir mazgų priskyrimus.
<jūsų_ip>_bb.v	Galite naudoti „Verilog“ juodąją dėžę (_bb.v) file kaip tuščią modulio deklaraciją, skirtą naudoti kaip juodąją dėžę.
<jūsų_ip>_inst.v arba _inst.vhd	HDL, pvzample instantiation šabloną. Galite nukopijuoti ir įklijuoti šio turinio turinį file į savo DTL file kad būtų galima nustatyti IP variantą.
<jūsų_ip>.v arbajūsų_ip>.vhd	DTL files, kurios sukuria kiekvieno submodulio arba antrinio IP branduolio egzempliorius sintezei ar modeliavimui.
mentorius/	Yra ModelSim* scenarijus msim_setup.tcl, skirtas modeliavimui nustatyti ir vykdyti.
synopsys/vcs/ synopsys/vcsmx/	Sudėtyje yra apvalkalo scenarijus vcs_setup.sh, skirtas nustatyti ir paleisti VCS* modeliavimą. Sudėtyje yra apvalkalo scenarijus vcsmx_setup.sh ir synopsys_ sim.setup file nustatyti ir paleisti VCS MX* modeliavimą.
kadencija/	Sudėtyje yra apvalkalo scenarijus ncsim_setup.sh ir kitos sąrankos files nustatyti ir paleisti NCSIM* modeliavimą.
aldec/	Sudėtyje yra apvalkalo scenarijus rivierapro_setup.sh, skirtas nustatyti ir paleisti Aldec* modeliavimą.
xcelium/	Yra apvalkalo scenarijus xcelium_setup.sh ir kitos sąrankos files nustatyti ir paleisti Xcelium* modeliavimą.
submoduliai/	Sudėtyje yra DTL files IP pagrindiniams submoduliams.
<vaikų IP branduoliai>/	Kiekvienam sugeneruotam antriniam IP pagrindiniam katalogui Platform Designer generuoja synth/ ir sim/ pakatalogius.

Fronthaul Compression IP funkcinis aprašymas

4 pav. Fronthaul Compression IP apima glaudinimą ir dekompresiją. Fronthaul Compression IP bloko schema

Suspaudimas ir dekompresija
Išankstinio apdorojimo bloku pagrįstas bitų poslinkio blokas generuoja optimalius bitų poslinkius 12 išteklių elementų (RE) išteklių blokui. Blokas sumažina kvantavimo triukšmą, ypač esant žemamampšviesa samples. Taigi tai sumažina klaidų vektoriaus dydį (EVM), kurį sukelia suspaudimas. Suspaudimo algoritmas beveik nepriklauso nuo galios vertės. Darant prielaidą, kad kompleksinė įvestis samples yra x = x1 + jxQ, maksimali realiųjų ir įsivaizduojamų išteklių bloko komponentų absoliuti vertė yra:
Turint didžiausią absoliučią išteklių bloko vertę, ši lygtis nustato tam išteklių blokui priskirtą kairiojo poslinkio reikšmę:Kur bitWidth yra įvesties bito plotis.
IP palaiko 8, 9, 10, 11, 12, 13, 14, 15, 16 suspaudimo laipsnius.
Mu-Law suspaudimas ir dekompresija
Algoritmas naudoja Mu-law kompandavimo techniką, kurią plačiai naudoja kalbos glaudinimas. Ši technika perduoda nesuspaustą įvesties signalą x per kompresorių su funkcija f(x), prieš apvalinant ir sutrumpinant bitus. Ši technika siunčia suspaustus duomenis y per sąsają. Gauti duomenys praeina per išplėtimo funkciją (kuri yra kompresoriaus atvirkštinė vertė F-1(y). Ši technika atkuria nesuspaustus duomenis su minimalia kvantavimo klaida.
1 lygtis. Kompresoriaus ir dekompresoriaus funkcijos
Mu-law IQ glaudinimo algoritmas atitinka O-RAN specifikaciją.
Susijusi informacija
O-RAN websvetainę
3.1. Fronthaul Compression IP signalai
Prijunkite ir valdykite IP.
Laikrodžio ir atstatymo sąsajos signalai =
8 lentelė. Laikrodžio ir atstatymo sąsajos signalai

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas
tx_clk	1	Įvestis	Siųstuvo laikrodis. Laikrodžio dažnis yra 390.625 MHz, kai greitis yra 25 Gbps, ir 156.25 MHz, kai greitis yra 10 Gbps. Visi siųstuvo sąsajos signalai yra sinchroniški su šiuo laikrodžiu.
rx_clk	1	Įvestis	Imtuvo laikrodis. Laikrodžio dažnis yra 390.625 MHz, kai greitis yra 25 Gbps, ir 156.25 MHz, kai greitis yra 10 Gbps. Visi imtuvo sąsajos signalai yra sinchroniški su šiuo laikrodžiu.
csr_clk	1	Įvestis	CSR sąsajos laikrodis. Laikrodžio dažnis yra 100 MHz.

tx_rst_n	1	Įvestis	Aktyvus žemas atstatymas siųstuvo sąsajai sinchroniškai su tx_clk.
rx_rst_n	1	Įvestis	Aktyvus žemas atstatymas imtuvo sąsajai, sinchroniškai su rx_clk.
csr_rst_n	1	Įvestis	Aktyvus žemas atstatymas CSR sąsajai, sinchroniškai su csr_clk.

Perduoti transporto sąsajos signalus
9 lentelė. Transporto sąsajos signalų perdavimas
Visi signalų tipai yra sveikieji skaičiai be ženklų.

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas
tx_avst_source_valid	1	Išvestis	Kai teigiama, rodo, kad avst_source_data yra tinkami duomenys.
tx_avst_source_data	64	Išvestis	PRB laukai, įskaitant udCompParam, iSample ir qSample. Kito skyriaus PRB laukai sujungiami su ankstesnės dalies PRB lauku.
tx_avst_source_startofpacket	1	Išvestis	Nurodo pirmąjį kadro baitą.
tx_avst_source_endofpacket	1	Išvestis	Nurodo paskutinį kadro baitą.
tx_avst_source_ready	1	Įvestis	Kai teigiama, rodo, kad transportavimo sluoksnis yra pasirengęs priimti duomenis. Šios sąsajos readyLatency = 0.
tx_avst_source_empty	3	Išvestis	Nurodomas tuščių baitų skaičius avst_source_data, kai tvirtinamas avst_source_endofpacket.
tx_udcomphdr_o	8	Išvestis	Vartotojo duomenų glaudinimo antraštės laukas. Sinchroniškai su tx_avst_source_valid. Apibrėžiamas suspaudimo metodas ir IQ bitų plotis naudotojo duomenims duomenų skiltyje. • [7:4] : udIqWidth • 16, kai udIqWidth=0, kitu atveju lygus udIqWidth, pvz., g,: — 0000b reiškia, kad I ir Q yra 16 bitų pločio; — 0001b reiškia, kad I ir Q yra 1 bito pločio; — 1111b reiškia, kad I ir Q yra 15 bitų pločio • [3:0] : udCompMeth – 0000b – nėra suspaudimo — 0001b – blokinis slankusis taškas — 0011b – µ-dėsnis — kiti – skirti būsimiems metodams.
tx_metadata_o	METADATA_WIDTH	Išvestis	Vamzdis perduoda signalus ir nėra suspaustas. Sinchroniškai su tx_avst_source_valid. Konfigūruojamas bitų plotis METADATA_WIDTH. Kai įjungiate Suderinamas su O-RAN, žr 13 lentelė 17 puslapyje.Kai išjungiate Suderinamas su O-RAN, šis signalas galioja tik tada, kai tx_avst_source_startofpacket yra 1. tx_metadata_o neturi tinkamo signalo ir naudoja tx_avst_source_valid, kad nurodytų tinkamą ciklą. Pasirinkus negalima 0 Išjungti metaduomenų prievadus už Metaduomenų plotis.

Gaukite transporto sąsajos signalus
10 lentelė. Transporto sąsajos signalų priėmimas
Šioje sąsajoje nėra priešslėgio. „Avalon“ srautinis tuščias signalas nėra būtinas šioje sąsajoje, nes jis visada yra lygus nuliui.

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas
rx_avst_sink_valid	1	Įvestis	Kai teigiama, rodo, kad avst_sink_data yra tinkamų duomenų. Šioje sąsajoje nėra avst_sink_ready signalo.
rx_avst_sink_data	64	Įvestis	PRB laukai, įskaitant udCompParam, iSample ir qSample. Kito skyriaus PRB laukai sujungiami su ankstesnės dalies PRB lauku.
rx_avst_sink_startofpacket	1	Įvestis	Nurodo pirmąjį kadro baitą.
rx_avst_sink_endofpacket	1	Įvestis	Nurodo paskutinį kadro baitą.
rx_avst_sink_error	1	Įvestis	Kai teigiama tame pačiame cikle kaip avst_sink_endofpacket, rodo, kad dabartinis paketas yra klaidos paketas
rx_udcomphdr_i	8	Įvestis	Vartotojo duomenų glaudinimo antraštės laukas. Sinchroninis su rx_metadata_valid_i. Apibrėžia duomenų skilties vartotojo duomenų suspaudimo metodą ir IQ bitų plotį. • [7:4] : udIqWidth • 16, kai udIqWidth=0, kitu atveju yra lygus udIqWidth. pvz — 0000b reiškia, kad I ir Q yra 16 bitų pločio; — 0001b reiškia, kad I ir Q yra 1 bito pločio; — 1111b reiškia, kad I ir Q yra 15 bitų pločio • [3:0] : udCompMeth – 0000b – nėra suspaudimo — 0001b – blokinis slankusis kablelis — 0011b – µ-dėsnis — kiti – skirti būsimiems metodams.
rx_metadata_i	METADATA_WIDTH	Įvestis	Nesuspaustas vamzdis perduoda signalus. rx_metadata_i signalai galioja, kai tvirtinamas rx_metadata_valid_i, sinchroniškai su rx_avst_sink_valid. Konfigūruojamas bitų plotis METADATA_WIDTH. Kai įjungiate Suderinamas su O-RAN, žr Lentelė 15 18 puslapyje. Kai išjungiate Suderinamas su O-RAN, šis rx_metadata_i signalas galioja tik tada, kai ir rx_metadata_valid_i, ir rx_avst_sink_startofpacket yra lygūs 1. Nepasiekiamas, kai pasirenkate 0 Išjungti metaduomenų prievadus už Metaduomenų plotis.
rx_metadata_valid_i	1	Įvestis	Nurodo, kad antraštės (rx_udcomphdr_i ir rx_metadata_i) galioja. Sinchroninis su rx_avst_sink_valid. Privalomas signalas. Jei norite užtikrinti atgalinį O-RAN suderinamumą, patvirtinkite rx_metadata_valid_i, jei IP turi galiojančias bendros antraštės IE ir pasikartojančias sekcijų IE. Pateikdami naujus sekcijos fizinių išteklių bloko (PRB) laukus rx_avst_sink_data, pateikite naujus sekcijos IE įvestyje rx_metadata_i kartu su rx_metadata_valid_i.

Perduoti programos sąsajos signalus
11 lentelė. Programos sąsajos signalų siuntimas

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas
tx_avst_sink_valid	1	Įvestis	Kai tvirtinama, reiškia, kad šioje sąsajoje yra galiojantys PRB laukai. Kai dirbate srautinio perdavimo režimu, įsitikinkite, kad tarp paketo pradžios ir paketo pabaigos nėra galiojančio signalo panaikinimo. Vienintelė išimtis yra tada, kai paruoštas signalas nutrūksta.
tx_avst_sink_data	128	Įvestis	Duomenys iš programos sluoksnio tinklo baitų tvarka.
tx_avst_sink_startofpacket	1	Įvestis	Nurodykite pirmąjį paketo PRB baitą
tx_avst_sink_endofpacket	1	Įvestis	Nurodykite paskutinį paketo PRB baitą
tx_avst_sink_ready	1	Išvestis	Kai tvirtinama, rodo, kad O-RAN IP yra pasirengęs priimti duomenis iš programos sąsajos. Šios sąsajos readyLatency = 0
tx_udcomphdr_i	8	Įvestis	Vartotojo duomenų glaudinimo antraštės laukas. Sinchroninis su tx_avst_sink_valid. Apibrėžia duomenų skilties vartotojo duomenų suspaudimo metodą ir IQ bitų plotį. • [7:4] : udIqWidth • 16, kai udIqWidth=0, kitu atveju yra lygus udIqWidth. pvz — 0000b reiškia, kad I ir Q yra 16 bitų pločio; — 0001b reiškia, kad I ir Q yra 1 bito pločio; — 1111b reiškia, kad I ir Q yra 15 bitų pločio • [3:0] : udCompMeth – 0000b – nėra suspaudimo — 0001b – blokinis slankusis taškas — 0011b – µ-dėsnis — kiti – skirti būsimiems metodams.
tx_metadata_i	METADATA_WIDTH	Įvestis	Vamzdis perduoda signalus ir nėra suspaustas. Sinchroninis su tx_avst_sink_valid. Konfigūruojamas bitų plotis METADATA_WIDTH. Kai įjungiate Suderinamas su O-RAN, žr Lentelė 13 17 puslapyje. Kai išjungiate Suderinamas su O-RAN, šis signalas galioja tik tada, kai tx_avst_sink_startofpacket yra lygus 1. tx_metadata_i neturi tinkamo signalo ir naudoja tx_avst_sink_valid nurodyti galiojantį ciklą. Pasirinkus negalima 0 Išjungti metaduomenų prievadus už Metaduomenų plotis.

Gaukite programos sąsajos signalus
12 lentelė. Programos sąsajos signalų gavimas

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas
rx_avst_source_valid	1	Išvestis	Kai tvirtinama, reiškia, kad šioje sąsajoje yra galiojantys PRB laukai. Šioje sąsajoje nėra avst_source_ready signalo.
rx_avst_source_data	128	Išvestis	Duomenys į programos sluoksnį tinklo baitų tvarka.
rx_avst_source_startofpacket	1	Išvestis	Nurodo pirmąjį paketo PRB baitą
rx_avst_source_endofpacket	1	Išvestis	Nurodo paskutinį paketo PRB baitą
rx_avst_source_error	1	Išvestis	Nurodo, kad paketuose yra klaidų
rx_udcomphdr_o	8	Išvestis	Vartotojo duomenų glaudinimo antraštės laukas. Sinchroninis su rx_avst_source_valid. Apibrėžia duomenų skilties vartotojo duomenų suspaudimo metodą ir IQ bitų plotį. • [7:4] : udIqWidth • 16, kai udIqWidth=0, kitu atveju yra lygus udIqWidth. pvz — 0000b reiškia, kad I ir Q yra 16 bitų pločio; — 0001b reiškia, kad I ir Q yra 1 bito pločio; — 1111b reiškia, kad I ir Q yra 15 bitų pločio • [3:0] : udCompMeth – 0000b – nėra suspaudimo – 0001b – blokinis slankusis kablelis (BFP) — 0011b – µ-dėsnis — kiti – skirti būsimiems metodams.
rx_metadata_o	METADATA_WIDTH	Išvestis	Nesuspaustas vamzdis perduoda signalus. rx_metadata_o signalai galioja, kai tvirtinama rx_metadata_valid_o, sinchroniškai su rx_avst_source_valid. Konfigūruojamas bitų plotis METADATA_WIDTH. Kai įjungiate Suderinamas su O-RAN, žr 14 lentelė 18 puslapyje. Kai išjungiate Suderinamas su O-RAN, rx_metadata_o galioja tik tada, kai rx_metadata_valid_o yra lygus 1. Pasirinkus negalima 0 Išjungti metaduomenų prievadus už Metaduomenų plotis.
rx_metadata_valid_o	1	Išvestis	Nurodo, kad antraštės (rx_udcomphdr_o ir rx_metadata_o) galioja. rx_metadata_valid_o yra tvirtinamas, kai rx_metadata_o galioja, sinchroniškai su rx_avst_source_valid.

O-RAN atgalinio suderinamumo metaduomenų atvaizdavimas
13 lentelė. tx_metadata_i 128 bitų įvestis

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas	Metaduomenų atvaizdavimas
Rezervuota	16	Įvestis	Rezervuota.	tx_metadata_i[127:112]
tx_u_size	16	Įvestis	U-plokštumos paketo dydis baitais srautinio perdavimo režimui.	tx_metadata_i[111:96]
tx_u_seq_id	16	Įvestis	SeqID paketo, kuris išgaunamas iš eCPRI transportavimo antraštės.	tx_metadata_i[95:80]
tx_u_pc_id	16	Įvestis	PCID eCPRI transportavimui ir RoEflowId radijo eterneto (RoE) transportavimui.	tx_metadata_i[79:64]
Rezervuota	4	Įvestis	Rezervuota.	tx_metadata_i[63:60]
tx_u_dataDirection	1	Įvestis	gNB duomenų kryptis. Reikšmių diapazonas: {0b = Rx (ty įkėlimas), 1b = Tx (ty atsisiuntimas)}	tx_metadata_i[59]
tx_u_filterIndex	4	Įvestis	Apibrėžia kanalo filtro indeksą, kuris bus naudojamas tarp IQ duomenų ir oro sąsajos. Vertės diapazonas: 0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	Įvestis	10 ms kadrų skaitiklis (vyniojimo laikotarpis 2.56 sekundės), konkrečiai frameId = kadrų numeris modulo 256. Vertės diapazonas: 0000 0000b–1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	Įvestis	1 ms antrinių kadrų skaitiklis per 10 ms kadrą. Vertės diapazonas: 0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	Įvestis	Šis parametras yra lizdo numeris 1 ms antriniame kadre. Pagal šį parametrą skaičiuojami visi viename rėmelyje esantys laiko tarpai. Vertės diapazonas: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved}	tx_metadata_i[42:37]
tx_u_ymbolid	6	Įvestis	Nurodo simbolio numerį lizde. Vertės diapazonas: 00 0000b–11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	Įvestis	Sekcijos ID susieja U formos duomenų dalis su atitinkamu C plokštumos pranešimu (ir sekcijos tipu), susietu su duomenimis. Vertės diapazonas: 0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	Įvestis	Išteklių bloko indikatorius. Nurodykite, ar naudojamas kiekvienas išteklių blokas, ar kiekvienas kitas išteklių blokas. Reikšmių diapazonas: {0b=kiekvienas naudojamas išteklių blokas; 1b=kiekvienas naudojamas išteklių blokas}	tx_metadata_i[18]
tx_u_startPrb	10	Įvestis	Pradinis vartotojo plokštumos duomenų sekcijos PRB. Vertės diapazonas: 00 0000 0000b–11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	Įvestis	Apibrėžkite PRB, kuriuose galioja vartotojo plokštumos duomenų sekcija.	tx_metadata_i[7:0]

			Reikšmių diapazonas: {0000 0001b-1111 1111b, 0000 0000b = visi PRB nurodytame antrinio nešlio tarpo (SCS) ir nešlio pralaidumo diapazone }
tx_u_udCompHdr	8	Įvestis	Duomenų skyriuje apibrėžkite vartotojo duomenų suspaudimo metodą ir IQ bitų plotį. Vertės diapazonas: 0000 0000b–1111 1111b}	N/A (tx_udcomphdr_i)

14 lentelė. rx_metadata_valid_i/o

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas	Metaduomenų atvaizdavimas
rx_sec_hdr_valid	1	Išvestis	Kai rx_sec_hdr_valid yra 1, galioja U formos plokštumos pjūvio duomenų laukai. Įprastos antraštės IE galioja, kai tvirtinama rx_sec_hdr_valid, sinchroniškai su avst_sink_u_startofpacket ir avst_sink_u_valid. Pakartotinės skilties IE galioja, kai tvirtinama rx_sec_hdr_valid, sinchroniškai su avst_sink_u_valid. Pateikdami naujus skilties PRB laukus avst_sink_u_data, pateikite naujų sekcijų IE su rx_sec_hdr_valid.	rx_metadata_valid_o

15 lentelė. rx_metadata_o 128 bitų išvestis

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas	Metaduomenų atvaizdavimas
Rezervuota	32	Išvestis	Rezervuota.	rx_metadata_o[127:96]
rx_u_seq_id	16	Išvestis	SeqID paketo, kuris išgaunamas iš eCPRI transportavimo antraštės.	rx_metadata_o[95:80]
rx_u_pc_id	16	Išvestis	PCID eCPRI transportavimui ir RoEflowId RoE transportavimui	rx_metadata_o[79:64]
rezervuota	4	Išvestis	Rezervuota.	rx_metadata_o[63:60]
rx_u_dataDirection	1	Išvestis	gNB duomenų kryptis. Reikšmių diapazonas: {0b = Rx (ty įkėlimas), 1b = Tx (ty atsisiuntimas)}	rx_metadata_o[59]
rx_u_filterIndex	4	Išvestis	Apibrėžia kanalo filtro indeksą, naudojamą tarp IQ duomenų ir oro sąsajos. Vertės diapazonas: 0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	Išvestis	10 ms kadrų skaitiklis (vyniojimo laikotarpis 2.56 sekundės), konkrečiai frameId = kadro numeris modulo 256. Vertės diapazonas: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	Išvestis	1 ms antrinių kadrų skaitiklis 10 ms kadre. Vertės diapazonas: 0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	Išvestis	Lizdo numeris 1 ms antriniame kadre. Pagal šį parametrą skaičiuojami visi viename rėmelyje esantys laiko tarpai. Vertybių diapazonas: 00 0000b-00 1111b=slotID, 01 0000b-111111b=Rezervuota}	rx_metadata_o[42:37]
rx_u_ymbolid	6	Išvestis	Nurodo simbolio numerį lizde. Vertės diapazonas: 00 0000b–11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	Išvestis	Sekcijos ID susieja U formos duomenų dalis su atitinkamu C plokštumos pranešimu (ir sekcijos tipu), susietu su duomenimis. Vertės diapazonas: 0000 0000 0000b–1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	Išvestis	Išteklių bloko indikatorius. Nurodo, ar naudojamas kiekvienas išteklių blokas, ar visi kiti ištekliai. Reikšmių diapazonas: {0b=kiekvienas naudojamas išteklių blokas; 1b=kiekvienas naudojamas išteklių blokas}	rx_metadata_o[18]
rx_u_startPrb	10	Išvestis	Pradinis vartotojo plokštumos duomenų sekcijos PRB. Vertės diapazonas: 00 0000 0000b–11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	Išvestis	Apibrėžia PRB, kuriuose galioja vartotojo plokštumos duomenų sekcija. Reikšmių diapazonas: {0000 0001b-1111 1111b, 0000 0000b = visi PRB nurodytoje SCS ir operatoriaus pralaidumo }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	Išvestis	Apibrėžia duomenų skyriuje esančių vartotojo duomenų suspaudimo metodą ir IQ bitų plotį. Vertės diapazonas: 0000 0000b–1111 1111b}	N/A (rx_udcomphdr_o)

CSR sąsajos signalai
16 lentelė. CSR sąsajos signalai

Signalo pavadinimas	Bitų plotis	Kryptis	Aprašymas
csr_adresas	16	Įvestis	Konfigūracijos registro adresas.
csr_write	1	Įvestis	Konfigūracijos registro rašymo įjungimas.
csr_writedata	32	Įvestis	Konfigūracijos registro įrašymo duomenys.
csr_readdata	32	Išvestis	Konfigūracijos registro nuskaityti duomenys.
csr_read	1	Įvestis	Konfigūracijos registro skaitymo įgalinimas.
csr_readdatavalid	1	Išvestis	Konfigūracijos registro nuskaityti duomenys galioja.
csr_waitrequest	1	Išvestis	Konfigūracijos registro laukimo užklausa.

Fronthaul Compression IP registrai

Valdykite ir stebėkite priekinio pervežimo suspaudimo funkcijas per valdymo ir būsenos sąsają.
17 lentelė. Registracijos žemėlapis

CSR_ADDRESS (žodžių poslinkis)	Registruotis Vardas
0x0	suspaudimo_režimas
0x1	tx_error
0x2	rx_error

18 lentelė. Compression_mode Registras

Bitų plotis	Aprašymas	Prieiga	HW Reset Value
31:9	Rezervuota	RO	0x0
8:8	Funkcinis režimas: • 1'b0 yra statinio glaudinimo režimas • 1'b1 yra dinaminis suspaudimo režimas	RW	0x0
7:0	Statinė vartotojo duomenų glaudinimo antraštė: • 7:4 yra udIqWidth - 4'b0000 yra 16 bitų - 4'b1111 yra 15 bitų -: — 4'b0001 yra 1 bitas • 3:0 yra udCompMeth — 4'b0000 nėra suspaudimo — 4'b0001 yra blokinis slankusis kablelis — 4'b0011 yra µ-dėsnis • Kiti yra rezervuoti	RW	0x0

19 lentelė. tx klaidų registras

Bitų plotis	Aprašymas	Prieiga	HW Reset Value
31:2	Rezervuota	RO	0x0
1:1	Neteisingas IqWidth. IP nustato Iqwidth į 0 (16 bitų Iqwidth), jei aptinka netinkamą arba nepalaikomą Iqwidth.	RW1C	0x0
0:0	Netinkamas suspaudimo metodas. IP numeta paketą.	RW1C	0x0

20 lentelė. rx klaidų registras

Bitų plotis	Aprašymas	Prieiga	HW Reset Value
31:8	Rezervuota	RO	0x0
1:1	Neteisingas IqWidth. IP numeta paketą.	RW1C	0x0
0:0	Netinkamas suspaudimo metodas. IP nustato glaudinimo metodą į šį numatytąjį palaikomą glaudinimo metodą: • Įjungtas tik blokinis slankusis taškas: numatytasis blokinis slankusis taškas. • Įjungtas tik μ-dėsnis: numatytasis μ-dėsnis. • Įjungtas ir blokinis slankusis taškas, ir μ-dėsnis: pagal nutylėjimą į blokinį slankiąjį kaštą.	RW1C	0x0

Fronthaul Compression Intel FPGA IP vartotojo vadovo archyvas

Naujausias ir ankstesnes šio dokumento versijas rasite: Fronthaul Compression Intel FPGA IP vartotojo vadovas. Jei IP arba programinės įrangos versijos sąraše nėra, taikomas ankstesnės IP arba programinės įrangos versijos vartotojo vadovas.

„Fronthaul Compression Intel FPGA IP“ vartotojo vadovo dokumento peržiūros istorija

Dokumento versija	Intel Quartus Prime versija	IP versija	Pakeitimai
2022.08.08	21.4	1.0.1	Pataisytas metaduomenų plotis nuo 0 iki 0 (išjungti metaduomenų prievadus).
2022.03.22	21.4	1.0.1	• Sukeisti signalų aprašymai: — tx_avst_sink_data ir tx_avst_source_data — rx_avst_sink_data ir rx_avst_source_data • Pridėta Įrenginio palaikomi greičio laipsniai stalo • Pridėta Našumas ir išteklių naudojimas
2021.12.07	21.3	1.0.0	Atnaujintas užsakymo kodas.
2021.11.23	21.3	1.0.0	Pradinis išleidimas.

Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas. *Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

Internetinė versija
Siųsti Atsiliepimus
ID: 709301
UG-20346
Versija: 2022.08.08
Užregistruotas ISO 9001: 2015

Dokumentai / Ištekliai

	Intel Fronthaul Compression FPGA IP [pdfVartotojo vadovas Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP
	Intel Fronthaul Compression FPGA IP [pdfVartotojo vadovas UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

Nuorodos

• Vartotojo vadovas