Fronthaul Compression FPGA IP
Посібник користувача
Fronthaul Compression FPGA IP
Fronthaul Compression Intel® FPGA IP Посібник користувача
Оновлено для Intel® Quartus® Prime
Design Suite: 21.4 IP
Версія: 1.0.1
Про Fronthaul Compression Intel® FPGA IP
Fronthaul Compression IP складається зі стиснення та декомпресії для даних IQ U-площини. Механізм стиснення обчислює µ-закон або блочне стиснення з плаваючою комою на основі заголовка стиснення даних користувача (udCompHdr). Ця IP-адреса використовує потоковий інтерфейс Avalon для даних IQ, каналів сигналів, а також для метаданих і сигналів бічної смуги, а також інтерфейс відображення пам’яті Avalon для регістрів керування та стану (CSR).
IP-карти стислих IQ і параметр стиснення даних користувача (udCompParam) відповідно до формату кадру корисного навантаження розділу, зазначеного в специфікації O-RAN Fronthaul Control, User and Synchronization Plane Version 3.0 April 2020 (O-RAN-WG4.CUS .0-v03.00). Ширина даних потокового приймача та вихідного інтерфейсу Avalon становить 128 біт для інтерфейсу програми та 64 біти для транспортного інтерфейсу для підтримки максимального співвідношення стиснення 2:1.
Пов'язана інформація
О-РАН webсайт
1.1. Fronthaul Compression Intel® FPGA IP-функції
- -закон та блочне стиснення та розпакування чисел з плаваючою комою
- Ширина IQ від 8 до 16 біт
- Статична та динамічна конфігурація формату U-площини IQ і заголовка стиснення
- Багатосекційний пакет (якщо O-RAN Compliant увімкнено)
1.2. Fronthaul Compression Intel® FPGA IP Device Family Support Family
Intel пропонує такі рівні підтримки пристроїв для Intel FPGA IP:
- Попередня підтримка – IP доступний для моделювання та компіляції для цього сімейства пристроїв. Програмування FPGA file Підтримка (.pof) недоступна для програмного забезпечення Quartus Prime Pro Stratix 10 Edition Beta, тому закриття часу IP не може бути гарантоване. Моделі синхронізації включають початкові інженерні оцінки затримок на основі ранньої інформації після компонування. Моделі синхронізації можуть змінюватися, оскільки тестування кремнію покращує кореляцію між фактичним кремнієм і моделями синхронізації. Ви можете використовувати це IP-ядро для дослідження архітектури системи та використання ресурсів, моделювання, розпиновки, оцінки затримки системи, базової оцінки часу (конвеєрного бюджетування) і стратегії передачі вводу-виводу (ширина шляху даних, глибина пакету, компроміси стандартів вводу-виводу ).
- Попередня підтримка – Intel перевіряє IP-ядро за допомогою попередніх моделей синхронізації для цього сімейства пристроїв. IP-ядро відповідає всім функціональним вимогам, але все ще може проходити аналіз часу для сімейства пристроїв. Ви можете використовувати його у виробничих конструкціях з обережністю.
- Остаточна підтримка – Intel перевіряє IP-адресу за допомогою остаточних моделей синхронізації для цього сімейства пристроїв. IP відповідає всім функціональним і часовим вимогам для сімейства пристроїв. Ви можете використовувати його у виробничих конструкціях.
Таблиця 1. Підтримка родини IP-пристроїв Fronthaul Compression
| Сімейство пристроїв | Підтримка |
| Intel® Agilex™ (E-tile) | Попередній |
| Intel Agilex (F-плитка) | Аванс |
| Intel Arria® 10 | Остаточний |
| Intel Stratix® 10 (лише пристрої H- та E-tile) | Остаточний |
| Інші сімейства пристроїв | Без підтримки |
Таблиця 2. Оцінки швидкості, що підтримуються пристроєм
| Сімейство пристроїв | FPGA Fabric Speed Grade |
| Intel Agilex | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. Інформація про випуск для Fronthaul Compression Intel FPGA IP
IP-версії Intel FPGA відповідають версіям програмного забезпечення Intel Quartus® Prime Design Suite до версії 19.1. Починаючи з програмного забезпечення Intel Quartus Prime Design Suite версії 19.2, Intel FPGA IP має нову схему управління версіями.
Номер версії Intel FPGA IP (XYZ) може змінюватися з кожною версією програмного забезпечення Intel Quartus Prime. Зміна в:
- X вказує на значний перегляд IP. Якщо ви оновлюєте програмне забезпечення Intel Quartus Prime, вам потрібно повторно створити IP.
- Y означає, що IP містить нові функції. Відновіть свій IP, щоб включити ці нові функції.
- Z означає, що IP містить незначні зміни. Відновіть свій IP, щоб включити ці зміни.
Таблиця 3. Інформація про випуск Fronthaul Compression IP
| Пункт | опис |
| Версія | 1.0.1 |
| Дата випуску | лютий 2022 р |
| Код замовлення | IP-FH-COMP |
1.4. Продуктивність стиснення Fronthaul і використання ресурсів
Ресурси IP-адреси, націлені на пристрій Intel Agilex, пристрій Intel Arria 10 і пристрій Intel Stratix 10
Таблиця 4. Продуктивність стиснення Fronthaul і використання ресурсів
Усі записи призначені для IP-адреси стиснення та розпакування даних
| пристрій | IP | ALMs | Логічні регістри | M20K | |
| Первинний | Вторинний | ||||
| Intel Agilex | Блок з плаваючою точкою | 14,969 | 25,689 | 6,093 | 0 |
| µ-закон | 22,704 | 39,078 | 7,896 | 0 | |
| Блок-плаваюча кома та µ-закон | 23,739 | 41,447 | 8,722 | 0 | |
| Блок з плаваючою комою, µ-закон і розширена ширина IQ | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | Блок з плаваючою точкою | 12,403 | 16,156 | 5,228 | 0 |
| µ-закон | 18,606 | 23,617 | 5,886 | 0 | |
| Блок-плаваюча кома та µ-закон | 19,538 | 24,650 | 6,140 | 0 | |
| Блок з плаваючою комою, µ-закон і розширена ширина IQ | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | Блок з плаваючою точкою | 16,852 | 30,548 | 7,265 | 0 |
| µ-закон | 24,528 | 44,325 | 8,080 | 0 | |
| Блок-плаваюча кома та µ-закон | 25,690 | 47,357 | 8,858 | 0 | |
| Блок з плаваючою комою, µ-закон і розширена ширина IQ | 25,897 | 47,289 | 8,559 | 0 | |
Початок роботи з Fronthaul Compression Intel FPGA IP
Описує встановлення, параметризацію, імітацію та ініціалізацію Fronthaul Compression IP.
2.1. Отримання, встановлення та ліцензування Fronthaul Compression IP
Fronthaul Compression IP — це розширена IP-адреса Intel FPGA, яка не включена до випуску Intel Quartus Prime.
- Створіть обліковий запис My Intel, якщо у вас його немає.
- Увійдіть, щоб отримати доступ до Центру самообслуговування ліцензій (SSLC).
- Придбайте Fronthaul Compression IP.
- На сторінці SSLC натисніть «Запустити для IP». SSLC надає діалогове вікно інсталяції, яке допоможе вам інсталювати IP.
- Встановіть у те саме місце, що й папку Intel Quartus Prime.
Таблиця 5. Розташування установки компресора Fronthaul
| Розташування | програмне забезпечення | Платформа |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro Edition | Windows * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro Edition | Linux * |
Рисунок 1. Структура каталогу встановлення Fronthaul Compression IP. Каталог встановлення Intel Quartus Prime
Fronthaul Compression Intel FPGA IP тепер з’являється в каталозі IP.
Пов'язана інформація
- Intel FPGA webсайт
- Центр ліцензування самообслуговування (SSLC)
2.2. Параметризація IP стиснення Fronthaul
Швидко налаштуйте власну варіацію IP-адреси в редакторі IP-параметрів.
- Створіть проект Intel Quartus Prime Pro Edition, у який інтегруйте своє IP-ядро.
a. У Intel Quartus Prime Pro Edition натисніть File New Project Wizard, щоб створити новий проект Intel Quartus Prime, або File Відкрити проект, щоб відкрити існуючий проект Quartus Prime. Майстер запропонує вказати пристрій.
b. Укажіть сімейство пристроїв, яке відповідає вимогам до рівня швидкості для IP.
в. Натисніть Готово. - У каталозі IP виберіть Fronthaul Compression Intel FPGA IP. З’явиться вікно New IP Variation.
- Укажіть ім’я верхнього рівня для нової варіації IP-адреси. Редактор параметрів зберігає параметри варіації IP у a file названий .ip.
- Натисніть OK. З’явиться редактор параметрів.
Рисунок 2. Редактор IP-параметрів стиснення Fronthaul - Вкажіть параметри для вашого варіанту IP. Інформацію про конкретні параметри IP див. у розділі Параметри.
- Клацніть Design Example та вкажіть параметри для вашого дизайну, напрample.
Малюнок 3. Дизайн ExampРедактор параметрів - Натисніть Створити HDL. З’явиться діалогове вікно «Створення».
- Вкажіть вихід file параметри генерації, а потім натисніть «Створити». Варіація IP files генерувати відповідно до ваших вимог.
- Натисніть Готово. Редактор параметрів додає .ip верхнього рівня file до поточного проекту автоматично. Якщо вам буде запропоновано вручну додати .ip file до проекту клацніть Project Add/Remove Files у Project, щоб додати file.
- Після створення та створення екземпляра вашої варіації IP-адреси призначте відповідні контакти для портів підключення та встановіть відповідні параметри RTL для кожного екземпляра.
2.2.1. IP-параметри стиснення Fronthaul
Таблиця 6. IP-параметри Fronthaul Compression
| Ім'я | Дійсні значення |
опис |
| Напрямок даних | TX і RX, тільки TX, тільки RX | Виберіть TX для стиснення; RX для декомпресії. |
| Метод стиснення | BFP, mu-Law або BFP і mu-Law | Виберіть блок з плаваючою комою, µ-закон або обидва. |
| Ширина метаданих | 0 (вимкнути порти метаданих), 32, 64, 96, 128 (біт) | Укажіть розрядність шини метаданих (нестиснуті дані). |
| Увімкнути розширену ширину IQ | Увімкнути або вимкнути | Увімкніть для підтримуваного IqWidth від 8 до 16 біт. Вимкніть для підтримуваних IqWidth 9, 12, 14 і 16 біт. |
| Сумісність з O-RAN | Увімкнути або вимкнути | Увімкніть, щоб слідувати відображенню IP-адреси ORAN для порту метаданих і підтверджувати дійсний сигнал метаданих для кожного заголовка розділу. IP підтримує лише 128-бітні метадані. IP підтримує один або кілька розділів на пакет. Метадані дійсні в кожному розділі з твердженням про дійсність метаданих. Вимкніть, щоб IP-адреса використовувала метадані як сигнали наскрізного каналу без вимог зіставлення (наприклад: U-plone numPrb вважається 0). IP підтримує ширину метаданих 0 (вимкнути порти метаданих), 32, 64, 96, 128 біт. IP підтримує один розділ на пакет. Метадані дійсні лише один раз у твердженні про дійсність метаданих для кожного пакета. |
2.3. Згенерований IP File Структура
Програмне забезпечення Intel Quartus Prime Pro Edition генерує такі вихідні дані ядра IP file структура.
Таблиця 7. Згенерований IP Files
| File Ім'я |
опис |
| <ваш_ip>.ip | Система Platform Designer або IP-варіація верхнього рівня file.ваш_ip> це ім’я, яке ви надаєте своїй варіації IP. |
| <ваш_ip>.cmp | Декларація компонента VHDL (.cmp) file це текст file який містить локальні загальні визначення та визначення портів, які можна використовувати в дизайні VHDL files. |
| <ваш_ip>.html | Звіт, який містить інформацію про з’єднання, карту пам’яті, що показує адресу кожного підлеглого пристрою щодо кожного головного пристрою, до якого він підключений, і призначення параметрів. |
| <ваш_ip>_generation.rpt | Журнал створення IP або Platform Designer file. Підсумок повідомлень під час генерації IP. |
| <ваш_ip>.qgsimc | Перелічує параметри моделювання для підтримки поступової регенерації. |
| <ваш_ip>.qgsynthc | Перелічує параметри синтезу для підтримки поступової регенерації. |
| <ваш_ip>.qip | Містить всю необхідну інформацію про компонент IP для інтеграції та компіляції компонента IP у програмному забезпеченні Intel Quartus Prime. |
| <ваш_ip>.sopcinfo | Описує підключення та параметризацію IP-компонентів у вашій системі Platform Designer. Ви можете проаналізувати його вміст, щоб отримати вимоги під час розробки програмних драйверів для компонентів IP. Це використовують наступні інструменти, такі як ланцюг інструментів Nios® II file. .sopcinfo file і система.ч file згенеровані для ланцюжка інструментів Nios II містять інформацію про карту адрес для кожного підлеглого пристрою відносно кожного головного, який отримує доступ до підлеглого. Різні ведучі можуть мати різну карту адрес для доступу до певного веденого компонента. |
| <ваш_ip>.csv | Містить інформацію про стан оновлення IP-компонента. |
| <ваш_ip>.bsf | Символ блоку File (.bsf) представлення варіації IP для використання в блок-схемі Intel Quartus Prime Files (.bdf). |
| <ваш_ip>.spd | Обов'язковий вхід file для ip-make-simscript для створення сценаріїв моделювання для підтримуваних симуляторів. .spd file містить список fileгенерується для моделювання разом з інформацією про спогади, які можна ініціалізувати. |
| <ваш_ip>.ppf | Пін-планувальник File (.ppf) зберігає призначення портів і вузлів для IP-компонентів, створених для використання з Pin Planner. |
| <ваш_ip>_bb.v | Ви можете використовувати чорну скриньку Verilog (_bb.v) file як порожнє оголошення модуля для використання як чорний ящик. |
| <ваш_ip>_inst.v або _inst.vhd | HDL exampшаблон створення екземпляра. Ви можете скопіювати та вставити вміст цього file у ваш HDL file щоб створити екземпляр варіації IP. |
| <ваш_ip>.v абоваш_ip>.vhd | HDL fileякі створюють екземпляри кожного підмодуля або дочірнього IP-ядра для синтезу чи моделювання. |
| наставник/ | Містить сценарій ModelSim* msim_setup.tcl для налаштування та запуску симуляції. |
| synopsys/vcs/ synopsys/vcsmx/ | Містить сценарій оболонки vcs_setup.sh для налаштування та запуску симуляції VCS*. Містить сценарій оболонки vcsmx_setup.sh і synopsys_ sim.setup file щоб налаштувати та запустити симуляцію VCS MX*. |
| каденція/ | Містить сценарій оболонки ncsim_setup.sh та інші налаштування files для налаштування та запуску моделювання NCSIM*. |
| aldec/ | Містить сценарій оболонки rivierapro_setup.sh для налаштування та запуску симуляції Aldec*. |
| xcelium/ | Містить сценарій оболонки xcelium_setup.sh та інші налаштування files для налаштування та запуску симуляції Xcelium*. |
| підмодулі/ | Містить HDL files для підмодулів ядра IP. |
| <дочірні ядра IP>/ | Для кожного згенерованого дочірнього основного каталогу IP Platform Designer створює підкаталоги synth/ і sim/. |
Функціональний опис Fronthaul Compression IP
Малюнок 4. IP Fronthaul Compression включає стиснення та декомпресію. Fronthaul Compression IP Блок-схема
Компресія та декомпресія
Блок зсуву бітів на основі блоку попередньої обробки генерує оптимальні зсуви бітів для блоку ресурсу з 12 елементів ресурсу (RE). Блок зменшує шум квантування, особливо дляamplitude sampлес. Таким чином, це зменшує величину вектора помилки (EVM), яку вводить стиснення. Алгоритм стиснення практично не залежить від значення потужності. Припускаючи комплексний вхід samples дорівнює x = x1 + jxQ, максимальне абсолютне значення реальних і уявних компонентів для блоку ресурсів дорівнює:
Маючи максимальне абсолютне значення для блоку ресурсів, наступне рівняння визначає значення зсуву вліво, призначене цьому блоку ресурсів:
Де bitWidth — ширина вхідного біта.
IP підтримує коефіцієнти стиснення 8, 9, 10, 11, 12, 13, 14, 15, 16.
Стиснення та декомпресія за законом Mu-Law
Алгоритм використовує техніку компандування Mu-law, яку широко використовує стиснення мови. Ця техніка пропускає вхідний нестиснений сигнал x через компресор із функцією f(x) перед округленням і скороченням бітів. Техніка надсилає стислі дані, y, через інтерфейс. Отримані дані проходять через функцію розширення (яка є зворотною компресору, F-1(y). Метод відтворює нестиснуті дані з мінімальною помилкою квантування.
Рівняння 1. Функції компресора та декомпресора
Алгоритм стиснення Mu-law IQ відповідає специфікації O-RAN.
Пов'язана інформація
О-РАН webсайт
3.1. IP-сигнали стиснення Fronthaul
Підключайтеся та керуйте IP.
Годинник і сигнали інтерфейсу скидання=
Таблиця 8. Сигнали годинника та інтерфейсу скидання
| Назва сигналу | Розрядність | Напрямок |
опис |
| tx_clk | 1 | Введення | Годинник передавача. Тактова частота становить 390.625 МГц для 25 Гбіт/с і 156.25 МГц для 10 Гбіт/с. Усі сигнали інтерфейсу передавача синхронізовані з цим годинником. |
| rx_clk | 1 | Введення | Годинник-приймач. Тактова частота становить 390.625 МГц для 25 Гбіт/с і 156.25 МГц для 10 Гбіт/с. Усі сигнали інтерфейсу приймача синхронні з цим годинником. |
| csr_clk | 1 | Введення | Годинник для інтерфейсу CSR. Тактова частота 100 МГц. |
| tx_rst_n | 1 | Введення | Активний низький скидання для інтерфейсу передавача, синхронного з tx_clk. |
| rx_rst_n | 1 | Введення | Активний низький рівень скидання для інтерфейсу приймача, синхронного з rx_clk. |
| csr_rst_n | 1 | Введення | Активний низький рівень скидання для інтерфейсу CSR, синхронного з csr_clk. |
Передача сигналів транспортного інтерфейсу
Таблиця 9. Передача сигналів транспортного інтерфейсу
Усі типи сигналів є цілими без знака.
|
Назва сигналу |
Розрядність | Напрямок |
опис |
| tx_avst_source_valid | 1 | Вихід | Коли встановлено, це означає, що дійсні дані доступні на avst_source_data. |
| tx_avst_source_data | 64 | Вихід | Поля PRB, включаючи udCompParam, iSample та qSample. Поля PRB наступного розділу об’єднані з полем PRB попереднього розділу. |
| tx_avst_source_startofpacket | 1 | Вихід | Вказує на перший байт кадру. |
| tx_avst_source_endofpacket | 1 | Вихід | Вказує останній байт кадру. |
| tx_avst_source_ready | 1 | Введення | Коли встановлено, це означає, що транспортний рівень готовий приймати дані. readyLatency = 0 для цього інтерфейсу. |
| tx_avst_source_empty | 3 | Вихід | Вказує кількість порожніх байтів у avst_source_data, коли стверджується avst_source_endofpacket. |
| tx_udcomphdr_o | 8 | Вихід | Поле заголовка стиснення даних користувача. Синхронно з tx_avst_source_valid. Визначає метод стиснення та розрядність IQ для даних користувача в розділі даних. • [7:4] : udIqWidth • 16 для udIqWidth=0, інакше дорівнює udIqWidth e,g: — 0000b означає, що I та Q мають ширину 16 біт; — 0001b означає, що I та Q мають ширину 1 біт; — 1111b означає, що I і Q мають ширину 15 біт • [3:0] : udCompMeth — 0000b — немає стиснення — 0001b – блок з плаваючою комою — 0011b – µ-закон — інші — зарезервовано для майбутніх методів. |
| tx_metadata_o | METADATA_WIDTH | Вихід | Прохідні сигнали проходять і не стискаються. Синхронно з tx_avst_source_valid. Конфігурована бітова ширина METADATA_WIDTH. Коли ви вмикаєте Сумісність з O-RAN, зверніться до Таблиця 13 на сторінці 17. Коли ви вимкнете Сумісність з O-RAN, цей сигнал дійсний лише тоді, коли tx_avst_source_startofpacket дорівнює 1. tx_metadata_o не має дійсного сигналу та використовує tx_avst_source_valid для вказівки дійсного циклу. Недоступно після вибору 0 Вимкніть порти метаданих для Ширина метаданих. |
Отримувати сигнали транспортного інтерфейсу
Таблиця 10. Сигнали транспортного інтерфейсу прийому
Відсутність зворотного тиску на цьому інтерфейсі. Порожній потоковий сигнал Avalon не є необхідним у цьому інтерфейсі, оскільки він завжди дорівнює нулю.
| Назва сигналу | Розрядність | Напрямок |
опис |
| rx_avst_sink_valid | 1 | Введення | Коли стверджується, це означає, що дійсні дані доступні на avst_sink_data. Немає сигналу avst_sink_ready на цьому інтерфейсі. |
| rx_avst_sink_data | 64 | Введення | Поля PRB, включаючи udCompParam, iSample та qSample. Поля PRB наступного розділу об’єднані з полем PRB попереднього розділу. |
| rx_avst_sink_startofpacket | 1 | Введення | Вказує на перший байт кадру. |
| rx_avst_sink_endofpacket | 1 | Введення | Вказує останній байт кадру. |
| rx_avst_sink_error | 1 | Введення | Коли стверджується в тому самому циклі, що й avst_sink_endofpacket, вказує, що поточний пакет є пакетом помилки |
| rx_udcomphdr_i | 8 | Введення | Поле заголовка стиснення даних користувача. Синхронно з rx_metadata_valid_i. Визначає метод стиснення та бітову ширину IQ для даних користувача в розділі даних. • [7:4] : udIqWidth • 16 для udIqWidth=0, інакше дорівнює udIqWidth. напр — 0000b означає, що I та Q мають ширину 16 біт; — 0001b означає, що I та Q мають ширину 1 біт; — 1111b означає, що I і Q мають ширину 15 біт • [3:0] : udCompMeth — 0000b — немає стиснення — 0001b – блок з плаваючою комою — 0011b – µ-закон — інші — зарезервовано для майбутніх методів. |
| rx_metadata_i | METADATA_WIDTH | Введення | Нестиснутий канал пропускає сигнали. Сигнали rx_metadata_i дійсні, коли встановлено rx_metadata_valid_i, синхронно з rx_avst_sink_valid. Конфігурована бітова ширина METADATA_WIDTH. Коли ви вмикаєте Сумісність з O-RAN, зверніться до Таблиця 15 на сторінці 18. Коли ви вимикаєте Сумісність з O-RAN, цей сигнал rx_metadata_i дійсний лише тоді, коли і rx_metadata_valid_i, і rx_avst_sink_startofpacket дорівнюють 1. Недоступно, коли ви вибираєте 0 Вимкніть порти метаданих для Ширина метаданих. |
| rx_metadata_valid_i | 1 | Введення | Вказує, що заголовки (rx_udcomphdr_i та rx_metadata_i) дійсні. Синхронно з rx_avst_sink_valid. Обов'язковий сигнал. Для зворотної сумісності O-RAN стверджуйте rx_metadata_valid_i, якщо IP має дійсні IE загального заголовка та IE повторюваних розділів. Надавши нові поля блоку фізичних ресурсів розділу (PRB) у rx_avst_sink_data, надайте нові IE розділу у вхідних даних rx_metadata_i разом із rx_metadata_valid_i. |
Передавати сигнали інтерфейсу програми
Таблиця 11. Передача сигналів інтерфейсу програми
|
Назва сигналу |
Розрядність | Напрямок |
опис |
| tx_avst_sink_valid | 1 | Введення | Коли встановлено, це означає, що в цьому інтерфейсі доступні дійсні поля PRB. Під час роботи в потоковому режимі переконайтеся, що між початком і кінцем пакета не скасовано дійсний сигнал. Єдиним винятком є скасування сигналу готовності. |
| tx_avst_sink_data | 128 | Введення | Дані з прикладного рівня в мережевому порядку байтів. |
| tx_avst_sink_startofpacket | 1 | Введення | Вказує на перший байт PRB пакета |
| tx_avst_sink_endofpacket | 1 | Введення | Вказує останній байт PRB пакета |
| tx_avst_sink_ready | 1 | Вихід | Коли встановлено, це означає, що IP-адреса O-RAN готова прийняти дані з інтерфейсу програми. readyLatency = 0 для цього інтерфейсу |
| tx_udcomphdr_i | 8 | Введення | Поле заголовка стиснення даних користувача. Синхронно з tx_avst_sink_valid. Визначає метод стиснення та бітову ширину IQ для даних користувача в розділі даних. • [7:4] : udIqWidth • 16 для udIqWidth=0, інакше дорівнює udIqWidth. напр — 0000b означає, що I та Q мають ширину 16 біт; — 0001b означає, що I та Q мають ширину 1 біт; — 1111b означає, що I і Q мають ширину 15 біт • [3:0] : udCompMeth — 0000b — немає стиснення — 0001b – блок з плаваючою комою — 0011b – µ-закон — інші — зарезервовано для майбутніх методів. |
| tx_metadata_i | METADATA_WIDTH | Введення | Прохідні сигнали проходять і не стискаються. Синхронно з tx_avst_sink_valid. Конфігурована бітова ширина METADATA_WIDTH. Коли ви вмикаєте Сумісність з O-RAN, зверніться до Таблиця 13 на сторінці 17. Коли ви вимикаєте Сумісність з O-RAN, цей сигнал дійсний лише тоді, коли tx_avst_sink_startofpacket дорівнює 1. tx_metadata_i не має дійсного сигналу та використовує tx_avst_sink_valid, щоб вказати дійсний цикл. Недоступно після вибору 0 Вимкніть порти метаданих для Ширина метаданих. |
Отримувати сигнали інтерфейсу програми
Таблиця 12. Отримання сигналів інтерфейсу програми
|
Назва сигналу |
Розрядність | Напрямок |
опис |
| rx_avst_source_valid | 1 | Вихід | Коли встановлено, це означає, що в цьому інтерфейсі доступні дійсні поля PRB. На цьому інтерфейсі немає сигналу avst_source_ready. |
| rx_avst_source_data | 128 | Вихід | Дані до прикладного рівня в мережевому порядку байтів. |
| rx_avst_source_startofpacket | 1 | Вихід | Вказує на перший байт PRB пакета |
| rx_avst_source_endofpacket | 1 | Вихід | Вказує останній байт PRB пакета |
| rx_avst_source_error | 1 | Вихід | Вказує, що пакет містить помилку |
| rx_udcomphdr_o | 8 | Вихід | Поле заголовка стиснення даних користувача. Синхронно з rx_avst_source_valid. Визначає метод стиснення та бітову ширину IQ для даних користувача в розділі даних. • [7:4] : udIqWidth • 16 для udIqWidth=0, інакше дорівнює udIqWidth. напр — 0000b означає, що I та Q мають ширину 16 біт; — 0001b означає, що I та Q мають ширину 1 біт; — 1111b означає, що I і Q мають ширину 15 біт • [3:0] : udCompMeth — 0000b — немає стиснення — 0001b – блок з плаваючою комою (BFP) — 0011b – µ-закон — інші — зарезервовано для майбутніх методів. |
| rx_metadata_o | METADATA_WIDTH | Вихід | Нестиснутий канал пропускає сигнали. Сигнали rx_metadata_o дійсні, коли встановлено rx_metadata_valid_o, синхронно з rx_avst_source_valid. Конфігурована бітова ширина METADATA_WIDTH. Коли ви вмикаєте Сумісність з O-RAN, зверніться до Таблиця 14 на сторінці 18. Коли ви вимикаєте Сумісність з O-RAN, rx_metadata_o дійсний лише тоді, коли rx_metadata_valid_o дорівнює 1. Недоступно після вибору 0 Вимкніть порти метаданих для Ширина метаданих. |
| rx_metadata_valid_o | 1 | Вихід | Вказує, що заголовки (rx_udcomphdr_o та rx_metadata_o) дійсні. rx_metadata_valid_o стверджується, коли rx_metadata_o дійсний, синхронно з rx_avst_source_valid. |
Відображення метаданих для зворотної сумісності O-RAN
Таблиця 13. tx_metadata_i 128-бітний вхід
|
Назва сигналу |
Розрядність | Напрямок | опис |
Відображення метаданих |
| Зарезервовано | 16 | Введення | Зарезервовано. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Введення | Розмір пакета U-plane у байтах для потокового режиму. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Введення | SeqID пакета, який витягується з транспортного заголовка eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Введення | PCID для транспортування eCPRI та RoEflowId для передачі радіо через Ethernet (RoE). |
tx_metadata_i[79:64] |
| Зарезервовано | 4 | Введення | Зарезервовано. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | Введення | Напрям даних gNB. Діапазон значень: {0b=Rx (тобто завантаження), 1b=Tx (тобто завантаження)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | Введення | Визначає індекс для фільтру каналів, який буде використовуватися між даними IQ і радіоінтерфейсом. Діапазон значень: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Введення | Лічильник для кадрів 10 мс (період згортання 2.56 секунди), зокрема frameId= номер кадру за модулем 256. Діапазон значень: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Введення | Лічильник субкадрів 1 мс у кадрі 10 мс. Діапазон значень: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Введення | Цей параметр є номером слота в субкадрі 1 мс. За цим параметром враховуються всі слоти в одному субфреймі. Діапазон значень: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | Введення | Визначає номер символу в слоті. Діапазон значень: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Введення | Ідентифікатор розділу зіставляє розділи даних площини U з відповідним повідомленням площини С (і типом розділу), пов’язаним із даними. Діапазон значень: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Введення | Індикатор блокування ресурсів. Укажіть, чи використовується кожен блок ресурсу, чи використовується кожен інший блок ресурсу. Діапазон значень: {0b=кожен використаний блок ресурсів; 1b=використаний кожен інший блок ресурсів} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Введення | Початковий PRB розділу даних площини користувача. Діапазон значень: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Введення | Визначте PRB, де дійсний розділ даних площини користувача. | tx_metadata_i[7:0] |
| Діапазон значень: {0000 0001b-1111 1111b, 0000 0000b = усі PRB у вказаному інтервалі піднесучих (SCS) і пропускній здатності несучої} | ||||
| tx_u_udCompHdr | 8 | Введення | Визначте метод стиснення та розрядність IQ даних користувача в розділі даних. Діапазон значень: {0000 0000b-1111 1111b} | Н/З (tx_udcomphdr_i) |
Таблиця 14. rx_metadata_valid_i/o
|
Назва сигналу |
Розрядність | Напрямок | опис |
Відображення метаданих |
| rx_sec_hdr_valid | 1 | Вихід | Якщо rx_sec_hdr_valid дорівнює 1, поля даних розрізу U-площини є дійсними. Загальні IE заголовків є дійсними, коли встановлено rx_sec_hdr_valid, синхронно з avst_sink_u_startofpacket і avst_sink_u_valid. IE повторюваних розділів дійсні, коли встановлено rx_sec_hdr_valid, синхронно з avst_sink_u_valid. Після надання нових полів PRB розділу в avst_sink_u_data надайте нові IE розділів із затвердженням rx_sec_hdr_valid. |
rx_metadata_valid_o |
Таблиця 15. rx_metadata_o 128-бітний вихід
| Назва сигналу | Розрядність | Напрямок | опис |
Відображення метаданих |
| Зарезервовано | 32 | Вихід | Зарезервовано. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Вихід | SeqID пакета, який витягується з транспортного заголовка eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Вихід | PCID для транспортування eCPRI та RoEflowId для транспортування RoE | rx_metadata_o[79:64] |
| зарезервований | 4 | Вихід | Зарезервовано. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Вихід | Напрям даних gNB. Діапазон значень: {0b=Rx (тобто завантаження), 1b=Tx (тобто завантаження)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Вихід | Визначає індекс для фільтру каналів для використання між даними IQ і радіоінтерфейсом. Діапазон значень: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Вихід | Лічильник для кадрів тривалістю 10 мс (період згортання 2.56 секунди), зокрема frameId= номер кадру за модулем 256. Діапазон значень: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Вихід | Лічильник субкадрів 1 мс у кадрі 10 мс. Діапазон значень: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Вихід | Номер слота в субфреймі тривалістю 1 мс. За цим параметром враховуються всі слоти в одному субфреймі. Діапазон значень: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | Вихід | Визначає номер символу в слоті. Діапазон значень: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Вихід | Ідентифікатор розділу зіставляє розділи даних площини U з відповідним повідомленням площини С (і типом розділу), пов’язаним із даними. Діапазон значень: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Вихід | Індикатор блокування ресурсів. Вказує, чи використовується кожен блок ресурсу, чи використовується кожен інший ресурс. Діапазон значень: {0b=кожен використаний блок ресурсів; 1b=використаний кожен інший блок ресурсів} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Вихід | Початковий PRB розділу даних площини користувача. Діапазон значень: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Вихід | Визначає PRB, де дійсний розділ даних площини користувача. Діапазон значень: {0000 0001b-1111 1111b, 0000 0000b = усі PRB у вказаній смузі пропускання SCS і несучої} |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Вихід | Визначає метод стиснення та розрядність IQ даних користувача в розділі даних. Діапазон значень: {0000 0000b-1111 1111b} |
Н/З (rx_udcomphdr_o) |
Сигнали інтерфейсу CSR
Таблиця 16. Сигнали інтерфейсу CSR
| Назва сигналу | Розрядна ширина | Напрямок |
опис |
| csr_address | 16 | Введення | Адреса реєстру конфігурації. |
| csr_write | 1 | Введення | Увімкнути запис у регістр конфігурації. |
| csr_writedata | 32 | Введення | Дані запису регістру конфігурації. |
| csr_readdata | 32 | Вихід | Дані зчитування регістра конфігурації. |
| csr_read | 1 | Введення | Увімкнути читання регістру конфігурації. |
| csr_readdatavalid | 1 | Вихід | Дані читання регістра конфігурації дійсні. |
| csr_waitrequest | 1 | Вихід | Запит очікування на реєстрацію конфігурації. |
IP-регістри стиснення Fronthaul
Контролюйте та відстежуйте функціональність переднього стиснення через інтерфейс керування та стану.
Таблиця 17. Карта реєстру
| CSR_ADDRESS (зсув слова) | Ім'я реєстрації |
| 0x0 | режим_стиснення |
| 0x1 | tx_error |
| 0x2 | rx_error |
Таблиця 18. Регістр compression_mode
| Розрядна ширина | опис | Доступ |
Значення HW Reset |
| 31:9 | Зарезервовано | RO | 0x0 |
| 8:8 | Функціональний режим: • 1'b0 — режим статичного стиснення • 1'b1 — режим динамічного стиснення |
RW | 0x0 |
| 7:0 | Статичний заголовок стиснення даних користувача: • 7:4 – udIqWidth — 4'b0000 — це 16 біт — 4'b1111 — це 15 біт -: — 4'b0001 — це 1 біт • 3:0 – udCompMeth — 4'b0000 — відсутність стиснення — 4'b0001 — блок з плаваючою комою — 4'b0011 — µ-закон • Інші зарезервовані |
RW | 0x0 |
Таблиця 19. Реєстр помилок tx
| Розрядна ширина | опис | Доступ |
Значення HW Reset |
| 31:2 | Зарезервовано | RO | 0x0 |
| 1:1 | Недійсний IqWidth. IP встановлює Iqwidth на 0 (16-бітний Iqwidth), якщо він виявляє недійсний або непідтримуваний Iqwidth. | RW1C | 0x0 |
| 0:0 | Недійсний метод стиснення. IP скидає пакет. | RW1C | 0x0 |
Таблиця 20. Реєстр помилок rx
| Розрядна ширина | опис | Доступ |
Значення HW Reset |
| 31:8 | Зарезервовано | RO | 0x0 |
| 1:1 | Недійсний IqWidth. IP скидає пакет. | RW1C | 0x0 |
| 0:0 | Недійсний метод стиснення. IP встановлює такий метод стиснення, який підтримується за замовчуванням: • Увімкнено лише блочну плаваючу кому: за умовчанням використовується блокова плаваюча кома. • Увімкнено лише μ-закон: за умовчанням встановлено μ-закон. • Увімкнено як блочну плаваючу точку, так і μ-закон: за замовчуванням використовується блочна плаваюча кома. |
RW1C | 0x0 |
Fronthaul Compression Intel FPGA IPs Архів посібника користувача
Останні та попередні версії цього документа див. у: Fronthaul Compression Intel FPGA IP User Guide. Якщо IP-адреса або версія програмного забезпечення відсутні в списку, застосовується посібник користувача для попередньої IP-адреси або версії програмного забезпечення.
Історія версій документів для Fronthaul Compression Intel FPGA IP User Guide
|
Версія документа |
Версія Intel Quartus Prime | Версія IP |
Зміни |
| 2022.08.08 | 21.4 | 1.0.1 | Виправлена ширина метаданих від 0 до 0 (вимкнути порти метаданих). |
| 2022.03.22 | 21.4 | 1.0.1 | • Поміняні описи сигналів: — tx_avst_sink_data і tx_avst_source_data — rx_avst_sink_data та rx_avst_source_data • Додано Оцінки швидкості, що підтримуються пристроєм стіл • Додано Продуктивність і використання ресурсів |
| 2021.12.07 | 21.3 | 1.0.0 | Оновлений код замовлення. |
| 2021.11.23 | 21.3 | 1.0.0 | Початковий випуск. |
Корпорація Intel. Всі права захищені. Intel, логотип Intel та інші знаки Intel є товарними знаками корпорації Intel або її дочірніх компаній. Intel гарантує роботу своїх FPGA та напівпровідникових продуктів відповідно до поточних специфікацій відповідно до стандартної гарантії Intel, але залишає за собою право вносити зміни в будь-які продукти та послуги в будь-який час без попередження. Корпорація Intel не бере на себе жодної відповідальності чи зобов’язань, що виникають у зв’язку із застосуванням або використанням будь-якої інформації, продукту чи послуги, описаних у цьому документі, за винятком випадків, чітко наданих корпорацією Intel у письмовій формі. Клієнтам Intel рекомендується отримати останню версію специфікацій пристрою, перш ніж покладатися на будь-яку опубліковану інформацію та перед тим, як розміщувати замовлення на продукти чи послуги. *Інші назви та бренди можуть бути власністю інших осіб.
Онлайн-версія
Надіслати відгук
ID: 709301
УГ-20346
Версія: 2022.08.08
ISO 9001: 2015 Зареєстровано
Документи / Ресурси
 |
Intel Fronthaul Compression FPGA IP [pdfПосібник користувача Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP |
 |
Intel Fronthaul Compression FPGA IP [pdfПосібник користувача UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP |
