Fronthaul Compression FPGA IP
ຄູ່ມືຜູ້ໃຊ້

Fronthaul Compression FPGA IP

ຄູ່ມືຜູ້ໃຊ້ Fronthaul Compression Intel® FPGA IP
ອັບເດດສໍາລັບ Intel® Quartus® Prime
ການອອກແບບຊຸດ: 21.4 IP
ລຸ້ນ: 1.0.1

ກ່ຽວກັບ Fronthaul Compression Intel® FPGA IP

Fronthaul Compression IP ປະກອບດ້ວຍການບີບອັດແລະການບີບອັດສໍາລັບຂໍ້ມູນ U-plane IQ. ເຄື່ອງຈັກບີບອັດຄິດໄລ່ µ-law ຫຼື block ການບີບອັດຈຸດທີ່ເລື່ອນໄດ້ໂດຍອີງໃສ່ສ່ວນຫົວການບີບອັດຂໍ້ມູນຜູ້ໃຊ້ (udCompHdr). IP ນີ້ໃຊ້ການໂຕ້ຕອບ Avalon streaming ສໍາລັບຂໍ້ມູນ IQ, ສັນຍານ conduit, ແລະສໍາລັບ metadata ແລະສັນຍານ sideband, ແລະ Avalon memory-mated interface ສໍາລັບການຄວບຄຸມແລະສະຖານະພາບ (CSRs).
ແຜນທີ່ IP ບີບອັດ IQs ແລະພາລາມິເຕີການບີບອັດຂໍ້ມູນຜູ້ໃຊ້ (udCompParam) ຕາມຮູບແບບກອບ payload ພາກສ່ວນທີ່ລະບຸໄວ້ໃນ O-RAN ສະເພາະ O-RAN Fronthaul Control, ຜູ້ໃຊ້ ແລະການຊິງໂຄໄນຂອງຍົນ Version 3.0 ເມສາ 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon streaming sink ແລະຄວາມກວ້າງຂອງຂໍ້ມູນການໂຕ້ຕອບແຫຼ່ງແມ່ນ 128-bits ສໍາລັບການໂຕ້ຕອບຄໍາຮ້ອງສະຫມັກແລະ 64 bits ສໍາລັບການໂຕ້ຕອບການຂົນສົ່ງເພື່ອສະຫນັບສະຫນູນອັດຕາສ່ວນ compressoin ສູງສຸດຂອງ 2: 1.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
O-RAN webເວັບໄຊ
1.1. ຄຸນສົມບັດຂອງ Fronthaul Compression Intel® FPGA IP

• - ກົດ​ຫມາຍ​ແລະ​ຕັນ​ການ​ບີບ​ອັດ​ຈຸດ​ທີ່​ເລື່ອນ​ໄດ້​ແລະ decompression​
• IQ width 8-bit ຫາ 16-bit
• ການຕັ້ງຄ່າຄົງທີ່ ແລະແບບເຄື່ອນໄຫວຂອງຮູບແບບ IQ ຂອງຍົນ U ແລະສ່ວນຫົວການບີບອັດ
• Multisections packet (ຖ້າ O-RAN Compliant ເປີດຢູ່)

1.2. Fronthaul Compression Intel® FPGA IP Device Family Support
Intel ສະຫນອງລະດັບສະຫນັບສະຫນູນອຸປະກອນຕໍ່ໄປນີ້ສໍາລັບ Intel FPGA IP:

• ການຊ່ວຍເຫຼືອລ່ວງຫນ້າ – IP ແມ່ນມີໃຫ້ສໍາລັບການຈໍາລອງແລະການລວບລວມສໍາລັບຄອບຄົວອຸປະກອນນີ້. ໂປຣແກຣມ FPGA file ການຮອງຮັບ (.pof) ບໍ່ສາມາດໃຊ້ໄດ້ສຳລັບຊອບແວ Quartus Prime Pro Stratix 10 Edition Beta ແລະເນື່ອງຈາກການປິດເວລາ IP ດັ່ງກ່າວບໍ່ສາມາດຮັບປະກັນໄດ້. ຮູບແບບການກໍານົດເວລາປະກອບມີການຄາດຄະເນທາງວິສະວະກໍາເບື້ອງຕົ້ນຂອງການຊັກຊ້າໂດຍອີງໃສ່ຂໍ້ມູນຫລັງການຈັດວາງເບື້ອງຕົ້ນ. ຮູບແບບການກໍານົດເວລາແມ່ນມີການປ່ຽນແປງຍ້ອນວ່າການທົດສອບຊິລິຄອນປັບປຸງຄວາມສໍາພັນລະຫວ່າງຊິລິໂຄນຕົວຈິງແລະຕົວແບບກໍານົດເວລາ. ທ່ານ​ສາ​ມາດ​ນໍາ​ໃຊ້​ຫຼັກ IP ນີ້​ສໍາ​ລັບ​ການ​ສະ​ຖາ​ປັດ​ຕະ​ຂອງ​ລະ​ບົບ​ແລະ​ການ​ນໍາ​ໃຊ້​ຊັບ​ພະ​ຍາ​ກອນ​ການ​ສຶກ​ສາ​ການ​ຈໍາ​ລອງ​, pinout​, ການ​ປະ​ເມີນ​ຜົນ​ການ​ຊັກ​ຊ້າ​ຂອງ​ລະ​ບົບ​, ການ​ປະ​ເມີນ​ຜົນ​ກໍາ​ນົດ​ເວ​ລາ​ຂັ້ນ​ພື້ນ​ຖານ (ງົບ​ປະ​ມານ​ທໍ່​)​, ແລະ​ຍຸດ​ທະ​ສາດ​ການ​ໂອນ I/O (ຄວາມ​ກວ້າງ​ຂອງ​ເສັ້ນ​ທາງ​ຂໍ້​ມູນ​, ຄວາມ​ເລິກ​ລະ​ເບີດ​, ການ​ແລກ​ປ່ຽນ​ມາດ​ຕະ​ຖານ I/O​. ).
• ການຊ່ວຍເຫຼືອເບື້ອງຕົ້ນ-Intel ກວດສອບຫຼັກ IP ທີ່ມີຮູບແບບການກໍານົດເວລາເບື້ອງຕົ້ນສໍາລັບຄອບຄົວອຸປະກອນນີ້. ຫຼັກ IP ຕອບສະໜອງໄດ້ທຸກຄວາມຕ້ອງການນຳໃຊ້, ແຕ່ອາດຈະຍັງຢູ່ໃນຂັ້ນຕອນການວິເຄາະເວລາສຳລັບຄອບຄົວອຸປະກອນ. ທ່ານສາມາດນໍາໃຊ້ມັນໃນການອອກແບບການຜະລິດດ້ວຍຄວາມລະມັດລະວັງ.
• ການຊ່ວຍເຫຼືອຄັ້ງສຸດທ້າຍ–Intel ກວດສອບ IP ທີ່ມີຮູບແບບການກໍານົດເວລາສຸດທ້າຍສໍາລັບຄອບຄົວອຸປະກອນນີ້. IP ຕອບສະໜອງໄດ້ທຸກຄວາມຕ້ອງການດ້ານການເຮັດວຽກ ແລະເວລາສຳລັບຄອບຄົວອຸປະກອນ. ທ່ານສາມາດນໍາໃຊ້ມັນໃນການອອກແບບການຜະລິດ.

ຕາຕະລາງ 1. Fronthaul Compression IP Device Family Support

ຄອບຄົວອຸປະກອນ	ສະຫນັບສະຫນູນ
Intel® Agilex™ (E-tile)	ເບື້ອງຕົ້ນ
Intel Agilex (F-tile)	ລ່ວງໜ້າ
Intel Arria® 10	ສຸດທ້າຍ
Intel Stratix® 10 (H-, ແລະອຸປະກອນ E-tile ເທົ່ານັ້ນ)	ສຸດທ້າຍ
ຄອບຄົວອຸປະກອນອື່ນໆ	ບໍ່ມີການສະຫນັບສະຫນູນ

ຕາຕະລາງ 2. ລະດັບຄວາມໄວທີ່ຮອງຮັບອຸປະກອນ

ຄອບຄົວອຸປະກອນ	ເກຣດຄວາມໄວຜ້າ FPGA
Intel Agilex	3
Intel Arria 10	2
Intel Stratix 10	2

1.3. ປ່ອຍຂໍ້ມູນສໍາລັບ Fronthaul Compression Intel FPGA IP
ລຸ້ນ Intel FPGA IP ກົງກັບລຸ້ນຊອບແວ Intel Quartus® Prime Design Suite ຈົນຮອດ v19.1. ເລີ່ມຕົ້ນໃນຊອບແວ Intel Quartus Prime Design Suite ເວີຊັ່ນ 19.2, Intel FPGA IP ມີໂຄງການສະບັບໃໝ່.
ໝາຍເລກ Intel FPGA IP version (XYZ) ສາມາດປ່ຽນແປງໄດ້ກັບແຕ່ລະລຸ້ນຊອບແວ Intel Quartus Prime. ການປ່ຽນແປງໃນ:

• X ຊີ້ໃຫ້ເຫັນເຖິງການປັບປຸງທີ່ສໍາຄັນຂອງ IP. ຖ້າທ່ານອັບເດດຊອບແວ Intel Quartus Prime, ທ່ານຕ້ອງສ້າງ IP ຄືນໃໝ່.
• Y ຊີ້ໃຫ້ເຫັນ IP ປະກອບມີຄຸນສົມບັດໃຫມ່. ສ້າງ IP ຂອງທ່ານຄືນໃໝ່ເພື່ອປະກອບຄຸນສົມບັດໃໝ່ເຫຼົ່ານີ້.
• Z ຊີ້ໃຫ້ເຫັນ IP ປະກອບມີການປ່ຽນແປງເລັກນ້ອຍ. ສ້າງ IP ຂອງທ່ານເພື່ອລວມເອົາການປ່ຽນແປງເຫຼົ່ານີ້.

ຕາຕະລາງ 3. Fronthaul Compression IP Release Information

ລາຍການ	ລາຍລະອຽດ
ຮຸ່ນ	1.0.1
ວັນທີປ່ອຍ	ເດືອນກຸມພາ 2022
ລະຫັດການສັ່ງຊື້	IP-FH-COMP

1.4. ປະສິດທິພາບການບີບອັດ Fronthaul ແລະການນໍາໃຊ້ຊັບພະຍາກອນ
ຊັບພະຍາກອນຂອງ IP ແນໃສ່ອຸປະກອນ Intel Agilex, ອຸປະກອນ Intel Arria 10, ແລະອຸປະກອນ Intel Stratix 10
ຕາຕະລາງ 4. ການປະຕິບັດການບີບອັດ Fronthaul ແລະການນໍາໃຊ້ຊັບພະຍາກອນ
ຂໍ້ມູນທັງຫມົດແມ່ນສໍາລັບການບີບອັດແລະການບີບອັດຂໍ້ມູນ IP ທິດທາງ

ອຸປະກອນ	IP	ALMs	ລົງທະບຽນຕາມເຫດຜົນ		M20K
			ປະຖົມ	ມັດທະຍົມ
Intel Agilex	ຕັນ-ຈຸດລອຍ	14,969	25,689	6,093	0
	µ-ກົດໝາຍ	22,704	39,078	7,896	0
	Block-floating point ແລະ µ-law	23,739	41,447	8,722	0
	Block-floating point, µ-law, ແລະຂະຫຍາຍຄວາມກວ້າງ IQ	23,928	41,438	8,633	0
Intel Arria 10	ຕັນ-ຈຸດລອຍ	12,403	16,156	5,228	0
	µ-ກົດໝາຍ	18,606	23,617	5,886	0
	Block-floating point ແລະ µ-law	19,538	24,650	6,140	0
	Block-floating point, µ-law, ແລະຂະຫຍາຍຄວາມກວ້າງ IQ	19,675	24,668	6,141	0
Intel Stratix 10	ຕັນ-ຈຸດລອຍ	16,852	30,548	7,265	0
	µ-ກົດໝາຍ	24,528	44,325	8,080	0
	Block-floating point ແລະ µ-law	25,690	47,357	8,858	0
	Block-floating point, µ-law, ແລະຂະຫຍາຍຄວາມກວ້າງ IQ	25,897	47,289	8,559	0

ການເລີ່ມຕົ້ນດ້ວຍ Fronthaul Compression Intel FPGA IP

ອະທິບາຍການຕິດຕັ້ງ, parameterizing, simulating, ແລະການເລີ່ມຕົ້ນຂອງ Fronthaul Compression IP.
2.1. ໄດ້ຮັບ, ການຕິດຕັ້ງ, ແລະການອະນຸຍາດຂອງ Fronthaul Compression IP
Fronthaul Compression IP ແມ່ນ Intel FPGA IP ຂະຫຍາຍທີ່ບໍ່ໄດ້ລວມຢູ່ໃນການປ່ອຍ Intel Quartus Prime.

1. ສ້າງບັນຊີ Intel ຂອງຂ້ອຍຖ້າທ່ານບໍ່ມີ.
2. ເຂົ້າສູ່ລະບົບເພື່ອເຂົ້າເຖິງສູນໃບອະນຸຍາດບໍລິການຕົນເອງ (SSLC).
3. ຊື້ Fronthaul Compression IP.
4. ໃນໜ້າ SSLC, ຄລິກ Run for the IP. SSLC ໃຫ້ກ່ອງໂຕ້ຕອບການຕິດຕັ້ງເພື່ອນໍາພາການຕິດຕັ້ງ IP ຂອງທ່ານ.
5. ຕິດຕັ້ງໃສ່ບ່ອນດຽວກັນກັບໂຟນເດີ Intel Quartus Prime.

ຕາຕະລາງ 5. ສະຖານທີ່ຕິດຕັ້ງການບີບອັດ Fronthaul

ສະຖານທີ່	ຊອບແວ	ເວທີ
:\intelFPGA_pro\\quartus\ip \altera_cloud	Intel Quartus Prime Pro Edition	Windows *
:/intelFPGA_pro// quartus/ip/altera_cloud	Intel Quartus Prime Pro Edition	Linux *

ຮູບ 1. Fronthaul Compression IP Installation Directory Structure Intel Quartus Prime ໄດເລກະທໍລີການຕິດຕັ້ງ

ດຽວນີ້ Fronthaul Compression Intel FPGA IP ປາກົດຢູ່ໃນ IP Catalog.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• Intel FPGA webເວັບໄຊ
  
• ສູນໃບອະນຸຍາດບໍລິການຕົນເອງ (SSLC)

2.2. Parameterizing the Fronthaul Compression IP
ຕັ້ງຄ່າຕົວປ່ຽນແປງ IP ແບບກຳນົດເອງຂອງທ່ານໄດ້ຢ່າງວ່ອງໄວໃນຕົວແກ້ໄຂພາຣາມິເຕີ IP.

1. ສ້າງໂຄງການ Intel Quartus Prime Pro Edition ທີ່ຈະລວມເອົາຫຼັກ IP ຂອງທ່ານ.
   ກ. ໃນ Intel Quartus Prime Pro Edition, ຄລິກ File ຕົວຊ່ວຍສ້າງໂຄງການໃຫມ່ເພື່ອສ້າງໂຄງການ Intel Quartus Prime ໃຫມ່, ຫຼື File ເປີດໂຄງການເພື່ອເປີດໂຄງການ Quartus Prime ທີ່ມີຢູ່ແລ້ວ. ຕົວຊ່ວຍສ້າງເຕືອນໃຫ້ທ່ານລະບຸອຸປະກອນ.
   ຂ. ລະ​ບຸ​ຄອບ​ຄົວ​ອຸ​ປະ​ກອນ​ທີ່​ຕອບ​ສະ​ຫນອງ​ຄວາມ​ຕ້ອງ​ການ​ເກຣດ​ຄວາມ​ໄວ​ສໍາ​ລັບ IP ໄດ້​.
   ຄ. ກົດ Finish.
2. ໃນລາຍການ IP, ເລືອກ Fronthaul Compression Intel FPGA IP. ໜ້າຈໍການປ່ຽນແປງ IP ໃໝ່ປະກົດຂຶ້ນ.
3. ລະບຸຊື່ລະດັບສູງສຸດສຳລັບການປ່ຽນແປງ IP ແບບກຳນົດເອງໃໝ່ຂອງເຈົ້າ. ຕົວແກ້ໄຂພາລາມິເຕີບັນທຶກການຕັ້ງຄ່າການປ່ຽນແປງ IP ໃນ a file ຊື່ .ip.
4. ກົດ OK. ຕົວແກ້ໄຂພາລາມິເຕີປາກົດ.
   ຮູບ 2. Fronthaul Compression IP Parameter Editor
5. ລະບຸຕົວກໍານົດການສໍາລັບການປ່ຽນແປງ IP ຂອງທ່ານ. ອ້າງອີງເຖິງພາລາມິເຕີສໍາລັບຂໍ້ມູນກ່ຽວກັບຕົວກໍານົດການ IP ສະເພາະ.
6. ກົດ​ການ​ອອກ​ແບບ Example tab ແລະລະບຸຕົວກໍານົດການສໍາລັບການອອກແບບຂອງທ່ານ exampເລ.
   ຮູບທີ 3. ການອອກແບບ Example Parameter Editor
7. ກົດ ສ້າງ HDL. ກ່ອງໂຕ້ຕອບ Generation ປະກົດຂຶ້ນ.
8. ລະບຸຜົນຜະລິດ file ທາງເລືອກການຜະລິດ, ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ສ້າງ. ການປ່ຽນແປງ IP files ສ້າງອີງຕາມການສະເພາະຂອງທ່ານ.
9. ກົດ Finish. ຕົວແກ້ໄຂພາລາມິເຕີເພີ່ມ .ip ລະດັບສູງສຸດ file ກັບໂຄງການປະຈຸບັນອັດຕະໂນມັດ. ຖ້າທ່ານຖືກກະຕຸ້ນໃຫ້ເພີ່ມ .ip ດ້ວຍຕົນເອງ file ໄປ​ທີ່​ໂຄງ​ການ​, ໃຫ້​ຄລິກ​ໃສ່​ໂຄງ​ການ​ເພີ່ມ / ເອົາ​ອອກ​ Files ໃນໂຄງການທີ່ຈະເພີ່ມ file.
10. ຫຼັງຈາກການສ້າງແລະປັບປຸງການປ່ຽນແປງ IP ຂອງທ່ານທັນທີ, ເຮັດການມອບຫມາຍ pin ທີ່ເຫມາະສົມເພື່ອເຊື່ອມຕໍ່ພອດແລະກໍານົດພາລາມິເຕີ RTL ທີ່ເຫມາະສົມຕໍ່ຕົວຢ່າງ.

2.2.1. ພາຣາມິເຕີ IP compression Fronthaul
ຕາຕະລາງ 6. Fronthaul Compression IP Parameters

ຊື່	ຄ່າທີ່ຖືກຕ້ອງ	ລາຍລະອຽດ
ທິດທາງຂໍ້ມູນ	TX ແລະ RX, TX ເທົ່ານັ້ນ, RX ເທົ່ານັ້ນ	ເລືອກ TX ສໍາລັບການບີບອັດ; RX ສໍາລັບການບີບອັດ.
ວິທີການບີບອັດ	BFP, mu-Law, ຫຼື BFP ແລະ mu-Law	ເລືອກ block floating-point, µ-law, ຫຼືທັງສອງ.

ຄວາມກວ້າງຂອງເມຕາເດຕາ	0 (ປິດການໃຊ້ງານ Metadata Ports), 32, 64, 96, 128 (ບິດ)	ລະບຸຄວາມກວ້າງບິດຂອງເມຕາເດຕາເມຕາເດຕາ (ຂໍ້ມູນທີ່ບໍ່ໄດ້ບີບອັດ).
ເປີດໃຊ້ຄວາມກວ້າງ IQ ຂະຫຍາຍ	ເປີດຫຼືປິດ	ເປີດສໍາລັບ IqWidth ທີ່ຮອງຮັບຈາກ 8-bit ຫາ 16-bit. ປິດການຮອງຮັບ IqWidth ຂອງ 9, 12, 14 ແລະ 16-bits.
ສອດຄ່ອງ O-RAN	ເປີດຫຼືປິດ	ເປີດໃຊ້ເພື່ອປະຕິບັດຕາມ ORAN IP mapping ສໍາລັບ metadata port ແລະຢືນຢັນ metadata ສັນຍານທີ່ຖືກຕ້ອງສໍາລັບແຕ່ລະສ່ວນຫົວ. IP ຮອງຮັບ metadata ຄວາມກວ້າງ 128-bit ເທົ່ານັ້ນ. IP ສະຫນັບສະຫນູນພາກສ່ວນດຽວແລະຫຼາຍພາກສ່ວນຕໍ່ຊຸດ. Metadata ແມ່ນຖືກຕ້ອງໃນແຕ່ລະພາກດ້ວຍການຢືນຢັນທີ່ຖືກຕ້ອງຂອງ metadata. ປິດເພື່ອໃຫ້ IP ໃຊ້ metadata ເປັນສັນຍານ passthrough conduit ໂດຍບໍ່ມີການກໍານົດແຜນທີ່ (ຕົວຢ່າງ: U-plane numPrb ແມ່ນສົມມຸດ 0). IP ຮອງຮັບຄວາມກວ້າງຂອງ metadata ຂອງ 0 (ປິດການໃຊ້ງານ Metadata Ports), 32, 64, 96, 128 bits. IP ສະຫນັບສະຫນູນພາກສ່ວນດຽວຕໍ່ຊຸດ. Metadata ຖືກຕ້ອງພຽງແຕ່ຄັ້ງດຽວທີ່ metadata ຢືນຢັນທີ່ຖືກຕ້ອງສໍາລັບແຕ່ລະແພັກເກັດ.

2.3. IP ທີ່ສ້າງຂຶ້ນ File ໂຄງສ້າງ
ຊອບແວ Intel Quartus Prime Pro Edition ສ້າງຜົນຜະລິດຫຼັກ IP ຕໍ່ໄປນີ້ file ໂຄງສ້າງ.
ຕາຕະລາງ 7. ສ້າງ IP Files

File ຊື່	ລາຍລະອຽດ
<your_ip>.ip	ລະບົບ Platform Designer ຫຼືຕົວແປ IP ລະດັບສູງສຸດ file.your_ip> ແມ່ນຊື່ທີ່ທ່ານໃຫ້ການປ່ຽນແປງ IP ຂອງທ່ານ.
<your_ip>.cmp	ຖະແຫຼງການອົງປະກອບ VHDL (.cmp) file ເປັນຂໍ້ຄວາມ file ທີ່ປະກອບດ້ວຍຄໍານິຍາມທົ່ວໄປໃນທ້ອງຖິ່ນແລະພອດທີ່ທ່ານສາມາດນໍາໃຊ້ໃນການອອກແບບ VHDL files.
<your_ip>.html	ບົດລາຍງານທີ່ປະກອບດ້ວຍຂໍ້ມູນການເຊື່ອມຕໍ່, ແຜນທີ່ຫນ່ວຍຄວາມຈໍາສະແດງໃຫ້ເຫັນທີ່ຢູ່ຂອງສໍາລອງແຕ່ລະຄົນກ່ຽວກັບແມ່ບົດແຕ່ລະຄົນທີ່ມັນເຊື່ອມຕໍ່, ແລະການກໍານົດພາລາມິເຕີ.
<your_ip>_generation.rpt	ບັນທຶກການສ້າງ IP ຫຼື Platform Designer file. ບົດສະຫຼຸບຂອງຂໍ້ຄວາມໃນລະຫວ່າງການສ້າງ IP.
<your_ip>.qgsimc	ລາຍຊື່ຕົວກໍານົດການຈໍາລອງເພື່ອສະຫນັບສະຫນູນການຟື້ນຟູທີ່ເພີ່ມຂຶ້ນ.
<your_ip>.qgsynthc	ລາຍຊື່ຕົວກໍານົດການສັງເຄາະເພື່ອສະຫນັບສະຫນູນການຟື້ນຟູທີ່ເພີ່ມຂຶ້ນ.
<your_ip>.qip	ປະກອບດ້ວຍຂໍ້ມູນທີ່ຕ້ອງການທັງໝົດກ່ຽວກັບອົງປະກອບ IP ເພື່ອປະສົມປະສານ ແລະລວບລວມອົງປະກອບ IP ໃນຊອບແວ Intel Quartus Prime.
<your_ip>.sopcinfo	ອະທິບາຍການເຊື່ອມຕໍ່ ແລະຕົວກໍານົດການອົງປະກອບ IP ໃນລະບົບ Platform Designer ຂອງທ່ານ. ທ່ານ​ສາ​ມາດ​ແຍກ​ເນື້ອ​ໃນ​ຂອງ​ຕົນ​ເພື່ອ​ໃຫ້​ໄດ້​ຮັບ​ຄວາມ​ຕ້ອງ​ການ​ໃນ​ເວ​ລາ​ທີ່​ທ່ານ​ພັດ​ທະ​ນາ​ຊອບ​ແວ​ຂັບ​ສໍາ​ລັບ​ອົງ​ປະ​ກອບ IP​. ເຄື່ອງມືລຸ່ມນ້ຳ ເຊັ່ນ: ລະບົບຕ່ອງໂສ້ເຄື່ອງມື Nios® II ໃຊ້ອັນນີ້ file. The .sopcinfo file ແລະ system.h file ສ້າງຂຶ້ນສໍາລັບລະບົບຕ່ອງໂສ້ເຄື່ອງມື Nios II ປະກອບມີຂໍ້ມູນແຜນທີ່ທີ່ຢູ່ສໍາລັບສໍາລອງແຕ່ລະຄົນທີ່ກ່ຽວຂ້ອງກັບແມ່ບົດແຕ່ລະຄົນທີ່ເຂົ້າເຖິງສໍາລອງ. ແມ່ບົດທີ່ແຕກຕ່າງກັນອາດມີແຜນທີ່ທີ່ຢູ່ທີ່ແຕກຕ່າງກັນເພື່ອເຂົ້າເຖິງອົງປະກອບສໍາລອງໂດຍສະເພາະ.
<your_ip>.csv	ປະກອບດ້ວຍຂໍ້ມູນກ່ຽວກັບສະຖານະພາບການຍົກລະດັບຂອງອົງປະກອບ IP.
<your_ip>.bsf	ສັນຍາລັກຕັນ File (.bsf) ການເປັນຕົວແທນຂອງການປ່ຽນແປງ IP ສໍາລັບການນໍາໃຊ້ໃນ Intel Quartus Prime Block Diagram Files (.bdf).
<your_ip>.spd	ການປ້ອນຂໍ້ມູນທີ່ຕ້ອງການ file ສໍາລັບ ip-make-simscript ເພື່ອສ້າງສະຄິບຈໍາລອງສໍາລັບການຈໍາລອງທີ່ສະຫນັບສະຫນູນ. The .spd file ປະກອບມີບັນຊີລາຍຊື່ຂອງ files ສ້າງຂຶ້ນສໍາລັບການຈໍາລອງ, ພ້ອມກັບຂໍ້ມູນກ່ຽວກັບຄວາມຊົງຈໍາທີ່ທ່ານສາມາດເລີ່ມຕົ້ນ.

<your_ip>.ppf	The Pin Planner File (.ppf) ເກັບຮັກສາການກຳນົດພອດ ແລະໂນດສຳລັບອົງປະກອບ IP ທີ່ສ້າງຂຶ້ນເພື່ອໃຊ້ກັບ Pin Planner.
<your_ip>_bb.v	ທ່ານສາມາດໃຊ້ Verilog black-box (_bb.v) file ເປັນການປະກາດໂມດູນເປົ່າສໍາລັບການນໍາໃຊ້ເປັນກ່ອງສີດໍາ.
<your_ip>_inst.v ຫຼື _inst.vhd	HDL example ແມ່ແບບ instantiation. ທ່ານສາມາດຄັດລອກແລະວາງເນື້ອໃນຂອງສິ່ງນີ້ file ເຂົ້າໄປໃນ HDL ຂອງທ່ານ file ເພື່ອເລັ່ງການປ່ຽນແປງ IP.
<your_ip>.v ຫຼືyour_ip>.vhd	HDL files ທີ່ instantiate ແຕ່ລະ submodule ຫຼືຫຼັກ IP ເດັກສໍາລັບການສັງເຄາະຫຼືຈໍາລອງ.
ທີ່ປຶກສາ/	ປະກອບດ້ວຍສະຄິບ ModelSim* msim_setup.tcl ເພື່ອຕັ້ງຄ່າ ແລະດໍາເນີນການຈໍາລອງ.
synopsys/vcs/ synopsys/vcsmx/	ປະກອບມີ shell script vcs_setup.sh ເພື່ອຕັ້ງຄ່າ ແລະເປີດໃຊ້ການຈຳລອງ VCS*. ປະກອບດ້ວຍສະຄຣິບແກະ vcsmx_setup.sh ແລະ synopsys_ sim.setup file ເພື່ອຕັ້ງຄ່າ ແລະດໍາເນີນການຈໍາລອງ VCS MX*.
cadence/	ປະກອບມີ Shell script ncsim_setup.sh ແລະການຕັ້ງຄ່າອື່ນໆ files ເພື່ອຕັ້ງຄ່າ ແລະດໍາເນີນການຈໍາລອງ NCSIM*.
aldec/	ປະກອບມີ Shell script rivierapro_setup.sh ເພື່ອຕັ້ງຄ່າ ແລະດໍາເນີນການຈໍາລອງ Aldec*.
xcelium/	ປະກອບມີ Shell script xcelium_setup.sh ແລະການຕັ້ງຄ່າອື່ນໆ files ເພື່ອຕັ້ງຄ່າແລະດໍາເນີນການຈໍາລອງ Xcelium*.
ໂມດູນຍ່ອຍ/	ບັນຈຸ HDL files ສໍາລັບ submodules ຫຼັກ IP.
<ຫຼັກ IP ຂອງເດັກ>/	ສໍາລັບແຕ່ລະໄດເລກະທໍລີຫຼັກ IP ຂອງລູກທີ່ສ້າງຂຶ້ນ, Platform Designer ຈະສ້າງ synth/ ແລະ sim/ sub-directories.

ລາຍລະອຽດການເຮັດວຽກຂອງ Fronthaul Compression IP

ຮູບ 4. IP ຂອງ Fronthaul Compression ປະກອບດ້ວຍການບີບອັດແລະການບີບອັດ. ແຜນວາດການບີບອັດ IP ຂອງ Fronthaul

ການບີບອັດແລະການບີບອັດ
ບຼັອກການປ່ຽນບິດທີ່ອີງໃສ່ການປະມວນຜົນກ່ອນສ້າງການປ່ຽນບິດທີ່ເໝາະສົມທີ່ສຸດສຳລັບບລັອກຊັບພະຍາກອນຂອງ 12 ອົງປະກອບຊັບພະຍາກອນ (REs). ຕັນຫຼຸດຜ່ອນສຽງລົບກວນໃນປະລິມານ, ໂດຍສະເພາະສໍາລັບຕ່ໍາ,ampliude samples. ດັ່ງນັ້ນ, ມັນຊ່ວຍຫຼຸດຜ່ອນຄວາມຜິດພະລາດ vector magnitude (EVM) ທີ່ compression ແນະນໍາ. ສູດການບີບອັດແມ່ນເກືອບເປັນເອກະລາດຂອງຄ່າພະລັງງານ. ສົມມຸດການປ້ອນຂໍ້ມູນຊັບຊ້ອນ samples ແມ່ນ x = x1 + jxQ, ມູນຄ່າສູງສຸດຢ່າງແທ້ຈິງຂອງອົງປະກອບທີ່ແທ້ຈິງແລະຈິນຕະນາການສໍາລັບຕັນຊັບພະຍາກອນແມ່ນ:
ມີມູນຄ່າສູງສຸດຢ່າງແທ້ຈິງສໍາລັບຕັນຊັບພະຍາກອນ, ສົມຜົນຕໍ່ໄປນີ້ກໍານົດຄ່າການປ່ຽນແປງຊ້າຍທີ່ຖືກມອບຫມາຍໃຫ້ກັບບລັອກຊັບພະຍາກອນນັ້ນ:ບ່ອນທີ່ bitWidth ແມ່ນຄວາມກວ້າງຂອງບິດປ້ອນຂໍ້ມູນ.
IP ຮອງຮັບອັດຕາສ່ວນການບີບອັດຂອງ 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law Compression ແລະ Decompression
ສູດການຄິດໄລ່ໃຊ້ເຕັກນິກການປຽບທຽບ Mu-law, ເຊິ່ງການບີບອັດສຽງເວົ້າໃຊ້ຢ່າງກວ້າງຂວາງ. ເຕັກນິກນີ້ຜ່ານສັນຍານ input uncompressed, x, ຜ່ານ compressor ທີ່ມີຟັງຊັນ, f(x), ກ່ອນທີ່ຈະ rounding ແລະ bit-truncation. ເຕັກນິກການສົ່ງຂໍ້ມູນທີ່ຖືກບີບອັດ, y, ຜ່ານການໂຕ້ຕອບ. ຂໍ້ມູນທີ່ໄດ້ຮັບຜ່ານຟັງຊັນການຂະຫຍາຍ (ເຊິ່ງເປັນການກົງກັນຂ້າມຂອງເຄື່ອງອັດ, F-1(y)).
ສົມຜົນ 1. ໜ້າທີ່ຂອງເຄື່ອງບີບອັດ ແລະ ອັດແໜ້ນ
ຂັ້ນຕອນການບີບອັດ IQ ຂອງ Mu-law ປະຕິບັດຕາມຂໍ້ກໍາຫນົດ O-RAN.
ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
O-RAN webເວັບໄຊ
3.1. Fronthaul Compression IP Signals
ເຊື່ອມຕໍ່ແລະຄວບຄຸມ IP.
ໂມງ ແລະ ປັບສັນຍານການໂຕ້ຕອບ=
ຕາຕະລາງ 8. ໂມງ ແລະ ປັບສັນຍານການໂຕ້ຕອບ

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ
tx_clk	1	ປ້ອນຂໍ້ມູນ	ໂມງສົ່ງສັນຍານ. ຄວາມຖີ່ຂອງໂມງແມ່ນ 390.625 MHz ສໍາລັບ 25 Gbps ແລະ 156.25MHz ສໍາລັບ 10 Gbps. ສັນຍານການໂຕ້ຕອບເຄື່ອງສົ່ງສັນຍານທັງໝົດແມ່ນ synchronous ກັບໂມງນີ້.
rx_clk	1	ປ້ອນຂໍ້ມູນ	ໂມງຮັບ. ຄວາມຖີ່ຂອງໂມງແມ່ນ 390.625 MHz ສໍາລັບ 25 Gbps ແລະ 156.25MHz ສໍາລັບ 10 Gbps. ສັນຍານການໂຕ້ຕອບຂອງຕົວຮັບທັງໝົດແມ່ນ synchronous ກັບໂມງນີ້.
csr_clk	1	ປ້ອນຂໍ້ມູນ	ໂມງສຳລັບການໂຕ້ຕອບ CSR. ຄວາມຖີ່ຂອງໂມງແມ່ນ 100 MHz.

tx_rst_n	1	ປ້ອນຂໍ້ມູນ	ການຕັ້ງຄ່າຕ່ໍາທີ່ຫ້າວຫັນສໍາລັບການໂຕ້ຕອບຕົວສົ່ງສັນຍານ synchronous ກັບ tx_clk.
rx_rst_n	1	ປ້ອນຂໍ້ມູນ	ການຕັ້ງຄ່າຕ່ໍາທີ່ເຮັດວຽກສໍາລັບການໂຕ້ຕອບຜູ້ຮັບ synchronous ກັບ rx_clk.
csr_rst_n	1	ປ້ອນຂໍ້ມູນ	ການຕັ້ງຄ່າຕ່ໍາທີ່ເຮັດວຽກສໍາລັບການໂຕ້ຕອບ CSR synchronous ກັບ csr_clk.

ສົ່ງສັນຍານການໂຕ້ຕອບການຂົນສົ່ງ
ຕາຕະລາງ 9. ສົ່ງສັນຍານການໂຕ້ຕອບການຂົນສົ່ງ
ປະເພດສັນຍານທັງໝົດແມ່ນຈຳນວນເຕັມທີ່ບໍ່ໄດ້ເຊັນ.

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ
tx_avst_source_valid	1	ຜົນຜະລິດ	ເມື່ອຢືນຢັນ, ສະແດງໃຫ້ເຫັນວ່າຂໍ້ມູນທີ່ຖືກຕ້ອງແມ່ນມີຢູ່ໃນ avst_source_data.
tx_avst_source_data	64	ຜົນຜະລິດ	ຂົງເຂດ PRB ລວມທັງ udCompParam, iSample ແລະ qSampເລ. ພາກຕໍ່ໄປ PRB ພາກສະຫນາມແມ່ນ concatenated ກັບພາກສ່ວນທີ່ຜ່ານມາ PRB ພາກສະຫນາມ.
tx_avst_source_startofpacket	1	ຜົນຜະລິດ	ຊີ້ໃຫ້ເຫັນ byte ທໍາອິດຂອງກອບ.
tx_avst_source_endofpacket	1	ຜົນຜະລິດ	ຊີ້ໃຫ້ເຫັນ byte ສຸດທ້າຍຂອງກອບ.
tx_avst_source_ready	1	ປ້ອນຂໍ້ມູນ	ເມື່ອຢືນຢັນ, ສະແດງໃຫ້ເຫັນວ່າຊັ້ນການຂົນສົ່ງພ້ອມທີ່ຈະຍອມຮັບຂໍ້ມູນ. readyLatency = 0 ສໍາລັບການໂຕ້ຕອບນີ້.
tx_avst_source_ເປົ່າ	3	ຜົນຜະລິດ	ລະບຸຈໍານວນຂອງ bytes ຫວ່າງເປົ່າໃນ avst_source_data ເມື່ອ avst_source_endofpacket ຖືກຢືນຢັນ.
tx_udcomphdr_o	8	ຜົນຜະລິດ	ຊ່ອງຂໍ້ມູນສ່ວນຫົວການບີບອັດຂໍ້ມູນຜູ້ໃຊ້. synchronous ກັບ tx_avst_source_valid. ກໍານົດວິທີການບີບອັດແລະຄວາມກວ້າງຂອງບິດ IQ ສໍາລັບຂໍ້ມູນຜູ້ໃຊ້ໃນພາກຂໍ້ມູນ. • [7:4] : udIqWidth • 16 ສຳລັບ udIqWidth=0, ຖ້າບໍ່ດັ່ງນັ້ນຈະເທົ່າກັບ udIqWidth e,g,: — 0000b ຫມາຍ​ຄວາມ​ວ່າ​ຂ້າ​ພະ​ເຈົ້າ​ແລະ Q ແມ່ນ​ແຕ່​ລະ 16 bits ກ​້​ວາງ​; — 0001b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 1 bit ກວ້າງ; — 1111b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 15 bits ກວ້າງ • [3:0] : udCompMeth - 0000b - ບໍ່ມີການບີບອັດ — 0001b – ຕັນ-floating ຈຸດ — 0011b – µ-ກົດໝາຍ — ອື່ນໆ – ສະ​ຫງວນ​ສໍາ​ລັບ​ວິ​ທີ​ການ​ໃນ​ອະ​ນາ​ຄົດ​.
tx_metadata_o	METADATA_WIDTH	ຜົນຜະລິດ	ສັນຍານທໍ່ສົ່ງຜ່ານ ແລະບໍ່ໄດ້ຖືກບີບອັດ. synchronous ກັບ tx_avst_source_valid. ບິດວິດທີ່ສາມາດກຳນົດຄ່າໄດ້ METADATA_WIDTH. ເມື່ອທ່ານເປີດ ສອດຄ່ອງ O-RAN, ອ້າງເຖິງ ຕາຕະລາງ 13 ໃນໜ້າ 17.When you turn off ສອດຄ່ອງ O-RAN, ສັນຍານນີ້ແມ່ນຖືກຕ້ອງພຽງແຕ່ເມື່ອ tx_avst_source_startofpacket ແມ່ນ 1. tx_metadata_o ບໍ່ມີສັນຍານທີ່ຖືກຕ້ອງແລະໃຊ້ tx_avst_source_valid ເພື່ອຊີ້ບອກວົງຈອນທີ່ຖືກຕ້ອງ. ບໍ່ສາມາດໃຊ້ໄດ້ເມື່ອທ່ານເລືອກ 0 ປິດການໃຊ້ງານພອດ Metadata ສໍາລັບ ຄວາມກວ້າງຂອງເມຕາເດຕາ.

ໄດ້ຮັບສັນຍານການໂຕ້ຕອບການຂົນສົ່ງ
ຕາຕະລາງ 10. ໄດ້ຮັບສັນຍານການໂຕ້ຕອບການຂົນສົ່ງ
ບໍ່ມີ backpressure ໃນການໂຕ້ຕອບນີ້. Avalon streaming ສັນຍານເປົ່າແມ່ນບໍ່ຈໍາເປັນໃນການໂຕ້ຕອບນີ້ເນື່ອງຈາກວ່າມັນເປັນສູນສະເຫມີ.

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ
rx_avst_sink_valid	1	ປ້ອນຂໍ້ມູນ	ເມື່ອຢືນຢັນ, ສະແດງໃຫ້ເຫັນວ່າຂໍ້ມູນທີ່ຖືກຕ້ອງແມ່ນມີຢູ່ໃນ avst_sink_data. ບໍ່ມີສັນຍານ avst_sink_ready ໃນສ່ວນຕິດຕໍ່ນີ້.
rx_avst_sink_data	64	ປ້ອນຂໍ້ມູນ	ຂົງເຂດ PRB ລວມທັງ udCompParam, iSample ແລະ qSampເລ. ພາກຕໍ່ໄປ PRB ພາກສະຫນາມແມ່ນ concatenated ກັບພາກສ່ວນທີ່ຜ່ານມາ PRB ພາກສະຫນາມ.
rx_avst_sink_startofpacket	1	ປ້ອນຂໍ້ມູນ	ຊີ້ໃຫ້ເຫັນ byte ທໍາອິດຂອງກອບ.
rx_avst_sink_endofpacket	1	ປ້ອນຂໍ້ມູນ	ຊີ້ໃຫ້ເຫັນ byte ສຸດທ້າຍຂອງກອບ.
rx_avst_sink_error	1	ປ້ອນຂໍ້ມູນ	ເມື່ອຖືກຢືນຢັນໃນວົງຈອນດຽວກັນກັບ avst_sink_endofpacket, ຊີ້ບອກວ່າແພັກເກັດປະຈຸບັນເປັນແພັກເກັດທີ່ຜິດພາດ.
rx_udcomphdr_i	8	ປ້ອນຂໍ້ມູນ	ຊ່ອງຂໍ້ມູນສ່ວນຫົວການບີບອັດຂໍ້ມູນຜູ້ໃຊ້. synchronous ກັບ rx_metadata_valid_i. ກໍານົດວິທີການບີບອັດແລະຄວາມກວ້າງຂອງບິດ IQ ສໍາລັບຂໍ້ມູນຜູ້ໃຊ້ໃນສ່ວນຂໍ້ມູນ. • [7:4] : udIqWidth • 16 ສໍາລັບ udIqWidth=0, ຖ້າບໍ່ດັ່ງນັ້ນເທົ່າກັບ udIqWidth. ຕົວຢ່າງ — 0000b ຫມາຍ​ຄວາມ​ວ່າ​ຂ້າ​ພະ​ເຈົ້າ​ແລະ Q ແມ່ນ​ແຕ່​ລະ 16 bits ກ​້​ວາງ​; — 0001b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 1 bit ກວ້າງ; — 1111b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 15 bits ກວ້າງ • [3:0] : udCompMeth - 0000b - ບໍ່ມີການບີບອັດ — 0001b – ຕັນຈຸດລອຍ — 0011b – µ-ກົດໝາຍ — ອື່ນໆ – ສະ​ຫງວນ​ສໍາ​ລັບ​ວິ​ທີ​ການ​ໃນ​ອະ​ນາ​ຄົດ​.
rx_metadata_i	METADATA_WIDTH	ປ້ອນຂໍ້ມູນ	ສັນຍານທໍ່ທີ່ບໍ່ໄດ້ບີບອັດຜ່ານ. ສັນຍານ rx_metadata_i ຖືກຕ້ອງເມື່ອ rx_metadata_valid_i ຖືກຢືນຢັນ, synchronous ກັບ rx_avst_sink_valid. ບິດວິດທີ່ສາມາດກຳນົດຄ່າໄດ້ METADATA_WIDTH. ເມື່ອທ່ານເປີດ ສອດຄ່ອງ O-RAN, ອ້າງເຖິງ ຕາຕະລາງ 15 ໃນໜ້າທີ 18. ໃນເວລາທີ່ທ່ານປິດ ສອດຄ່ອງ O-RAN, ສັນຍານ rx_metadata_i ນີ້ສາມາດໃຊ້ໄດ້ພຽງແຕ່ເມື່ອທັງ rx_metadata_valid_i ແລະ rx_avst_sink_startofpacket ເທົ່າກັບ 1. ບໍ່ສາມາດໃຊ້ໄດ້ເມື່ອທ່ານເລືອກ 0 ປິດການໃຊ້ງານພອດ Metadata ສໍາລັບ ຄວາມກວ້າງຂອງເມຕາເດຕາ.
rx_metadata_valid_i	1	ປ້ອນຂໍ້ມູນ	ຊີ້ໃຫ້ເຫັນວ່າສ່ວນຫົວ (rx_udcomphdr_i ແລະ rx_metadata_i) ແມ່ນຖືກຕ້ອງ. synchronous ກັບ rx_avst_sink_valid. ສັນຍານບັງຄັບ. ສໍາລັບຄວາມເຂົ້າກັນໄດ້ຂອງ O-RAN ກັບຄືນໄປບ່ອນ, ຢືນຢັນ rx_metadata_valid_i ຖ້າ IP ມີ IEs header ທົ່ວໄປທີ່ຖືກຕ້ອງແລະ IEs ພາກສ່ວນຊ້ໍາກັນ. ກ່ຽວກັບການສະຫນອງພາກສ່ວນໃຫມ່ຂອງຊັບພະຍາກອນທາງກາຍະພາບ (PRB) ພາກສະຫນາມໃນ rx_avst_sink_data, ສະຫນອງພາກໃຫມ່ IEs ໃນ rx_metadata_i input ຮ່ວມກັບ rx_metadata_valid_i.

ສົ່ງສັນຍານການໂຕ້ຕອບຂອງແອັບພລິເຄຊັນ
ຕາຕະລາງ 11. ສົ່ງສັນຍານການໂຕ້ຕອບຂອງແອັບພລິເຄຊັນ

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ
tx_avst_sink_valid	1	ປ້ອນຂໍ້ມູນ	ເມື່ອຢືນຢັນ, ຊີ້ບອກວ່າຊ່ອງຂໍ້ມູນ PRB ທີ່ຖືກຕ້ອງມີຢູ່ໃນສ່ວນຕິດຕໍ່ນີ້. ເມື່ອເຮັດວຽກຢູ່ໃນໂໝດສະຕຣີມມິງ, ໃຫ້ແນ່ໃຈວ່າບໍ່ມີສັນຍານທີ່ຖືກຕ້ອງລະຫວ່າງການເລີ່ມຕົ້ນຂອງແພັກເກັດ ແລະຈຸດສິ້ນສຸດຂອງແພັກເກັດ, ຂໍ້ຍົກເວັ້ນພຽງແຕ່ແມ່ນເມື່ອສັນຍານທີ່ພ້ອມຈະເຊົາ.
tx_avst_sink_data	128	ປ້ອນຂໍ້ມູນ	ຂໍ້ມູນຈາກຊັ້ນຄໍາຮ້ອງສະຫມັກໃນຄໍາສັ່ງ byte ເຄືອຂ່າຍ.
tx_avst_sink_startofpacket	1	ປ້ອນຂໍ້ມູນ	ຊີ້ບອກ PRB byte ທຳອິດຂອງແພັກເກັດ
tx_avst_sink_endofpacket	1	ປ້ອນຂໍ້ມູນ	ຊີ້ບອກ PRB byte ສຸດທ້າຍຂອງແພັກເກັດ
tx_avst_sink_ready	1	ຜົນຜະລິດ	ເມື່ອຢືນຢັນ, ຊີ້ບອກວ່າ O-RAN IP ພ້ອມທີ່ຈະຍອມຮັບຂໍ້ມູນຈາກການໂຕ້ຕອບແອັບພລິເຄຊັນ. readyLatency = 0 ສໍາລັບການໂຕ້ຕອບນີ້
tx_udcomphdr_i	8	ປ້ອນຂໍ້ມູນ	ຊ່ອງຂໍ້ມູນສ່ວນຫົວການບີບອັດຂໍ້ມູນຜູ້ໃຊ້. synchronous ກັບ tx_avst_sink_valid. ກໍານົດວິທີການບີບອັດແລະຄວາມກວ້າງຂອງບິດ IQ ສໍາລັບຂໍ້ມູນຜູ້ໃຊ້ໃນສ່ວນຂໍ້ມູນ. • [7:4] : udIqWidth • 16 ສໍາລັບ udIqWidth=0, ຖ້າບໍ່ດັ່ງນັ້ນເທົ່າກັບ udIqWidth. ຕົວຢ່າງ — 0000b ຫມາຍ​ຄວາມ​ວ່າ​ຂ້າ​ພະ​ເຈົ້າ​ແລະ Q ແມ່ນ​ແຕ່​ລະ 16 bits ກ​້​ວາງ​; — 0001b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 1 bit ກວ້າງ; — 1111b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 15 bits ກວ້າງ • [3:0] : udCompMeth - 0000b - ບໍ່ມີການບີບອັດ — 0001b – ຕັນ-floating ຈຸດ — 0011b – µ-ກົດໝາຍ — ອື່ນໆ – ສະ​ຫງວນ​ສໍາ​ລັບ​ວິ​ທີ​ການ​ໃນ​ອະ​ນາ​ຄົດ​.
tx_metadata_i	METADATA_WIDTH	ປ້ອນຂໍ້ມູນ	ສັນຍານທໍ່ສົ່ງຜ່ານ ແລະບໍ່ໄດ້ຖືກບີບອັດ. synchronous ກັບ tx_avst_sink_valid. ບິດວິດທີ່ສາມາດກຳນົດຄ່າໄດ້ METADATA_WIDTH. ເມື່ອທ່ານເປີດ ສອດຄ່ອງ O-RAN, ອ້າງເຖິງ ຕາຕະລາງ 13 ໃນໜ້າທີ 17. ໃນເວລາທີ່ທ່ານປິດ ສອດຄ່ອງ O-RAN, ສັນຍານນີ້ຖືກຕ້ອງພຽງແຕ່ເມື່ອ tx_avst_sink_startofpacket ເທົ່າກັບ 1. tx_metadata_i ບໍ່ມີສັນຍານທີ່ຖືກຕ້ອງແລະການນໍາໃຊ້ tx_avst_sink_valid ເພື່ອຊີ້ບອກວົງຈອນທີ່ຖືກຕ້ອງ. ບໍ່ສາມາດໃຊ້ໄດ້ເມື່ອທ່ານເລືອກ 0 ປິດການໃຊ້ງານພອດ Metadata ສໍາລັບ ຄວາມກວ້າງຂອງເມຕາເດຕາ.

ໄດ້ຮັບສັນຍານການໂຕ້ຕອບຄໍາຮ້ອງສະຫມັກ
ຕາຕະລາງ 12. ໄດ້ຮັບສັນຍານການໂຕ້ຕອບຂອງແອັບພລິເຄຊັນ

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ
rx_avst_source_valid	1	ຜົນຜະລິດ	ເມື່ອຢືນຢັນ, ຊີ້ບອກວ່າຊ່ອງຂໍ້ມູນ PRB ທີ່ຖືກຕ້ອງມີຢູ່ໃນສ່ວນຕິດຕໍ່ນີ້. ບໍ່ມີສັນຍານ avst_source_ready ໃນສ່ວນຕິດຕໍ່ນີ້.
rx_avst_source_data	128	ຜົນຜະລິດ	ຂໍ້ມູນໃສ່ຊັ້ນແອັບພລິເຄຊັນໃນຄໍາສັ່ງ byte ເຄືອຂ່າຍ.
rx_avst_source_startofpacket	1	ຜົນຜະລິດ	ຊີ້ບອກ PRB byte ທຳອິດຂອງແພັກເກັດ
rx_avst_source_endofpacket	1	ຜົນຜະລິດ	ຊີ້ໃຫ້ເຫັນເຖິງ PRB byte ສຸດທ້າຍຂອງແພັກເກັດ
rx_avst_source_error	1	ຜົນຜະລິດ	ຊີ້ບອກວ່າແພັກເກັດມີຂໍ້ຜິດພາດ
rx_udcomphdr_o	8	ຜົນຜະລິດ	ຊ່ອງຂໍ້ມູນສ່ວນຫົວການບີບອັດຂໍ້ມູນຜູ້ໃຊ້. synchronous ກັບ rx_avst_source_valid. ກໍານົດວິທີການບີບອັດແລະຄວາມກວ້າງຂອງບິດ IQ ສໍາລັບຂໍ້ມູນຜູ້ໃຊ້ໃນສ່ວນຂໍ້ມູນ. • [7:4] : udIqWidth • 16 ສໍາລັບ udIqWidth=0, ຖ້າບໍ່ດັ່ງນັ້ນເທົ່າກັບ udIqWidth. ຕົວຢ່າງ — 0000b ຫມາຍ​ຄວາມ​ວ່າ​ຂ້າ​ພະ​ເຈົ້າ​ແລະ Q ແມ່ນ​ແຕ່​ລະ 16 bits ກ​້​ວາງ​; — 0001b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 1 bit ກວ້າງ; — 1111b ຫມາຍຄວາມວ່າ I ແລະ Q ແມ່ນແຕ່ລະ 15 bits ກວ້າງ • [3:0] : udCompMeth - 0000b - ບໍ່ມີການບີບອັດ - 0001b - ຈຸດລອຍຕັນ (BFP) — 0011b – µ-ກົດໝາຍ — ອື່ນໆ – ສະ​ຫງວນ​ສໍາ​ລັບ​ວິ​ທີ​ການ​ໃນ​ອະ​ນາ​ຄົດ​.
rx_metadata_o	METADATA_WIDTH	ຜົນຜະລິດ	ສັນຍານທໍ່ທີ່ບໍ່ໄດ້ບີບອັດຜ່ານ. ສັນຍານ rx_metadata_o ຖືກຕ້ອງເມື່ອ rx_metadata_valid_o ຖືກຢືນຢັນ, synchronous ກັບ rx_avst_source_valid. ບິດວິດທີ່ສາມາດກຳນົດຄ່າໄດ້ METADATA_WIDTH. ເມື່ອທ່ານເປີດ ສອດຄ່ອງ O-RAN, ອ້າງເຖິງ ຕາຕະລາງ 14 ໃນໜ້າທີ 18. ໃນເວລາທີ່ທ່ານປິດ ສອດຄ່ອງ O-RAN, rx_metadata_o ຖືກຕ້ອງພຽງແຕ່ເມື່ອ rx_metadata_valid_o ເທົ່າກັບ 1. ບໍ່ສາມາດໃຊ້ໄດ້ເມື່ອທ່ານເລືອກ 0 ປິດການໃຊ້ງານພອດ Metadata ສໍາລັບ ຄວາມກວ້າງຂອງເມຕາເດຕາ.
rx_metadata_valid_o	1	ຜົນຜະລິດ	ຊີ້ໃຫ້ເຫັນວ່າສ່ວນຫົວ (rx_udcomphdr_o ແລະ rx_metadata_o) ຖືກຕ້ອງ. rx_metadata_valid_o ຖືກຢືນຢັນເມື່ອ rx_metadata_o ຖືກຕ້ອງ, synchronous ກັບ rx_avst_source_valid.

Metadata Mapping ສໍາລັບ O-RAN Backward Compatibility
ຕາຕະລາງ 13. tx_metadata_i 128-bit input

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ	ແຜນທີ່ເມຕາເດຕາ
ສະຫງວນໄວ້	16	ປ້ອນຂໍ້ມູນ	ສະຫງວນໄວ້.	tx_metadata_i[127:112]
tx_u_size	16	ປ້ອນຂໍ້ມູນ	ຂະໜາດແພັກເກັດ U-plane ໃນໄບຕ໌ສຳລັບໂໝດການຖ່າຍທອດ.	tx_metadata_i[111:96]
tx_u_seq_id	16	ປ້ອນຂໍ້ມູນ	SeqID ຂອງແພັກເກັດ, ເຊິ່ງສະກັດມາຈາກຫົວການຂົນສົ່ງ eCPRI.	tx_metadata_i[95:80]
tx_u_pc_id	16	ປ້ອນຂໍ້ມູນ	PCID ສໍາລັບການຂົນສົ່ງ eCPRI ແລະ RoEflowId ສໍາລັບການຂົນສົ່ງວິທະຍຸຜ່ານອີເທີເນັດ (RoE).	tx_metadata_i[79:64]
ສະຫງວນໄວ້	4	ປ້ອນຂໍ້ມູນ	ສະຫງວນໄວ້.	tx_metadata_i[63:60]
tx_u_data ທິດທາງ	1	ປ້ອນຂໍ້ມູນ	ທິດທາງຂໍ້ມູນ gNB. ຊ່ວງຄ່າ: {0b=Rx (ie upload), 1b=Tx (ie download)}	tx_metadata_i[59]
tx_u_filterIndex	4	ປ້ອນຂໍ້ມູນ	ກໍານົດດັດຊະນີໃສ່ຕົວກອງຊ່ອງທີ່ຈະໃຊ້ລະຫວ່າງຂໍ້ມູນ IQ ແລະສ່ວນຕິດຕໍ່ທາງອາກາດ. ຊ່ວງຄ່າ: {0000b-1111b}	tx_metadata_i[58:55]
tx_u_frameId	8	ປ້ອນຂໍ້ມູນ	ຕົວນັບສໍາລັບ 10 ms ເຟຣມ (ໄລຍະເວລາຫໍ່ 2.56 ວິນາທີ), ໂດຍສະເພາະ frameId = ຈໍານວນກອບ modulo 256. ຊ່ວງຄ່າ: {0000 0000b-1111 1111b}	tx_metadata_i[54:47]
tx_u_subframeId	4	ປ້ອນຂໍ້ມູນ	ຕົວນັບສໍາລັບ 1 ms subframes ພາຍໃນ 10 ms frame. ຊ່ວງຄ່າ: {0000b-1111b}	tx_metadata_i[46:43]
tx_u_slotID	6	ປ້ອນຂໍ້ມູນ	ພາລາມິເຕີນີ້ແມ່ນຕົວເລກສະລັອດຕິງພາຍໃນກອບຍ່ອຍ 1 ms. ສະລັອດຕິງທັງຫມົດໃນຫນຶ່ງ subframe ຖືກນັບໂດຍພາລາມິເຕີນີ້. ຊ່ວງຄ່າ: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Reserved}	tx_metadata_i[42:37]
tx_u_symbolid	6	ປ້ອນຂໍ້ມູນ	ລະບຸຕົວເລກສັນຍາລັກພາຍໃນຊ່ອງສຽບ. ຊ່ວງຄ່າ: {00 0000b-11 1111b}	tx_metadata_i[36:31]
tx_u_sectionId	12	ປ້ອນຂໍ້ມູນ	sectionID ວາງແຜນພາກສ່ວນຂໍ້ມູນ U-plane ກັບຂໍ້ຄວາມ C-plane ທີ່ສອດຄ້ອງກັນ (ແລະ Section Type) ທີ່ກ່ຽວຂ້ອງກັບຂໍ້ມູນ. ຊ່ວງຄ່າ: {0000 0000 0000b-11111111 1111b}	tx_metadata_i[30:19]
tx_u_rb	1	ປ້ອນຂໍ້ມູນ	ຕົວຊີ້ວັດຕັນຊັບພະຍາກອນ. ຊີ້ບອກວ່າທຸກບລັອກຊັບພະຍາກອນຖືກໃຊ້ ຫຼືທຸກຊັບພະຍາກອນອື່ນໆຖືກໃຊ້. ຊ່ວງມູນຄ່າ: {0b=ທຸກບລັອກຊັບພະຍາກອນທີ່ໃຊ້; 1b=ທຸກຊັບພະຍາກອນອື່ນໆທີ່ໃຊ້ແລ້ວ}	tx_metadata_i[18]
tx_u_startPrb	10	ປ້ອນຂໍ້ມູນ	PRB ເລີ່ມຕົ້ນຂອງພາກສ່ວນຂໍ້ມູນຍົນຜູ້ໃຊ້. ຊ່ວງຄ່າ: {00 0000 0000b-11 1111 1111b}	tx_metadata_i[17:8]
tx_u_numPrb	8	ປ້ອນຂໍ້ມູນ	ກໍານົດ PRBs ທີ່ພາກສ່ວນຂໍ້ມູນຍົນຂອງຜູ້ໃຊ້ຖືກຕ້ອງ.	tx_metadata_i[7:0]

			ຊ່ວງຄ່າ: {0000 0001b-1111 1111b, 0000 0000b = PRBs ທັງໝົດໃນຊ່ອງຍ່ອຍທີ່ລະບຸ (SCS) ແລະແບນວິດຂອງຜູ້ໃຫ້ບໍລິການ }
tx_u_udCompHdr	8	ປ້ອນຂໍ້ມູນ	ກໍານົດວິທີການບີບອັດແລະຄວາມກວ້າງຂອງ IQ ຂອງຂໍ້ມູນຜູ້ໃຊ້ໃນສ່ວນຂໍ້ມູນ. ຊ່ວງຄ່າ: {0000 0000b-1111 1111b}	ບໍ່ມີ (tx_udcomphdr_i)

ຕາຕະລາງ 14. rx_metadata_valid_i/o

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ	ແຜນທີ່ເມຕາເດຕາ
rx_sec_hdr_ຖືກຕ້ອງ	1	ຜົນຜະລິດ	ເມື່ອ rx_sec_hdr_valid ແມ່ນ 1, ຊ່ອງຂໍ້ມູນພາກ U-plane ແມ່ນຖືກຕ້ອງ. IEs header ທົ່ວໄປແມ່ນຖືກຕ້ອງເມື່ອ rx_sec_hdr_valid ຖືກຢືນຢັນ, synchronous ກັບ avst_sink_u_startofpacket ແລະ avst_sink_u_valid. IEs ພາກສ່ວນທີ່ຊ້ໍາກັນແມ່ນຖືກຕ້ອງໃນເວລາທີ່ rx_sec_hdr_valid ຖືກຢືນຢັນ, synchronous ກັບ avst_sink_u_valid. ກ່ຽວກັບການສະຫນອງຊ່ອງຂໍ້ມູນ PRB ພາກໃຫມ່ໃນ avst_sink_u_data, ໃຫ້ IEs ພາກໃຫມ່ທີ່ມີ rx_sec_hdr_valid ຢືນຢັນ.	rx_metadata_valid_o

ຕາຕະລາງ 15. rx_metadata_o ຜົນຜະລິດ 128-bit

ຊື່ສັນຍານ	Bitwidth	ທິດທາງ	ລາຍລະອຽດ	ແຜນທີ່ເມຕາເດຕາ
ສະຫງວນໄວ້	32	ຜົນຜະລິດ	ສະຫງວນໄວ້.	rx_metadata_o[127:96]
rx_u_seq_id	16	ຜົນຜະລິດ	SeqID ຂອງແພັກເກັດ, ເຊິ່ງສະກັດມາຈາກຫົວການຂົນສົ່ງ eCPRI.	rx_metadata_o[95:80]
rx_u_pc_id	16	ຜົນຜະລິດ	PCID ສໍາລັບການຂົນສົ່ງ eCPRI ແລະ RoEflowId ສໍາລັບການຂົນສົ່ງ RoE	rx_metadata_o[79:64]
ສະຫງວນ	4	ຜົນຜະລິດ	ສະຫງວນໄວ້.	rx_metadata_o[63:60]
rx_u_data ທິດທາງ	1	ຜົນຜະລິດ	ທິດທາງຂໍ້ມູນ gNB. ຊ່ວງຄ່າ: {0b=Rx (ie upload), 1b=Tx (ie download)}	rx_metadata_o[59]
rx_u_filterIndex	4	ຜົນຜະລິດ	ກຳນົດດັດຊະນີໃສ່ຕົວກອງຊ່ອງເພື່ອໃຊ້ລະຫວ່າງຂໍ້ມູນ IQ ແລະສ່ວນຕິດຕໍ່ທາງອາກາດ. ຊ່ວງຄ່າ: {0000b-1111b}	rx_metadata_o[58:55]
rx_u_frameId	8	ຜົນຜະລິດ	ຕົວນັບສໍາລັບ 10 ms ເຟຣມ (ໄລຍະເວລາຫໍ່ 2.56 ວິນາທີ), ໂດຍສະເພາະ frameId= ຈໍານວນກອບ modulo 256. ຊ່ວງມູນຄ່າ: {0000 0000b-1111 1111b}	rx_metadata_o[54:47]
rx_u_subframeId	4	ຜົນຜະລິດ	ຕົວນັບສໍາລັບ 1ms subframes ພາຍໃນ 10 ms frame. ຊ່ວງຄ່າ: {0000b-1111b}	rx_metadata_o[46:43]
rx_u_slotID	6	ຜົນຜະລິດ	ໝາຍເລກຊ່ອງພາຍໃນກອບຍ່ອຍ 1ms. ສະລັອດຕິງທັງຫມົດໃນຫນຶ່ງ subframe ຖືກນັບໂດຍພາລາມິເຕີນີ້. ຊ່ວງຄ່າ: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Reserved}	rx_metadata_o[42:37]
rx_u_symbolid	6	ຜົນຜະລິດ	ລະບຸຕົວເລກສັນຍາລັກພາຍໃນຊ່ອງສຽບ. ຊ່ວງຄ່າ: {00 0000b-11 1111b}	rx_metadata_o[36:31]

rx_u_sectionId	12	ຜົນຜະລິດ	sectionID ວາງແຜນພາກສ່ວນຂໍ້ມູນ U-plane ກັບຂໍ້ຄວາມ C-plane ທີ່ສອດຄ້ອງກັນ (ແລະ Section Type) ທີ່ກ່ຽວຂ້ອງກັບຂໍ້ມູນ. ຊ່ວງຄ່າ: {0000 0000 0000b-1111 1111 1111b}	rx_metadata_o[30:19]
rx_u_rb	1	ຜົນຜະລິດ	ຕົວຊີ້ວັດຕັນຊັບພະຍາກອນ. ຊີ້ບອກວ່າທຸກຊັບພະຍາກອນຖືກໃຊ້ ຫຼືທຸກຊັບພະຍາກອນອື່ນຖືກໃຊ້. ຊ່ວງມູນຄ່າ: {0b=ທຸກບລັອກຊັບພະຍາກອນທີ່ໃຊ້; 1b=ທຸກຊັບພະຍາກອນອື່ນໆທີ່ໃຊ້ແລ້ວ}	rx_metadata_o[18]
rx_u_startPrb	10	ຜົນຜະລິດ	PRB ເລີ່ມຕົ້ນຂອງພາກສ່ວນຂໍ້ມູນຍົນຜູ້ໃຊ້. ຊ່ວງຄ່າ: {00 0000 0000b-11 1111 1111b}	rx_metadata_o[17:8]
rx_u_numPrb	8	ຜົນຜະລິດ	ກຳນົດ PRBs ທີ່ພາກສ່ວນຂໍ້ມູນຍົນຜູ້ໃຊ້ຖືກຕ້ອງ. ຊ່ວງຄ່າ: {0000 0001b-1111 1111b, 0000 0000b = PRBs ທັງໝົດໃນ SCS ແລະແບນວິດຂອງຜູ້ໃຫ້ບໍລິການ }	rx_metadata_o[7:0]
rx_u_udCompHdr	8	ຜົນຜະລິດ	ກໍານົດວິທີການບີບອັດແລະຄວາມກວ້າງຂອງບິດ IQ ຂອງຂໍ້ມູນຜູ້ໃຊ້ໃນສ່ວນຂໍ້ມູນ. ຊ່ວງຄ່າ: {0000 0000b-1111 1111b}	ບໍ່ມີ (rx_udcomphdr_o)

ສັນຍານການໂຕ້ຕອບ CSR
ຕາຕະລາງ 16. ສັນຍານການໂຕ້ຕອບ CSR

ຊື່ສັນຍານ	ຄວາມກວ້າງບິດ	ທິດທາງ	ລາຍລະອຽດ
csr_address	16	ປ້ອນຂໍ້ມູນ	ທີ່ຢູ່ລົງທະບຽນການຕັ້ງຄ່າ.
csr_write	1	ປ້ອນຂໍ້ມູນ	ລົງທະບຽນການຕັ້ງຄ່າການຂຽນເປີດໃຊ້.
csr_writedata	32	ປ້ອນຂໍ້ມູນ	ການຕັ້ງຄ່າລົງທະບຽນຂຽນຂໍ້ມູນ.
csr_readdata	32	ຜົນຜະລິດ	ການຕັ້ງຄ່າການລົງທະບຽນອ່ານຂໍ້ມູນ.
csr_read	1	ປ້ອນຂໍ້ມູນ	ການ​ຈົດ​ທະ​ບຽນ​ການ​ຕັ້ງ​ຄ່າ​ອ່ານ​ເປີດ​.
csr_readdata ຖືກຕ້ອງ	1	ຜົນຜະລິດ	ການ​ຈົດ​ທະ​ບຽນ​ການ​ຕັ້ງ​ຄ່າ​ອ່ານ​ຂໍ້​ມູນ​ທີ່​ຖືກ​ຕ້ອງ​.
csr_waitrequest	1	ຜົນຜະລິດ	ລໍຖ້າການລົງທະບຽນການກຳນົດຄ່າ.

Fronthaul Compression IP ລົງທະບຽນ

ຄວບຄຸມແລະຕິດຕາມກວດກາການທໍາງານການບີບອັດ fronthaul ຜ່ານການຄວບຄຸມແລະການໂຕ້ຕອບສະຖານະ.
ຕາຕະລາງ 17. ລົງທະບຽນແຜນທີ່

CSR_ADDRESS (Word Offset)	ລົງທະບຽນຊື່
0x0	compression_mode
0x1	tx_error
0x2	rx_error

ຕາຕະລາງ 18. compression_mode ລົງທະບຽນ

ຄວາມກວ້າງບິດ	ລາຍລະອຽດ	ການເຂົ້າເຖິງ	HW Reset ຄ່າ
31:9	ສະຫງວນໄວ້	RO	0x0
8:8	ຮູບແບບການທໍາງານ: • 1'b0 ແມ່ນຮູບແບບການບີບອັດສະຖິດ • 1'b1 ແມ່ນຮູບແບບການບີບອັດແບບເຄື່ອນໄຫວ	RW	0x0
7:0	ສ່ວນຫົວການບີບອັດຂໍ້ມູນຜູ້ໃຊ້ແບບຄົງທີ່: • 7:4 ແມ່ນ udIqWidth — 4'0000 ແມ່ນ 16 bits — 4'1111 ແມ່ນ 15 bits -: — 4'b0001 ແມ່ນ 1 ບິດ • 3:0 ແມ່ນ udCompMeth - 4'b0000 ແມ່ນບໍ່ມີການບີບອັດ — 4'b0001 ແມ່ນຈຸດລອຍຕົວ — 4'b0011 ແມ່ນ µ-law • ອື່ນໆແມ່ນສະຫງວນໄວ້	RW	0x0

ຕາຕະລາງ 19. tx Error Register

ຄວາມກວ້າງບິດ	ລາຍລະອຽດ	ການເຂົ້າເຖິງ	HW Reset ຄ່າ
31:2	ສະຫງວນໄວ້	RO	0x0
1:1	IqWidth ບໍ່ຖືກຕ້ອງ. IP ກໍານົດ Iqwidth ເປັນ 0 (16-bit Iqwidth) ຖ້າມັນກວດພົບ Iqwidth ບໍ່ຖືກຕ້ອງຫຼືບໍ່ຮອງຮັບ.	RW1C	0x0
0:0	ວິທີການບີບອັດບໍ່ຖືກຕ້ອງ. IP ຫຼຸດລົງແພັກເກັດ.	RW1C	0x0

ຕາຕະລາງ 20. rx Error Register

ຄວາມກວ້າງບິດ	ລາຍລະອຽດ	ການເຂົ້າເຖິງ	HW Reset ຄ່າ
31:8	ສະຫງວນໄວ້	RO	0x0
1:1	IqWidth ບໍ່ຖືກຕ້ອງ. IP ຫຼຸດລົງແພັກເກັດ.	RW1C	0x0
0:0	ວິທີການບີບອັດບໍ່ຖືກຕ້ອງ. IP ກໍານົດວິທີການບີບອັດເປັນວິທີການບີບອັດມາດຕະຖານຕໍ່ໄປນີ້: • ເປີດໃຊ້ຈຸດທີ່ເລື່ອນໄດ້ເທົ່ານັ້ນ: ເລີ່ມຕົ້ນເປັນຈຸດລອຍຕົວ. •ເປີດໃຊ້ μ-law ເທົ່ານັ້ນ: ຄ່າເລີ່ມຕົ້ນເປັນ μ-law. • ເປີດໃຊ້ງານທັງ block-floating point ແລະ μ-law: ເລີ່ມຕົ້ນເປັນ block-floating point.	RW1C	0x0

ເອກະສານຄູ່ມືຜູ້ໃຊ້ Fronthaul Compression Intel FPGA IPs

ສໍາລັບສະບັບຫລ້າສຸດແລະທີ່ຜ່ານມາຂອງເອກະສານນີ້, ເບິ່ງ: Fronthaul Compression Intel FPGA IP ຄູ່ມືຜູ້ໃຊ້. ຖ້າ IP ຫຼືເວີຊັນຊອບແວບໍ່ໄດ້ຢູ່ໃນລາຍການ, ຄູ່ມືຜູ້ໃຊ້ສໍາລັບ IP ຫຼືຮຸ່ນຊອບແວທີ່ຜ່ານມາຖືກນໍາໃຊ້.

ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບຄູ່ມືຜູ້ໃຊ້ Fronthaul Compression Intel FPGA IP

ສະບັບເອກະສານ	ລຸ້ນ Intel Quartus Prime	ລຸ້ນ IP	ການປ່ຽນແປງ
2022.08.08	21.4	1.0.1	ແກ້ໄຂ metadata width 0 ຫາ 0 (ປິດການໃຊ້ງານ Metadata Ports).
2022.03.22	21.4	1.0.1	• ຄຳອະທິບາຍສັນຍານສະຫຼັບ: — tx_avst_sink_data ແລະ tx_avst_source_data — rx_avst_sink_data ແລະ rx_avst_source_data • ເພີ່ມ ເກຣດຄວາມໄວທີ່ຮອງຮັບອຸປະກອນ ໂຕະ • ເພີ່ມ ການປະຕິບັດແລະການນໍາໃຊ້ຊັບພະຍາກອນ
2021.12.07	21.3	1.0.0	ອັບເດດລະຫັດການສັ່ງຊື້ແລ້ວ.
2021.11.23	21.3	1.0.0	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ. *ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

Online Version
ສົ່ງຄຳຕິຊົມ
ID: 709301
UG-20346
ລຸ້ນ: 2022.08.08
ISO 9001:2015 ລົງທະບຽນ

ເອກະສານ / ຊັບພະຍາກອນ

	intel Fronthaul Compression FPGA IP [pdf] ຄູ່ມືຜູ້ໃຊ້ Fronthaul Compression FPGA IP, Fronthaul, ການບີບອັດ FPGA IP, FPGA IP
	intel Fronthaul Compression FPGA IP [pdf] ຄູ່ມືຜູ້ໃຊ້ UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້