Fronthaul Compression FPGA IP
Torolàlana ho an'ny mpampiasa
Fronthaul Compression FPGA IP
Fronthaul Compression Intel® FPGA IP User Guide
Nohavaozina ho an'ny Intel® Quartus® Prime
Design Suite: 21.4 IP
Dikan-teny: 1.0.1
Momba ny Fronthaul Compression Intel® FPGA IP
Ny IP Compression Fronthaul dia ahitana ny famatrarana sy ny decompression ho an'ny angona U-voyage IQ. Ny motera fanerena dia manisa µ-law na fanakanana famatrarana teboka mitsingevana mifototra amin'ny lohatenin'ny famatrarana data mpampiasa (udCompHdr). Ity IP ity dia mampiasa interface tsara Avalon ho an'ny angona IQ, famantarana ny conduit, ary ho an'ny metadata sy famantarana sideband, ary ny interface voafantina amin'ny fitadidiana Avalon ho an'ny fanaraha-maso sy ny rejisitry ny sata (CSR).
Ny sarintany IP dia nanery ny IQ sy ny mari-pamantarana famatrarana angon-drakitra mpampiasa (udCompParam) araka ny endriky ny rindran-damina amin'ny fizarana voalaza ao amin'ny famaritana O-RAN O-RAN Fronthaul Control, User and Synchronization Plane Version 3.0 April 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon streaming sink sy loharano interface sakan'ny angon-drakitra dia 128-bits ho an'ny fampiharana interface tsara ary 64-bits ho an'ny fitaterana interface tsara hanohanana compressoin ratio ambony indrindra 2:1.
Fampahafantarana mifandraika
O-RAN webtoerana
1.1. Fronthaul Compression Intel® FPGA IP Features
- -Lalàna sy sakana ny famatrarana teboka mitsingevana sy ny decompression
- IQ sakany 8-bit hatramin'ny 16-bit
- Fikirakirana static sy mavitrika amin'ny endrika U-plane IQ sy lohatenin'ny famatrarana
- Fonosana multisections (raha mandeha ny O-RAN Compliant)
1.2. Fronthaul Compression Intel® FPGA IP Device Support Family
Intel dia manolotra ireto ambaratonga fanohanana fitaovana manaraka ireto ho an'ny Intel FPGA IP:
- Fanohanana mialoha-ny IP dia azo atao ny simulation sy ny fanangonana ho an'ity fianakaviana fitaovana ity. Programa FPGA file Tsy misy fanohanana (.pof) ho an'ny rindrambaiko Quartus Prime Pro Stratix 10 Edition Beta ary noho izany dia tsy azo antoka ny fanakatonana ny fotoana IP. Ny modely ara-potoana dia ahitana tombantombana ara-teknika voalohany momba ny fahatarana mifototra amin'ny fampahafantarana mialoha ny fametrahana drafitra. Ny modely amin'ny fotoana dia mety hiova satria ny fitiliana silisiôma dia manatsara ny fifandraisana misy eo amin'ny silisiôna tena izy sy ny modely amin'ny fotoana. Azonao atao ny mampiasa an'ity IP core ity ho an'ny fandalinana ny rafitra sy ny fampiasana loharanon-karena, simulation, pinout, fanombanana ny faharetan'ny rafitra, fanombanana ara-potoana fototra (tetibola fantsona), ary paikady famindrana I/O (sakan'ny angon-drakitra, halalin'ny fipoahana, fifandimbiasana fenitra I/O. ).
- Fanohanana mialoha–Intel dia manamarina ny fototry ny IP miaraka amin'ny maodely fotoana mialoha ho an'ity fianakaviana fitaovana ity. Mahafeno ny fepetra takina rehetra ny ivon'ny IP, saingy mety mbola mandalo famakafakana fotoana ho an'ny fianakavian'ny fitaovana. Azonao atao ny mampiasa azy io amim-pitandremana amin'ny famolavolana famokarana.
- Fanohanana farany–Intel dia manamarina ny IP miaraka amin'ny modely ara-potoana farany ho an'ity fianakaviana fitaovana ity. Ny IP dia mahafeno ny fepetra rehetra miasa sy ara-potoana ho an'ny fianakavian'ny fitaovana. Azonao ampiasaina amin'ny famolavolana famokarana.
Tabilao 1. Fronthaul Compression IP Device Support Family
| Fianakaviana fitaovana | MANAMPY |
| Intel® Agilex™ (E-tile) | vonjimaika |
| Intel Agilex (F-tile) | mialoha |
| Intel Arria® 10 | farany |
| Intel Stratix® 10 (fitaovana H- sy E-tile ihany) | farany |
| Fianakaviana fitaovana hafa | Tsy misy fanohanana |
Tabilao 2. Naoty hafainganam-pandeha tohanan'ny fitaovana
| Fianakaviana fitaovana | FPGA Lamba Vitesse Grade |
| Intel Agilex | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. Famoahana fampahalalana momba ny Fronthaul Compression Intel FPGA IP
Ny dikan-teny Intel FPGA IP dia mifanandrify amin'ny dikan-drakitra rindrambaiko Intel Quartus® Prime Design Suite hatramin'ny v19.1. Manomboka amin'ny rindrambaiko Intel Quartus Prime Design Suite version 19.2, Intel FPGA IP dia manana drafitra famoahana vaovao.
Ny nomeraon'ny Intel FPGA IP (XYZ) dia afaka miova miaraka amin'ny kinova rindrambaiko Intel Quartus Prime tsirairay. Fiovana amin'ny:
- X dia manondro fanavaozana lehibe ny IP. Raha manavao ny rindrambaiko Intel Quartus Prime ianao dia tsy maintsy mamerina ny IP.
- Y dia manondro fa misy endri-javatra vaovao ny IP. Avereno amboary ny IP-nao mba hampidirana ireo endri-javatra vaovao ireo.
- Z dia manondro fa misy fiovana kely ny IP. Avereno indray ny IP-nao mba hampidirana ireo fanovana ireo.
Table 3. Fronthaul Compression IP Release Information
| zavatra | Description |
| Malagasy Bible | 1.0.1 |
| Daty namoahana | Febroary 2022 |
| Kaody famandrihana | IP-FH-COMP |
1.4. Fahombiazan'ny Compression Fronthaul sy ny fampiasana loharanon-karena
Ny loharanon'ny IP mikendry fitaovana Intel Agilex, fitaovana Intel Arria 10 ary fitaovana Intel Stratix 10
Tabilao 4. Fahombiazan'ny Compression Fronthaul sy ny fampiasana loharanon-karena
Ny fidirana rehetra dia natao ho an'ny compression sy decompression data direction IP
| Fitaovana | IP | fiantrana | Rejistra lojika | M20K | |
| KILONGA | faharoa | ||||
| Intel Agilex | Teboka mitsingevana sakana | 14,969 | 25,689 | 6,093 | 0 |
| µ-lalàna | 22,704 | 39,078 | 7,896 | 0 | |
| Teboka mitsingevana sakana sy µ-lalàna | 23,739 | 41,447 | 8,722 | 0 | |
| Teboka mitsingevana sakana, µ-lalàna, ary sakan'ny IQ miitatra | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | Teboka mitsingevana sakana | 12,403 | 16,156 | 5,228 | 0 |
| µ-lalàna | 18,606 | 23,617 | 5,886 | 0 | |
| Teboka mitsingevana sakana sy µ-lalàna | 19,538 | 24,650 | 6,140 | 0 | |
| Teboka mitsingevana sakana, µ-lalàna, ary sakan'ny IQ miitatra | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | Teboka mitsingevana sakana | 16,852 | 30,548 | 7,265 | 0 |
| µ-lalàna | 24,528 | 44,325 | 8,080 | 0 | |
| Teboka mitsingevana sakana sy µ-lalàna | 25,690 | 47,357 | 8,858 | 0 | |
| Teboka mitsingevana sakana, µ-lalàna, ary sakan'ny IQ miitatra | 25,897 | 47,289 | 8,559 | 0 | |
Manomboka amin'ny Fronthaul Compression Intel FPGA IP
Manoritsoritra ny fametrahana, ny parameterizing, ny simulation ary ny fanombohana ny Fronthaul Compression IP.
2.1. Mahazoa, mametraka ary manome alalana ny Fronthaul Compression IP
Ny IP Compression Fronthaul dia IP FPGA Intel miitatra izay tsy tafiditra amin'ny famoahana Intel Quartus Prime.
- Mamorona kaonty My Intel raha tsy manana ianao.
- Midira raha te hidirana amin'ny Foibem-panomezana fahazoan-dàlana ho an'ny tena manokana (SSLC).
- Vidio ny IP Compression Fronthaul.
- Ao amin'ny pejy SSLC, tsindrio Run for the IP. Ny SSLC dia manome boaty fifampiresahana fametrahana hitarihana ny fametrahana ny IP.
- Apetraho amin'ny toerana mitovy amin'ny lahatahiry Intel Quartus Prime.
Tabilao 5. Toerana fametrahana famatrarana Fronthaul
| Toerana | Software | Platform |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro Edition | Windows * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro Edition | Linux * |
Sary 1. Fronthaul Compression IP Installation Directory Structure Intel Quartus Prime lahatahiry fametrahana
Ny Fronthaul Compression Intel FPGA IP dia miseho ao amin'ny IP Catalog.
Fampahafantarana mifandraika
- Intel FPGA webtoerana
- Foibe fanomezan-dàlana ho an'ny tena manokana (SSLC)
2.2. Famaritana ny IP Compression Fronthaul
Ampifandraiso haingana ny fiovan'ny IP mahazatra anao ao amin'ny Editor Parameter IP.
- Mamorona tetikasa Intel Quartus Prime Pro Edition izay hampidirana ny foto-kevitra IP anao.
a. Ao amin'ny Intel Quartus Prime Pro Edition, tsindrio File New Project Wizard hamorona tetikasa Intel Quartus Prime vaovao, na File Open Project hanokafana tetikasa Quartus Prime efa misy. Manosika anao hamaritra fitaovana iray ny mpamosavy.
b. Lazao ny fianakaviamben'ny fitaovana mahafeno ny fepetra takian'ny hafainganam-pandeha ho an'ny IP.
c. Tsindrio Finish. - Ao amin'ny Catalog IP, mifidiana Fronthaul Compression Intel FPGA IP. Mipoitra ny fikandrana New IP Variation.
- Manorata anarana ambony indrindra ho an'ny fiovaovana IP mahazatra anao. Ny tonian-dahatsoratra parameter dia mitahiry ny fiovaovan'ny IP ao anaty a file atao hoe .ip.
- Tsindrio OK. Mipoitra ny tonian-dahatsoratra parameter.
Sary 2. Fronthaul Compression IP Parameter Editor - Farito ny masontsivana ho an'ny fiovaovan'ny IP anao. Jereo ny Parameter raha mila fampahalalana momba ny masontsivana IP manokana.
- Tsindrio ny Design Example tab ary mamaritra ny masontsivana ho an'ny famolavolanao example.
Sary 3. Design Exampny Parameter Editor - Tsindrio Generate HDL. Mipoitra ny boaty fifampiresahana Generation.
- Lazao ny vokatra file safidin'ny taranaka, ary tsindrio avy eo Mamorona. Ny fiovan'ny IP files mamokatra araka ny fepetra arahanao.
- Tsindrio Finish. Ny tonian-dahatsoratra parameter dia manampy ny .ip ambony indrindra file ho azy ny tetikasa ankehitriny. Raha asaina ianao hampiditra tanana ny .ip file amin'ny tetikasa, tsindrio Project Add/Remove Files ao amin'ny Tetikasa hanampiana ny file.
- Aorian'ny famoronana sy fametrahana ny fiovaovan'ny IP anao, dia manaova fanendrena pin mety hampifandray ny seranana ary mametraha masontsivana RTL isan-karazany mety.
2.2.1. Parameter IP Compression Fronthaul
Tabilao 6. Parameter IP Compression Fronthaul
| Anarana | Sanda manankery |
Description |
| Torolàlana data | TX sy RX, TX ihany, RX ihany | Mifidiana TX ho an'ny famatrarana; RX ho an'ny decompression. |
| fomba famatrarana | BFP, mu-Law, na BFP sy mu-Law | Safidio ny bloc floating-point, µ-law, na izy roa. |
| Sakan'ny metadata | 0 (Atsaharo ny seranan-tsambo Metadata), 32, 64, 96, 128 (bit) | Lazao ny sakany kely amin'ny fiara fitateram-bahoaka metadata (angona tsy voafehy). |
| Alefaso ny sakan'ny IQ miitatra | On na off | Alefaso ny IqWidth tohanana amin'ny 8-bit ka hatramin'ny 16-bit. Vonoy ny IqWidth tohanana amin'ny 9, 12, 14 ary 16-bits. |
| Mifanaraka amin'ny O-RAN | On na off | Alefaso hanaraka ny sarintany IP ORAN ho an'ny seranan-tsambo metadata ary asio famantarana manan-kery ny metadata ho an'ny lohatenin'ny fizarana tsirairay. Ny IP dia manohana metadata 128-bit sakany ihany. Ny IP dia manohana fizarana tokana sy fizarana maromaro isaky ny fonosana. Ny metadata dia manan-kery amin'ny fizarana tsirairay miaraka amin'ny fanambarana manan-kery metadata. Atsaharo ny IP amin'ny fampiasana metadata ho famantarana fampitaovana passthrough tsy misy fepetra takiana amin'ny sari-tany (oh: numPrb U-plane dia heverina ho 0). Ny IP dia manohana ny sakan'ny metadata 0 (Atsaharo ny seranana Metadata), 32, 64, 96, 128 bit. Ny IP dia manohana fizarana tokana isaky ny fonosana. Indray mandeha ihany no manankery ny metadata amin'ny fanambaràna manankery metadata ho an'ny fonosana tsirairay. |
2.3. IP noforonina File FIRAFITRA
Ny lozisialy Intel Quartus Prime Pro Edition dia miteraka ity vokatra fototra IP manaraka ity file rafitra.
Tabilao 7. IP vokarina Files
| File Anarana |
Description |
| <ny_ip>.ip | Ny rafitra Mpamorona Platform na fiovaovan'ny IP avo lenta file.ny_ip> dia ny anarana omenao ny fanovana IP anao. |
| <ny_ip>.cmp | Ny VHDL Component Declaration (.cmp) file dia lahatsoratra file izay misy famaritana ankapobeny sy seranan-tsambo eo an-toerana izay azonao ampiasaina amin'ny famolavolana VHDL files. |
| <ny_ip>.html | Tatitra misy fampahalalana momba ny fifandraisana, sarintany fitadidiana mampiseho ny adiresin'ny andevo tsirairay mifandraika amin'ny tompony tsirairay mifandray aminy, ary ny fanendrena paramètre. |
| <ny_ip>_generation.rpt | IP na Loharanon'ny mpamorona Platform file. Famintinana ireo hafatra nandritra ny famokarana IP. |
| <ny_ip>.qgsimc | Tanisao ny masontsivana simulation hanohanana ny fanavaozana incremental. |
| <ny_ip>.qgsynthc | Tanisao ny masontsivana synthesis hanohanana ny fanavaozana incremental. |
| <ny_ip>.qip | Ahitana ny fampahalalana ilaina rehetra momba ny singa IP mba hampidirana sy hanangonana ny singa IP ao amin'ny rindrambaiko Intel Quartus Prime. |
| <ny_ip>.sopcinfo | Manoritsoritra ny fifandraisana sy ny mari-pamantarana singa IP ao amin'ny rafitra Mpamorona Platform anao. Azonao atao ny manadihady ny ao anatiny mba hahazoana ny fepetra takiana rehefa mamorona mpamily rindrambaiko ho an'ny singa IP ianao. Mampiasa an'io ny fitaovana midina toy ny rojo fitaovana Nios® II file. Ny .sopcinfo file ary ny rafitra.h file novokarina ho an'ny rojo fitaovana Nios II dia ahitana fampahalalana sarintany adiresy ho an'ny andevo tsirairay mifandraika amin'ny tompony tsirairay izay miditra amin'ny andevo. Ny tompo samihafa dia mety manana sarintany adiresy hafa mba hidirana amina singa andevo manokana. |
| <ny_ip>.csv | Ahitana fampahafantarana momba ny toetry ny fanavaozana ny singa IP. |
| <ny_ip>.bsf | A Block Symbol File (.bsf) fanehoana ny fiovaovan'ny IP ampiasaina amin'ny Intel Quartus Prime Block Diagram Files (.bdf). |
| <ny_ip>.spd | Fampidirana ilaina file ho an'ny ip-make-simscript mba hamoronana script simulation ho an'ny simulator tohanana. Ny .spd file misy lisitry ny files novokarina ho simulation, miaraka amin'ny fampahalalana momba ny fahatsiarovana azonao atomboka. |
| <ny_ip>.ppf | Ny Pin Planner File (.ppf) dia mitahiry ny seranan-tsambo sy ny node ho an'ny singa IP noforonina hampiasaina amin'ny Pin Planner. |
| <ny_ip>_bb.v | Azonao atao ny mampiasa ny boaty mainty Verilog (_bb.v) file ho fanambaràna maody foana ampiasaina ho boaty mainty. |
| <ny_ip>_inst.v na _inst.vhd | HDL example template instantiation. Azonao atao ny mandika sy mametaka ny votoatin'ity file ao amin'ny HDL anao file mba hanazavana ny fiovan'ny IP. |
| <ny_ip>.v nany_ip>.vhd | HDL files izay mametraka ny submodule tsirairay na ny fototry ny IP ho an'ny synthesis na simulation. |
| mpanoro hevitra/ | Misy script ModelSim* msim_setup.tcl hananganana sy hanaovana simulation. |
| synopsys/vcs/ synopsys/vcsmx/ | Ahitana script akorandriaka vcs_setup.sh hananganana sy hanaovana simulation VCS*. Misy script akorandriaka vcsmx_setup.sh sy synopsys_ sim.setup file manangana sy manao simulation VCS MX*. |
| cadence/ | Ahitana script akorandriaka ncsim_setup.sh sy fanamboarana hafa files hananganana sy hanaovana simulation NCSIM*. |
| aldec/ | Ahitana script akorandriaka rivierapro_setup.sh hanamboarana sy hanaovana simulation Aldec*. |
| xcelium/ | Misy script akorandriaka xcelium_setup.sh sy fanamboarana hafa files manangana sy manao simulation Xcelium*. |
| submodules/ | Misy HDL files ho an'ny submodules fototra IP. |
| <ankizy IP cores>/ | Ho an'ny lahatahiry fototra IP an'ny ankizy tsirairay, ny Platform Designer dia mamorona synth/sy sim/sub-directories. |
Fronthaul Compression IP Description Functional
Sary 4. Ny IP Compression Fronthaul dia ahitana ny fanerena sy ny decompression. Fronthaul Compression IP Block Diagram
Compression sy Decompression
Ny bloc-shift bit izay mifototra amin'ny fanodinana mialoha dia miteraka ny fiovana bitika tsara indrindra ho an'ny sakana loharanon-karena misy singa loharanon-karena 12 (RE). Ny sakana dia mampihena ny tabataba quantization, indrindra ho an'ny ambany-amplitera samples. Noho izany dia mampihena ny haben'ny vector error (EVM) izay ampidirina ny compression. Saika tsy miankina amin'ny sandan'ny herinaratra ny algorithm compression. Raha heverina ny fampidirana sarotra samples dia x = x1 + jxQ, ny sanda faratampony ambony indrindra amin'ny singa tena izy sy an-tsaina ho an'ny sakana loharanon-karena dia:
Raha manana ny sanda faratampony faratampony ho an'ny sakana loharanon-karena, ity equation manaraka ity dia mamaritra ny sanda fifindran'ny havia nomena an'io sakana loharanon-karena io:
Aiza ny bitWidth dia ny sakan'ny bit input.
Ny IP dia manohana ny tahan'ny famatrarana 8, 9, 10, 11, 12, 13, 14, 15, 16.
Mu-Law Compression sy Decompression
Ny algorithm dia mampiasa teknika fampifanarahana Mu-law, izay ampiasain'ny ankamaroan'ny fanerena kabary. Ity teknika ity dia mandalo ny famantarana tsy voatsindry, x, amin'ny alàlan'ny compressor misy fiasa, f (x), alohan'ny fihodinana sy ny fanapahana bit. Ny teknika dia mandefa angona voaporitra, y, amin'ny interface. Ny angon-drakitra voaray dia mandalo amin'ny fiasa miitatra (izay mifanohitra amin'ny compressor, F-1(y).
Equation 1. Ny compressor sy ny decompressor miasa
Ny algorithm compression IQ Mu-law dia manaraka ny famaritana O-RAN.
Fampahafantarana mifandraika
O-RAN webtoerana
3.1. Fronthaul Compression IP Signals
Ampifandraiso sy fehezo ny IP.
Famantaranandro sy Avereno ny famantarana famantarana =
Tabilao 8. Famantaranandro sy Avereno ny famantarana ny Interface
| Anarana famantarana | Bitwidth | tari-dalana |
Description |
| tx_clk | 1 | fahan'ny | famantaranandro mpandefa. Ny faharetan'ny famantaranandro dia 390.625 MHz ho an'ny 25 Gbps ary 156.25 MHz ho an'ny 10 Gbps. Ny famantarana interface tsara rehetra dia mifanaraka amin'ity famantaranandro ity. |
| rx_clk | 1 | fahan'ny | Receiver famantaranandro. Ny faharetan'ny famantaranandro dia 390.625 MHz ho an'ny 25 Gbps ary 156.25 MHz ho an'ny 10 Gbps. Mifanaraka amin'ity famantaranandro ity ny famantarana interface tsara rehetra. |
| csr_clk | 1 | fahan'ny | Famantaranandro ho an'ny CSR interface. Ny faharetan'ny famantaranandro dia 100 MHz. |
| tx_rst_n | 1 | fahan'ny | Famerenana ambany mavitrika ho an'ny interface tsara mpandefa synchronous amin'ny tx_clk. |
| rx_rst_n | 1 | fahan'ny | Famerenana ambany mavitrika ho an'ny fifandraisana amin'ny mpandray synchronous amin'ny rx_clk. |
| csr_rst_n | 1 | fahan'ny | Reset ambany mavitrika ho an'ny interface CSR synchronous amin'ny csr_clk. |
Mandefa famantarana Interface fitaterana
Tabilao 9. Mandefa famantarana ny Interface fitaterana
Ny karazana famantarana rehetra dia integer tsy misy sonia.
|
Anarana famantarana |
Bitwidth | tari-dalana |
Description |
| tx_avst_source_valid | 1 | Output | Rehefa nohamafisina, dia manondro fa misy angona manankery ao amin'ny avst_source_data. |
| tx_avst_source_data | 64 | Output | Ny saha PRB anisan'izany ny udCompParam, iSample sy qsample. Ny saha PRB fizarana manaraka dia mifamatotra amin'ny saha PRB fizarana teo aloha. |
| tx_avst_source_startofpacket | 1 | Output | Manondro byte voalohany amin'ny frame. |
| tx_avst_source_endofpacket | 1 | Output | Manondro byte farany amin'ny frame. |
| tx_avst_source_ready | 1 | fahan'ny | Rehefa nohamafisina, dia manondro fa vonona ny hanaiky ny angona ny sosona fitaterana. readyLatency = 0 ho an'ity interface ity. |
| tx_avst_source_empty | 3 | Output | Mamaritra ny isan'ny bytes foana ao amin'ny avst_source_data rehefa avst_source_endofpacket no apetraka. |
| tx_udcomphdr_o | 8 | Output | Sahan lohatenin'ny famatrarana data mpampiasa. Miaraka amin'ny tx_avst_source_valid. Mamaritra ny fomba famatrarana sy ny sakany kely IQ ho an'ny angona mpampiasa ao amin'ny fizarana data. • [7:4]: udIqWidth • 16 ho an'ny udIqWidth=0, raha tsy izany dia mitovy amin'ny udIqWidth e,g,: — 0000b dia midika hoe I sy Q dia 16 bit ny sakany; — 0001b dia midika hoe I sy Q dia 1 bit ny sakany; - 1111b dia midika hoe I sy Q dia 15 bit ny sakany • [3:0] : udCompMeth — 0000b – tsy misy compression - 0001b - teboka mitsingevana sakana — 0011b – µ-lalàna - ny hafa - natokana ho an'ny fomba ho avy. |
| tx_metadata_o | METADATA_WIDTH | Output | Mandefa famantarana ny conduit ary tsy voatsindry. Miaraka amin'ny tx_avst_source_valid. Bitwidth azo amboarina METADATA_WIDTH. Rehefa mandeha ianao Mifanaraka amin'ny O-RAN, manondro Tabilao 13 eo amin’ny pejy faha-17. Rehefa maty ianao Mifanaraka amin'ny O-RAN, ity famantarana ity dia manan-kery raha tsy misy ny tx_avst_source_startofpacket dia 1. tx_metadata_o dia tsy manana famantarana manan-kery ary mampiasa tx_avst_source_valid mba hanondroana tsingerina manan-kery. Tsy misy rehefa misafidy 0 Atsaharo ny seranan-tsambo metadata HO AN'NY Sakan'ny metadata. |
Mahazoa famantarana Interface fitaterana
Tabilao 10. Mandraisa famantarana ny Interface fitaterana
Tsy misy backpressure amin'ity interface ity. Tsy ilaina amin'ity interface ity ny avalon streaming signal satria zero foana.
| Anarana famantarana | Bitwidth | tari-dalana |
Description |
| rx_avst_sink_valid | 1 | fahan'ny | Rehefa nohamafisina, dia manondro fa misy angona manan-kery ao amin'ny avst_sink_data. Tsy misy famantarana avst_sink_ready amin'ity interface ity. |
| rx_avst_sink_data | 64 | fahan'ny | Ny saha PRB anisan'izany ny udCompParam, iSample sy qsample. Ny saha PRB fizarana manaraka dia mifamatotra amin'ny saha PRB fizarana teo aloha. |
| rx_avst_sink_startofpacket | 1 | fahan'ny | Manondro byte voalohany amin'ny frame. |
| rx_avst_sink_endofpacket | 1 | fahan'ny | Manondro byte farany amin'ny frame. |
| rx_avst_sink_error | 1 | fahan'ny | Rehefa nambara tamin'ny tsingerina mitovy amin'ny avst_sink_endofpacket, dia manondro fa fonosana diso ny fonosana ankehitriny |
| rx_udcomphdr_i | 8 | fahan'ny | Sahan lohatenin'ny famatrarana data mpampiasa. Miaraka amin'ny rx_metadata_valid_i. Mamaritra ny fomba famatrarana sy ny sakan'ny bit IQ ho an'ny angona mpampiasa ao amin'ny fizarana data. • [7:4]: udIqWidth • 16 ho an'ny udIqWidth=0, raha tsy izany dia mitovy amin'ny udIqWidth. ohatra — 0000b dia midika hoe I sy Q dia 16 bit ny sakany; — 0001b dia midika hoe I sy Q dia 1 bit ny sakany; - 1111b dia midika hoe I sy Q dia 15 bit ny sakany • [3:0] : udCompMeth — 0000b – tsy misy compression — 0001b – teboka mitsinkafona sakana — 0011b – µ-lalàna - ny hafa - natokana ho an'ny fomba ho avy. |
| rx_metadata_i | METADATA_WIDTH | fahan'ny | Ny conduit tsy voatsindry dia famantarana mandalo. rx_metadata_i famantarana dia manan-kery rehefa rx_metadata_valid_i dia nanamafy, synchronous amin'ny rx_avst_sink_valid. Bitwidth azo amboarina METADATA_WIDTH. Rehefa mandeha ianao Mifanaraka amin'ny O-RAN, manondro LOHA 15 eo amin’ny pejy 18. Rehefa maty ianao Mifanaraka amin'ny O-RAN, ity famantarana rx_metadata_i ity dia tsy manan-kery raha tsy misy rx_metadata_valid_i sy rx_avst_sink_startofpacket mitovy amin'ny 1. Tsy misy rehefa misafidy ianao 0 Atsaharo ny seranan-tsambo metadata HO AN'NY Sakan'ny metadata. |
| rx_metadata_valid_i | 1 | fahan'ny | Manondro fa manankery ny lohapejy (rx_udcomphdr_i sy rx_metadata_i). Miaraka amin'ny rx_avst_sink_valid. Famantarana tsy maintsy atao. Ho an'ny fifanarahana mihemotra O-RAN, apetraho rx_metadata_valid_i raha toa ka manana IE lohapejy mahazatra sy IE fizarana miverimberina ny IP. Amin'ny fanomezana sehatra fizika loharanon-karena (PRB) vaovao ao amin'ny rx_avst_sink_data, omeo fizarana IE vaovao amin'ny rx_metadata_i miaraka amin'ny rx_metadata_valid_i. |
Mandefa famantarana Interface fampiharana
Tabilao 11. Mandefa famantarana Interface fampiharana
|
Anarana famantarana |
Bitwidth | tari-dalana |
Description |
| tx_avst_sink_valid | 1 | fahan'ny | Rehefa manamafy, dia manondro fa misy saha PRB manan-kery ao amin'ity interface ity. Rehefa miasa amin'ny fomba streaming, dia ataovy izay hahazoana antoka fa tsy misy fanafoanana famantarana manan-kery eo anelanelan'ny fanombohan'ny fonosana sy ny fiafaran'ny fonosana Ny hany tokana dia rehefa tsy misy ny famantarana vonona. |
| tx_avst_sink_data | 128 | fahan'ny | Data avy amin'ny sosona fampiharana amin'ny filaharana byte tambazotra. |
| tx_avst_sink_startofpacket | 1 | fahan'ny | Tondroy ny byte PRB voalohany amin'ny fonosana iray |
| tx_avst_sink_endofpacket | 1 | fahan'ny | Tondroy ny byte PRB farany amin'ny fonosana iray |
| tx_avst_sink_ready | 1 | Output | Rehefa nanamafy, dia manondro ny O-RAN IP dia vonona ny hanaiky angona avy amin'ny interface interface. readyLatency = 0 ho an'ity interface ity |
| tx_udcomphdr_i | 8 | fahan'ny | Sahan lohatenin'ny famatrarana data mpampiasa. Miaraka amin'ny tx_avst_sink_valid. Mamaritra ny fomba famatrarana sy ny sakan'ny bit IQ ho an'ny angona mpampiasa ao amin'ny fizarana data. • [7:4]: udIqWidth • 16 ho an'ny udIqWidth=0, raha tsy izany dia mitovy amin'ny udIqWidth. ohatra — 0000b dia midika hoe I sy Q dia 16 bit ny sakany; — 0001b dia midika hoe I sy Q dia 1 bit ny sakany; - 1111b dia midika hoe I sy Q dia 15 bit ny sakany • [3:0] : udCompMeth — 0000b – tsy misy compression - 0001b - teboka mitsingevana sakana — 0011b – µ-lalàna - ny hafa - natokana ho an'ny fomba ho avy. |
| tx_metadata_i | METADATA_WIDTH | fahan'ny | Mandefa famantarana ny conduit ary tsy voatsindry. Miaraka amin'ny tx_avst_sink_valid. Bitwidth azo amboarina METADATA_WIDTH. Rehefa mandeha ianao Mifanaraka amin'ny O-RAN, manondro LOHA 13 eo amin’ny pejy 17. Rehefa maty ianao Mifanaraka amin'ny O-RAN, ity famantarana ity dia manan-kery ihany rehefa tx_avst_sink_startofpacket mitovy amin'ny 1. tx_metadata_i dia tsy manana famantarana sy fampiasana manan-kery tx_avst_sink_valid hanondro tsingerina manan-kery. Tsy misy rehefa misafidy 0 Atsaharo ny seranan-tsambo metadata HO AN'NY Sakan'ny metadata. |
Mahazoa famantarana Interface fampiharana
Tabilao 12. Mandray famantarana Interface fampiharana
|
Anarana famantarana |
Bitwidth | tari-dalana |
Description |
| rx_avst_source_valid | 1 | Output | Rehefa manamafy, dia manondro fa misy saha PRB manan-kery ao amin'ity interface ity. Tsy misy famantarana avst_source_ready amin'ity interface ity. |
| rx_avst_source_data | 128 | Output | Data mankany amin'ny sosona fampiharana amin'ny filaharana byte tambajotra. |
| rx_avst_source_startofpacket | 1 | Output | Manondro ny byte PRB voalohany amin'ny fonosana iray |
| rx_avst_source_endofpacket | 1 | Output | Manondro ny byte PRB farany amin'ny fonosana iray |
| rx_avst_source_error | 1 | Output | Manondro ny fonosana misy hadisoana |
| rx_udcomphdr_o | 8 | Output | Sahan lohatenin'ny famatrarana data mpampiasa. Miaraka amin'ny rx_avst_source_valid. Mamaritra ny fomba famatrarana sy ny sakan'ny bit IQ ho an'ny angona mpampiasa ao amin'ny fizarana data. • [7:4]: udIqWidth • 16 ho an'ny udIqWidth=0, raha tsy izany dia mitovy amin'ny udIqWidth. ohatra — 0000b dia midika hoe I sy Q dia 16 bit ny sakany; — 0001b dia midika hoe I sy Q dia 1 bit ny sakany; - 1111b dia midika hoe I sy Q dia 15 bit ny sakany • [3:0] : udCompMeth — 0000b – tsy misy compression - 0001b - teboka mitsingevana sakana (BFP) — 0011b – µ-lalàna - ny hafa - natokana ho an'ny fomba ho avy. |
| rx_metadata_o | METADATA_WIDTH | Output | Ny conduit tsy voatsindry dia famantarana mandalo. rx_metadata_o famantarana dia manan-kery rehefa rx_metadata_valid_o no nanamafy, synchronous miaraka amin'ny rx_avst_source_valid. Bitwidth azo amboarina METADATA_WIDTH. Rehefa mandeha ianao Mifanaraka amin'ny O-RAN, manondro Tabilao 14 eo amin’ny pejy 18. Rehefa maty ianao Mifanaraka amin'ny O-RAN, rx_metadata_o dia manan-kery ihany rehefa rx_metadata_valid_o mitovy 1. Tsy misy rehefa misafidy 0 Atsaharo ny seranan-tsambo metadata HO AN'NY Sakan'ny metadata. |
| rx_metadata_valid_o | 1 | Output | Manondro fa ny lohapejy (rx_udcomphdr_o sy rx_metadata_o) dia manan-kery. rx_metadata_valid_o dia asongadina rehefa rx_metadata_o dia manan-kery, miaraka amin'ny rx_avst_source_valid. |
Mapping Metadata ho an'ny O-RAN Backward Compatibility
Tabilao 13. tx_metadata_i fampidirana 128-bit
|
Anarana famantarana |
Bitwidth | tari-dalana | Description |
Metadata Mapping |
| Reserved | 16 | fahan'ny | Voatokana. | tx_metadata_i[127:112] |
| tx_u_size | 16 | fahan'ny | Ny haben'ny fonosana U-plane amin'ny bytes ho an'ny fomba fandefasana. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | fahan'ny | SeqID amin'ny fonosana, izay nalaina avy amin'ny lohatenin'ny fitaterana eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | fahan'ny | PCID ho an'ny fitaterana eCPRI sy RoEflowId ho an'ny fitaterana radio amin'ny ethernet (RoE). |
tx_metadata_i[79:64] |
| Reserved | 4 | fahan'ny | Voatokana. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | fahan'ny | Takelaka data GNB Sanda sanda: {0b=Rx (izany hoe fampiakarana), 1b=Tx (izany hoe fampidinana)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | fahan'ny | Mamaritra tondro ho an'ny sivana fantsona ampiasaina eo anelanelan'ny angona IQ sy ny fifandraisan'ny rivotra. Sanda sanda: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | fahan'ny | Fifandimbiasana ho an'ny frame 10 ms (fe-potoana famonosana 2.56 segondra), indrindra ny frameId= frame number modulo 256. Sanda sanda: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | fahan'ny | Counter ho an'ny subframes 1ms ao anatin'ny frame 10ms. Sanda sanda: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | fahan'ny | Ity mari-pamantarana ity dia ny laharan'ny slot ao anatin'ny subframe 1ms. Ny slots rehetra ao anatin'ny subframe iray dia isaina amin'ity parameter ity. Sanda sanda: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Natokana} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | fahan'ny | Mamantatra isa marika ao anaty slot. Sanda sanda: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | fahan'ny | Ny sectionID dia manao sarintany ny fizarana angon-drakitra U-vidim-piaramanidina mankany amin'ny hafatra momba ny fiaramanidina C (sy karazana fizarana) mifandraika amin'ny angona. Sanda sanda: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | fahan'ny | Tondro sakana loharanon-karena. Asehoy raha ampiasaina ny sakana loharano rehetra na ny sakana loharano hafa rehetra ampiasaina. Sanda sanda: {0b=ny loharanon-karena rehetra ampiasaina; 1b=rehefa sakana loharano hafa ampiasaina} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | fahan'ny | Ny fanombohana PRB amin'ny fizarana data momba ny fiaramanidina mpampiasa. Sanda sanda: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | fahan'ny | Farito ny PRB izay manankery ny fizarana data momba ny fiaramanidina mpampiasa. | tx_metadata_i[7:0] |
| Sanda sanda: {0000 0001b-1111 1111b, 0000 0000b = ny PRB rehetra ao amin'ny elanelan'ny subcarrier voafaritra (SCS) sy ny bandwidth mpitatitra } | ||||
| tx_u_udCompHdr | 8 | fahan'ny | Farito ny fomba famatrarana sy ny sakan'ny bit IQ an'ny angona mpampiasa ao amin'ny fizarana data. Sanda sanda: {0000 0000b-1111 1111b} | T/A (tx_udcomphdr_i) |
Tabilao 14. rx_metadata_valid_i/o
|
Anarana famantarana |
Bitwidth | tari-dalana | Description |
Metadata Mapping |
| rx_sec_hdr_valid | 1 | Output | Rehefa rx_sec_hdr_valid dia 1 dia manankery ny sahan'ny angon-drakitra fizarana U-voyage. Ny IE loham-pianakaviana mahazatra dia manan-kery rehefa asongadina ny rx_sec_hdr_valid, miaraka amin'ny avst_sink_u_startofpacket sy avst_sink_u_valid. Ny fizarana IE miverimberina dia manan-kery rehefa rx_sec_hdr_valid no ambara, miaraka amin'ny avst_sink_u_valid. Amin'ny fanomezana sehatra PRB vaovao ao amin'ny avst_sink_u_data, omeo IE fizarana vaovao miaraka amin'ny rx_sec_hdr_valid asserted. |
rx_metadata_valid_o |
Tabilao 15. rx_metadata_o vokatra 128-bit
| Anarana famantarana | Bitwidth | tari-dalana | Description |
Metadata Mapping |
| Reserved | 32 | Output | Voatokana. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Output | SeqID amin'ny fonosana, izay nalaina avy amin'ny lohatenin'ny fitaterana eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Output | PCID ho an'ny fitaterana eCPRI ary RoEflowId ho an'ny fitaterana RoE | rx_metadata_o[79:64] |
| Reserved | 4 | Output | Voatokana. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Output | Takelaka data GNB Sanda sanda: {0b=Rx (izany hoe fampiakarana), 1b=Tx (izany hoe fampidinana)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Output | Mamaritra tondro ho an'ny sivana fantsona ampiasaina eo anelanelan'ny angona IQ sy ny fifandraisan'ny rivotra. Sanda sanda: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Output | Fifandimbiasana ho an'ny frame 10ms (fe-potoana famonosana 2.56 segondra), indrindra indrindra frameId= nomeraon'ny frame modulo 256. Sanda sanda: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Output | Counter ho an'ny subframes 1ms ao anatin'ny frame 10ms. Sanda sanda: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Output | Ny laharan'ny slot ao anatin'ny subframe 1ms. Ny slots rehetra ao anatin'ny subframe iray dia isaina amin'ity parameter ity. Sanda sanda: {00 0000b-00 1111b=slotID, 01 0000b-111111b=voatokana} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | Output | Mamantatra isa marika ao anaty slot. Sanda sanda: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Output | Ny sectionID dia manao sarintany ny fizarana angon-drakitra U-vidim-piaramanidina mankany amin'ny hafatra momba ny fiaramanidina C (sy karazana fizarana) mifandraika amin'ny angona. Sanda sanda: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Output | Tondro sakana loharanon-karena. Manondro raha ampiasaina ny sakana rehetra na loharano hafa rehetra. Sanda sanda: {0b=ny loharanon-karena rehetra ampiasaina; 1b=rehefa sakana loharano hafa ampiasaina} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Output | Ny fanombohana PRB amin'ny fizarana data momba ny fiaramanidina mpampiasa. Sanda sanda: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Output | Mamaritra ny PRB izay manankery ny fizarana data momba ny fiaramanidina mpampiasa. Sanda sanda: {0000 0001b-1111 1111b, 0000 0000b = ny PRB rehetra ao amin'ny SCS voatondro sy ny bandwidth mpitatitra } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Output | Mamaritra ny fomba famatrarana sy ny sakan'ny bitin'ny IQ an'ny angona mpampiasa ao amin'ny fizarana data. Sanda sanda: {0000 0000b-1111 1111b} |
T/A (rx_udcomphdr_o) |
CSR Interface famantarana
Tabilao 16. Famantarana Interface CSR
| Anarana famantarana | Bit Width | tari-dalana |
Description |
| adiresy_csr | 16 | fahan'ny | Adiresy fisoratana anarana config. |
| csr_write | 1 | fahan'ny | Ampifanaraho amin'ny fanoratana ny fisoratana anarana. |
| csr_writedata | 32 | fahan'ny | Manoratra angon-drakitra fisoratana anarana. |
| csr_readdata | 32 | Output | Ny angona mamaky ny rejistra config. |
| csr_read | 1 | fahan'ny | Ampifanaraho ny fisoratana anarana amin'ny config. |
| csr_readdatavalid | 1 | Output | Ny angon-drakitra mamaky ny rejistra fanamafisana dia manan-kery. |
| csr_waitrequest | 1 | Output | Fangatahana fiandrasana ny fisoratana anarana. |
Fronthaul Compression IP Registers
Manara-maso sy manara-maso ny fiasan'ny fanerena fronthaul amin'ny alàlan'ny fanaraha-maso sy ny interface interface.
Tabilao 17. Sarintany fisoratana anarana
| CSR_ADDRESS (Word Offset) | Anarana fisoratana anarana |
| 0x0 | compression_mode |
| 0x1 | tx_error |
| 0x2 | rx_error |
Tabilao 18. compression_mode Register
| Bit Width | Description | Access |
HW Reset Value |
| 31:9 | Reserved | RO | 0x0 |
| 8:8 | Fomba fiasa: • 1'b0 dia fomba famatrarana static • 1'b1 dia fomba famoretana mavitrika |
RW | 0x0 |
| 7:0 | Lohatenin'ny famatrarana angona mpampiasa statika: • 7:4 dia udIqWidth - 4'b0000 dia 16 bit - 4'b1111 dia 15 bit -: — 4'b0001 dia 1 bit • 3:0 dia udCompMeth - 4'b0000 dia tsy misy famoretana — 4'b0001 dia teboka mitsingevana sakana — 4'b0011 dia µ-lalàna • Ny hafa dia voatokana |
RW | 0x0 |
Tabilao 19. tx Registration Error
| Bit Width | Description | Access |
HW Reset Value |
| 31:2 | Reserved | RO | 0x0 |
| 1:1 | IqWidth tsy mety. Ny IP dia mametraka Iqwidth ho 0 (16-bit Iqwidth) raha mahita Iqwidth tsy mety na tsy tohanana. | RW1C | 0x0 |
| 0:0 | Fomba fanerena tsy mety. Ny IP dia mandatsaka ny fonosana. | RW1C | 0x0 |
Tabilao 20. rx Error Register
| Bit Width | Description | Access |
HW Reset Value |
| 31:8 | Reserved | RO | 0x0 |
| 1:1 | IqWidth tsy mety. Ny IP dia mandatsaka ny fonosana. | RW1C | 0x0 |
| 0:0 | Fomba fanerena tsy mety. Ny IP dia mametraka ny fomba famatrarana amin'ity fomba fanerena tohana manaraka ity: • Toerana mitsingevana sakana ihany no avela: toerana mibahana amin'ny teboka mitsingevana. • Nalefa μ-law ihany: default amin'ny μ-law. • Nalefa ny teboka mitsingevana sakana sy ny μ-lalàna: tsy maintsy atao amin'ny teboka mitsingevana sakana. |
RW1C | 0x0 |
Fronthaul Compression Intel FPGA IPs Guide Archive
Ho an'ny dikan-teny farany sy teo aloha an'ity antontan-taratasy ity, jereo ny: Fronthaul Compression Intel FPGA IP User Guide. Raha tsy voatanisa ny dikan-teny IP na rindrambaiko, dia mihatra ny torolalana momba ny mpampiasa ho an'ny IP na dikan-tsarimihetsika teo aloha.
Tantaran'ny fanavaozana antontan-taratasy ho an'ny Torolàlana mpampiasa IP FPGA Fronthaul Compression Intel
|
Document Version |
Intel Quartus Prime Version | IP Version |
FIOVANA |
| 2022.08.08 | 21.4 | 1.0.1 | Nahitsy ny sakan'ny metadata 0 hatramin'ny 0 (Atsaharo ny seranan-tsambo Metadata). |
| 2022.03.22 | 21.4 | 1.0.1 | • Famaritana famantarana nifamaly: — tx_avst_sink_data sy tx_avst_source_data — rx_avst_sink_data sy rx_avst_source_data • Nampiana Naoty hafainganam-pandeha tohanan'ny fitaovana LOHA • Nampiana Fampiasana sy Fampiasana Loharano |
| 2021.12.07 | 21.3 | 1.0.0 | Kaody famandrihana nohavaozina. |
| 2021.11.23 | 21.3 | 1.0.0 | Famoahana voalohany. |
Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra, na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'izay vaovao navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.
Online Version
Alefaso ny valiny
ID: 709301
UG-20346
Dikan-teny: 2022.08.08
ISO 9001:2015 voasoratra anarana
Documents / Loharano
 |
Intel Fronthaul Compression FPGA IP [pdf] Torolàlana ho an'ny mpampiasa Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP |
 |
Intel Fronthaul Compression FPGA IP [pdf] Torolàlana ho an'ny mpampiasa UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP |
