интел Ф-Тиле ЦПРИ ПХИ ФПГА ИП Десигн Екample

Водич за брзи почетак

Ф-Тиле ЦПРИ ПХИ Интел® ФПГА ИП језгро пружа симулациони тестни сто и хардверски дизајн нпр.ampфајл који подржава компилацију и тестирање хардвера. Када генеришете дизајн прampле, уређивач параметара аутоматски креира fileНеопходан је за симулацију, компајлирање и тестирање дизајна у хардверу.
Интел такође обезбеђује екampле пројекат који можете користити за брзу процену ИП језгра и времена.
Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП језгро пружа могућност генерисања дизајна екampлес за све подржане комбинације броја ЦПРИ канала и брзина ЦПРИ линија. Тестна плоча и дизајн прampподржавају бројне комбинације параметара Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП језгра.

Слика 1. Развојни кораци за дизајн прample

Повезане информације

• Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП Упутство за употребу
  • За детаљне информације о Ф-плочици ЦПРИ ПХИ ИП.
• Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП белешке о издању
  • Напомене о издању ИП-а наводе промене ИП-а у одређеном издању.

Хардверски и софтверски захтеви

За тестирање бившегampза дизајн, користите следећи хардвер и софтвер:

• Интел Куартус® Приме Про Едитион софтвер
• Системска конзола
• Подржани симулатори:
  • Синопсис* ВЦС*
  • Синопсис ВЦС МКС
  • Сиеменс* ЕДА МоделСим* СЕ или Куеста*— Куеста-Интел ФПГА Едитион

Генерисање дизајна

Слика 2. Поступак

Слика 3. Примampле Картица Дизајн у уређивачу ИП параметара

Да бисте креирали пројекат Интел Куартус Приме Про Едитион:

1. У Интел Куартус Приме Про издању кликните File ➤ Чаробњак за нови пројекат за креирање новог Куартус Приме пројекта, или File ➤ Отвори пројекат да отворите постојећи Интел Куартус Приме пројекат. Чаробњак од вас тражи да наведете уређај.
2. Наведите породицу уређаја Агилек (И-серија) и изаберите уређај који испуњава све ове захтеве:
   • Плочица примопредајника је Ф-плочица
   • Оцена брзине примопредајника је -1 или -2
   • Оцена брзине језгра је -1 или -2 или -3
3. Кликните на Заврши.

Следите ове кораке да бисте генерисали Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП хардверски дизајн нпрampле и тестбенцх:

1. У ИП каталогу пронађите и изаберите Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП. Појављује се прозор Нова варијација ИП адресе.
2. Наведите име највишег нивоа за вашу прилагођену ИП варијацију. Едитор параметара чува подешавања ИП варијације у а file назван .ип.
3. Кликните ОК. Појављује се уређивач параметара.
4. На картици ИП наведите параметре за вашу варијацију ИП језгра.
5. На Екampле Дизајн, под прampле Десигн Fileс, изаберите опцију Симулатион да генеришете тестбенцх и пројекат само за компилацију. Изаберите опцију Синтеза да бисте генерисали дизајн хардвера нпрampле. Морате да изаберете најмање једну од опција симулације и синтезе да бисте генерисали дизајн прampле.
6. На Екampна картици Дизајн, у оквиру Генерисани ХДЛ формат изаберите Верилог ХДЛ или ВХДЛ. Ако изаберете ВХДЛ, морате симулирати тестбенцх са симулатором мешовитих језика. Уређај који се тестира у ек_ директоријум је ВХДЛ модел, али главни тестни стол file је систем Верилог file.
7. Кликните на Генериши прampле Дизајн дугме. Изаберите ЕкampПојављује се прозор директоријума дизајна.
8. Ако желите да измените дизајн нпрampпутања или име директоријума из подразумеваних приказаних вредности (цприпхи_фтиле_0_екampле_десигн), идите на нову путању и откуцајте нови дизајн нпрampиме директоријума (ampле_дир>).

Структура именика

Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП језгро дизајн екample file директоријуми садрже следеће генерисане fileс за дизајн прampле.

Слика 4. Структура именика генерисаног Екampле Десигн

Табела 1. Тестбенцх File Описи

File Имена	Опис
Кључни тестни стол и симулација Files
<design_exampле_дир>/ екampле_тестбенцх/басиц_авл_тб_топ.св	Тестна плоча највишег нивоа file. Тестбенцх инстанцира ДУТ омотач и покреће Верилог ХДЛ задатке да генерише и прихвати пакете.
<design_exampле_дир>/ екampле_тестбенцх/ цприпхи_фтиле_враппер.св	ДУТ омотач који инстанцира ДУТ и друге компоненте тестбенцх-а.
Тестбенцх скрипте(1)
<design_exampле_дир>/ екampле_тестбенцх/рун_всим.до	Скрипта Сиеменс ЕДА МоделСим СЕ или Куеста или Куеста-Интел ФПГА Едитион за покретање тестне плоче.
<design_exampле_дир>/ екampле_тестбенцх/рун_вцс.сх	Синопсис ВЦС скрипта за покретање тестбенцх-а.
<design_exampле_дир>/ екampле_тестбенцх/рун_вцсмк.сх	Синопсис ВЦС МКС скрипта (комбинована Верилог ХДЛ и СистемВерилог са ВХДЛ) за покретање тестбенцх-а.

Занемарите било коју другу скрипту симулатора уampле_дир>/екampле_тестбенцх/ фолдер.

Табела 2. Дизајн хардвера Прample File Описи

File Имена	Описи
<design_exampле_дир>/хардваре_тест_десигн/ цприпхи_фтиле_хв.кпф	Пројекат Интел Куартус Приме file.
<design_exampле_дир>/хардваре_тест_десигн/ цприпхи_фтиле_хв.ксф	Подешавање пројекта Интел Куартус Приме file.
<design_exampле_дир>/хардваре_тест_десигн/ цприпхи_фтиле_хв.сдц	Синопсис Десигн Цонстраинтс fileс. Можете их копирати и модификовати fileс за сопствени Интел Агилек™ дизајн.
<design_exampле_дир>/хардваре_тест_десигн/ цприпхи_фтиле_хв.в	Врхунски Верилог ХДЛ дизајн прample file.
<design_exampле_дир>/хардваре_тест_десигн/ цприпхи_фтиле_враппер.св	ДУТ омотач који инстанцира ДУТ и друге компоненте тестбенцх-а.
<design_exampле_дир>/хардваре_тест_десигн/ хвтест_сл/маин_сцрипт.тцл	Маин file за приступ системској конзоли.

Симулација Десигн Екampле Тестбенцх

Слика 5. Поступак

Пратите ове кораке да бисте симулирали тестну плочу:

1. На командној линији, пређите на директоријум симулације тестбенцх-аampле_дир>/екampле_тестбенцх. цд /екampле_тестбенцх
2. Покрените куартус_тлг на генерисаном пројекту file: куартус_тлг цприпхи_фтиле_хв
3. Покрените ип-сетуп-симулатион: ип-сетуп-симулатион –оутпут-дирецтори=./сим_сцрипт –усе-релативе-патхс –куартус пројецт=цприпхи_фтиле_хв.кпф
4. Покрените скрипту за симулацију за подржани симулатор по вашем избору. Скрипта компајлира и покреће тестбенцх у симулатору. Погледајте табелу Кораци за симулацију Тестбенцх-а.
5. Анализирајте резултате. Успешна тестна плоча је добила пет хиперфрејмова и приказује „ПАССЕД“.

Табела 3. Кораци за симулацију тестбенцх-а у Синопсис ВЦС* симулатору

Симулатор	Упутства
ВЦС	У командној линији откуцајте:
	сх рун_вцс.сх
наставио…

Симулатор	Упутства
ВЦС МКС	У командној линији откуцајте:
	сх рун_вцсмк.сх
МоделСим СЕ или Куеста или Куеста-Интел ФПГА Едитион	У командној линији откуцајте:
	всим -до рун_всим.до
	Ако више волите да симулирате без покретања ГУИ, откуцајте:
	всим -ц -до рун_всим.до

Следећи сampЛе излаз илуструје успешно симулационо тестирање за 24.33024 Гбпс са 4 ЦПРИ канала:

Састављање пројекта само за компилацију

За компајлирање екampза пројекат, пратите ове кораке:

1. Осигурајте дизајн компилације нпрampгенерација је комплетна.
2. У софтверу Интел Куартус Приме Про Едитион отворите пројекат Интел Куартус Приме Про Едитионampле_дир>/цомпилатион_тест_десигн/цприпхи_фтиле.кпф.
3. У менију Обрада кликните на Старт Цомпилатион.
4. Након успешне компилације, извештаји о времену и коришћењу ресурса су доступни у вашој сесији Интел Куартус Приме Про Едитион.

Повезане информације
Токови пројектовања засновани на блоковима

Компајлирање и конфигурисање дизајна прampле у Хардверу

За компајлирање хардверског дизајна нпрampи конфигуришите га на свом Интел Агилек уређају, следите ове кораке:

1. Обезбедите дизајн хардвера нпрampгенерација је комплетна.
2. У софтверу Интел Куартус Приме Про Едитион отворите пројекат Интел Куартус Примеampле_дир>/хардваре_тест_десигн/ цприпхи_фтиле_хв.кпф.
3. Уредите .ксф file да доделите пинове на основу вашег хардвера.
4. У менију Обрада кликните на Старт Цомпилатион.
5. Након успешне компилације, .соф file је доступан уampле_дир>/хардваре_тест_десигн/оутпут_fileс директоријум.

Пратите ове кораке да бисте програмирали дизајн хардвера нпрampле на Интел Агилек уређају:

• Повежите комплет за развој интегритета сигнала примопредајника Интел Агилек И серије са главним рачунаром.
  Напомена: Комплет за развој је унапред програмиран са исправним фреквенцијама такта по подразумеваној вредности. Не морате да користите апликацију Цлоцк Цонтрол да бисте подесили фреквенције.
• У менију Алатке кликните на Програмер.
• У Програматору кликните на Подешавање хардвера.
• Изаберите уређај за програмирање.
• Уверите се да је Моде подешен на ЈTAG.
• Изаберите Интел Агилек уређај и кликните на Додај уређај. Програматор приказује блок дијаграм веза између уређаја на вашој плочи.
• У реду са вашим .соф означите поље за .соф.
• Означите поље у колони Програм/Конфигуриши.
• Кликните на Старт.

Повезане информације

• Токови пројектовања засновани на блоковима
• Програмирање Интел ФПГА уређаја
• Анализа и отклањање грешака у дизајну помоћу системске конзоле

Тестирање дизајна хардвера прample

Након што компајлирате Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП дизајн језгра прampи конфигуришите га на свом Интел Агилек уређају, можете користити системску конзолу да програмирате ИП језгро и његове регистре ПХИ ИП језгра.
Да бисте укључили системску конзолу и тестирали дизајн хардвера, нпрampле, следите ове кораке:

1. Након пројектовања хардвера прampје конфигурисан на Интел Агилек уређају, у софтверу Интел Куартус Приме Про Едитион, у менију Алатке, кликните на Систем Дебуггинг Тоолс ➤ Системска конзола.
2. У окну Тцл конзоле откуцајте цд хвтест да бисте променили директоријумampле_дир>/хардваре_тест_десигн/хвтест_сл.
3. Откуцајте соурце маин_сцрипт.тцл да бисте отворили везу са ЈTAG савладајте и започните тест.

Десигн Екampле Опис

Дизајн прampле демонстрира основну функционалност Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП језгра. Можете генерисати дизајн из Екampле Картица Дизајн у Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП уређивачу параметара.
За генерисање дизајна нпрampда, прво морате да подесите вредности параметара за варијацију ИП језгра коју намеравате да генеришете у свом крајњем производу. Можете изабрати да генеришете дизајн прampса или без РС-ФЕЦ функције. РС-ФЕЦ функција је доступна са 10.1376, 12.1651 и 24.33024 Гбпс ЦПРИ линијским брзинама.
Табела 4. Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП Цоре Феатуре Матрица

Брзина преноса ЦПРИ линије (Гбпс)	РС-ФЕЦ подршка	Референтни сат (МХз)	Детерминистичка подршка за кашњење
1.2288	бр	153.6	Да
2.4576	бр	153.6	Да
3.072	бр	153.6	Да
4.9152	бр	153.6	Да
6.144	бр	153.6	Да
9.8304	бр	153.6	Да
10.1376	Са и Без	184.32	Да
12.1651	Са и Без	184.32	Да
24.33024	Са и Без	184.32	Да

Карактеристике

• Генеришите дизајн прampле са РС-ФЕЦ функцијом
• Основне могућности провере пакета укључујући бројање кашњења у повратном путу

Симулатион Десигн Екample

Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП дизајн екampле генерише симулациони тестни сто и симулацију fileс који инстанцира Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП језгро када изаберете опцију Симулатион.

Слика 6. Блок дијаграм за линије 10.1316, 12.1651 и 24.33024 Гбпс (са и без РС-ФЕЦ)

Слика 7. Блок дијаграм за линијску брзину 1.228, 2.4576, 3.072, 4.9152, 6.144 и 9.8304 Гбпс

У овом дизајну прampОсим тога, симулациони тестни стол пружа основну функционалност као што је покретање и чекање на закључавање, пренос и пријем пакета.
Успешно пробно покретање приказује излаз који потврђује следеће понашање:

1. Логика клијента ресетује ИП језгро.
2. Логика клијента чека поравнање РКС путање података.
3. Логика клијента преноси хиперфрамове на ТКС МИИ интерфејс и чека да се прими пет хиперфрамова на РКС МИИ интерфејсу. Хиперфрамови се преносе и примају на МИИ интерфејсу у складу са ЦПРИ в7.0 спецификацијама.
   Напомена: ЦПРИ дизајни који циљају 1.2, 2.4, 3, 4.9, 6.1 и 9.8 Гбпс линијске брзине користе 8б/10б интерфејс, а дизајни који циљају 10.1, 12.1 и 24.3 Гбпс (са и без РС-ФЕЦ) користе МИИ интерфејс. Овај дизајн прampле укључује бројач повратног путовања за бројање кашњења повратног путовања од ТКС до РКС.
4. Логика клијента чита вредност кашњења повратног пута и проверава садржај и исправност података хиперфрејмова на страни РКС МИИ када бројач заврши бројање кашњења повратног пута.

Повезане информације

• ЦПРИ спецификације

Хардваре Десигн Екample

Слика 8. Дизајн хардвера прampле блок дијаграм

 

Напомена

1. ЦПРИ дизајни са 2.4/4.9/9.8 Гбпс ЦПРИ линијама користе 8б/10б интерфејс, а сви остали дизајни ЦПРИ линија користе МИИ интерфејс.
2. ЦПРИ дизајни са 2.4/4.9/9.8 Гбпс ЦПРИ линијским брзинама захтевају референтни такт примопредајника од 153.6 МХз, а све друге брзине ЦПРИ линије захтевају 184.32 МХз.

Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП језгро хардверског дизајна прampсадржи следеће компоненте:

• Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП језгро.
• Логички блок клијента пакета који генерише и прима саобраћај.
• Повратни бројач.
• ИОПЛЛ за генерисање сampлинг цлоцк за детерминистичку логику кашњења унутар ИП-а и компоненту бројача повратних путовања на тестном уређају.
• Систем ПЛЛ за генерисање системских тактова за ИП.
• Авалон®-ММ декодер адресе за декодирање адресног простора реконфигурације за ЦПРИ, примопредајник и Етхернет модуле током приступа реконфигурацији.
• Извори и сонде за потврђивање ресетовања и праћење тактова и неколико статусних битова.
• JTAG контролер који комуницира са системском конзолом. Са клијентском логиком комуницирате преко системске конзоле.

Интерфаце Сигналс

Табела 5. Дизајн прampле Интерфаце Сигналс

Сигнал	Правац	Опис
реф_цлк100МХз	Инпут	Улазни сат за ЦСР приступ на свим интерфејсима за реконфигурацију. Возите на 100 МХз.
и_цлк_реф[0]	Инпут	Референтни сат за системски ПЛЛ. Покрени на 156.25 МХз.
и_цлк_реф[1]	Инпут	Референтни сат примопредајника. Возите на • 153.6 МХз за ЦПРИ линијску брзину 1.2, 2.4, 3, 4.9, 6.1 и 9.8 Гбпс. • 184.32 МХз за ЦПРИ линије 10.1,12.1, 24.3 и XNUMX Гбпс са и без РС-ФЕЦ.
и_рк_сериал[н]	Инпут	Примопредајник ПХИ улазни серијски подаци.
о_тк_сериал[н]	Излаз	Примопредајник ПХИ излазни серијски подаци.

Десигн Екampле Регистерс

Табела 6. Дизајн прampле Регистерс

Број канала	Основна адреса (бајт адреса)	Регистер Типе
0	0к00000000	ЦПРИ ПХИ регистри реконфигурације за канал 0
	0к00100000	Етернет реконфигурациони регистри за канал 0
	0к00200000	Регистри реконфигурације примопредајника за канал 0
1(2)	0к01000000	ЦПРИ ПХИ регистри реконфигурације за канал 1
	0к01100000	Етернет реконфигурациони регистри за канал 1
	0к01200000	Регистри реконфигурације примопредајника за канал 1
2(2)	0к02000000	ЦПРИ ПХИ регистри реконфигурације за канал 2
	0к02100000	Етернет реконфигурациони регистри за канал 2
	0к02200000	Регистри реконфигурације примопредајника за канал 2
наставио…

Број канала	Основна адреса (бајт адреса)	Регистер Типе
3(2)	0к03000000	ЦПРИ ПХИ регистри реконфигурације за канал 3
	0к03100000	Етернет реконфигурациони регистри за канал 3
	0к03200000	Регистри реконфигурације примопредајника за канал 3

Ови регистри су резервисани ако се канал не користи.

Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП Десигн Екampле Кориснички водич Архива

Ако верзија ИП језгра није наведена, примењује се кориснички водич за претходну верзију ИП језгра.

Интел Куартус Приме верзија	ИП Цоре верзија	Упутство за употребу
21.2	2.0.0	Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП Десигн Екampле Корисничко упутство

Историја ревизије документа за Ф-Тиле ЦПРИ ПХИ Интел ФПГА ИП Десигн Екampле Корисничко упутство

Верзија документа	Интел Куартус Приме верзија	ИП верзија	Промене
2021.10.04	21.3	3.0.0	Додата подршка за нове симулаторе у одељку: Хардверски и софтверски захтеви. Ажурирани кораци у одељку: Симулација Десигн Екampле Тестбенцх. Ажурирали су следеће одељке са новим информацијама о тарифи линије: Десигн Екampле Опис Симулатион Десигн Екample Интерфаце Сигналс Ажурирана адреса у одељку: Десигн Екampле Регистерс.
2021.06.21	21.2	2.0.0	Првобитно издање.

Интел Цорпоратион. Сва права задржана. Интел, Интел лого и друге Интел ознаке су заштитни знаци Интел Цорпоратион или њених подружница. Интел гарантује перформансе својих ФПГА и полупроводничких производа у складу са тренутним спецификацијама у складу са Интеловом стандардном гаранцијом, али задржава право да изврши измене било којег производа и услуге у било које време без обавештења. Интел не преузима никакву одговорност или одговорност која произилази из примене или коришћења било које информације, производа или услуге описане овде осим ако је Интел изричито пристао у писаној форми. Интеловим клијентима се саветује да набаве најновију верзију спецификација уређаја пре него што се ослоне на било коју објављену информацију и пре него што наруче производе или услуге.
*Друга имена и брендови могу се сматрати власништвом других.

Документи / Ресурси

интел Ф-Тиле ЦПРИ ПХИ ФПГА ИП Десигн Екample [пдф] Упутство за кориснике Ф-Тиле ЦПРИ ПХИ ФПГА ИП Десигн Екampле, ПХИ ФПГА ИП Десигн Екampле, Ф-Тиле ЦПРИ ИП Десигн Екampле, ИП Десигн Екampле, ИП дизајн

Референце

• Упутство за употребу