intel F-Tile CPRI PHY FPGA IP ডিজাইন এক্সampব্যবহারকারীর নির্দেশিকা

F-Tile CPRI PHY Intel® FPGA IP কোর একটি সিমুলেশন টেস্টবেঞ্চ এবং হার্ডওয়্যার ডিজাইন প্রাক্তনample যা সংকলন এবং হার্ডওয়্যার পরীক্ষা সমর্থন করে। আপনি ডিজাইন তৈরি করার সময় প্রাক্তনample, পরামিতি সম্পাদক স্বয়ংক্রিয়ভাবে তৈরি করে fileহার্ডওয়্যারে নকশা অনুকরণ, কম্পাইল এবং পরীক্ষা করার জন্য প্রয়োজনীয়।
ইন্টেল একটি সংকলন-শুধুমাত্র প্রাক্তন প্রদান করেample প্রকল্প যা আপনি দ্রুত আইপি কোর এলাকা এবং সময় অনুমান করতে ব্যবহার করতে পারেন।
F-Tile CPRI PHY Intel FPGA IP কোর ডিজাইন তৈরি করার ক্ষমতা প্রদান করেampসিপিআরআই চ্যানেলের সংখ্যা এবং সিপিআরআই লাইন বিট রেটগুলির সমস্ত সমর্থিত সংমিশ্রণের জন্য। টেস্টবেঞ্চ এবং ডিজাইন প্রাক্তনample F-Tile CPRI PHY Intel FPGA IP কোরের অসংখ্য প্যারামিটার সমন্বয় সমর্থন করে।

চিত্র 1. ডিজাইনের জন্য উন্নয়ন পদক্ষেপample

সম্পর্কিত তথ্য

F-Tile CPRI PHY Intel FPGA IP ব্যবহারকারী গাইড
- F-টাইল CPRI PHY IP সম্পর্কে বিস্তারিত তথ্যের জন্য।
F-Tile CPRI PHY Intel FPGA IP রিলিজ নোট
- IP রিলিজ নোট তালিকা একটি নির্দিষ্ট রিলিজে IP পরিবর্তন।

হার্ডওয়্যার এবং সফ্টওয়্যার প্রয়োজনীয়তা

প্রাক্তন পরীক্ষা করতেampলে ডিজাইন, নিম্নলিখিত হার্ডওয়্যার এবং সফ্টওয়্যার ব্যবহার করুন:

ইন্টেল কোয়ার্টাস® প্রাইম প্রো সংস্করণ সফ্টওয়্যার
সিস্টেম কনসোল

সমর্থিত সিমুলেটর:
- সিনোপসিস* ভিসিএস*
- Synopsys VCS MX
- সিমেন্স* EDA মডেলসিম* SE বা Questa*— Questa-Intel FPGA সংস্করণ

ডিজাইন তৈরি করা হচ্ছে

চিত্র 2। পদ্ধতি

চিত্র 3. প্রাক্তনampআইপি প্যারামিটার এডিটরে লে ডিজাইন ট্যাব

একটি ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ প্রকল্প তৈরি করতে:

ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণে, ক্লিক করুন File ➤ নতুন প্রোজেক্ট উইজার্ড একটি নতুন কোয়ার্টাস প্রাইম প্রজেক্ট তৈরি করতে, বা File ➤ একটি বিদ্যমান ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প খুলতে প্রকল্প খুলুন। উইজার্ড আপনাকে একটি ডিভাইস নির্দিষ্ট করতে অনুরোধ করে।
ডিভাইস পরিবার Agilex (I-সিরিজ) নির্দিষ্ট করুন এবং এই সমস্ত প্রয়োজনীয়তা পূরণ করে এমন একটি ডিভাইস নির্বাচন করুন:
- ট্রান্সসিভার টালি হল F-টাইল
- ট্রান্সসিভার স্পিড গ্রেড -1 বা -2
- মূল গতির গ্রেড -1 বা -2 বা -3
Finish এ ক্লিক করুন।

F-Tile CPRI PHY Intel FPGA IP হার্ডওয়্যার ডিজাইন তৈরি করতে এই পদক্ষেপগুলি অনুসরণ করুনampলে এবং টেস্টবেঞ্চ:

IP ক্যাটালগে, F-Tile CPRI PHY Intel FPGA IP সনাক্ত করুন এবং নির্বাচন করুন। নতুন আইপি ভেরিয়েশন উইন্ডো প্রদর্শিত হবে।

একটি শীর্ষ-স্তরের নাম উল্লেখ করুন আপনার কাস্টম আইপি বৈচিত্রের জন্য। প্যারামিটার এডিটর আইপি বৈচিত্র সেটিংস সংরক্ষণ করে a file নাম .আইপি
ওকে ক্লিক করুন। পরামিতি সম্পাদক উপস্থিত হয়।

আইপি ট্যাবে, আপনার আইপি কোর বৈচিত্রের জন্য পরামিতিগুলি নির্দিষ্ট করুন৷
প্রাক্তন উপরampলে ডিজাইন ট্যাব, প্রাক্তন অধীনেampলে ডিজাইন Files, টেস্টবেঞ্চ এবং শুধুমাত্র-সংকলন প্রকল্প তৈরি করতে সিমুলেশন বিকল্পটি নির্বাচন করুন। হার্ডওয়্যার ডিজাইন এক্স জেনারেট করতে সিন্থেসিস বিকল্পটি নির্বাচন করুনampলে ডিজাইন এক্স জেনারেট করতে আপনাকে অবশ্যই সিমুলেশন এবং সিন্থেসিস বিকল্পগুলির মধ্যে অন্তত একটি নির্বাচন করতে হবেampলে

প্রাক্তন উপরampলে ডিজাইন ট্যাব, জেনারেটেড এইচডিএল ফরম্যাটের অধীনে, ভেরিলগ এইচডিএল বা ভিএইচডিএল নির্বাচন করুন। আপনি যদি VHDL নির্বাচন করেন, তাহলে আপনাকে অবশ্যই একটি মিশ্র-ভাষা সিমুলেটর দিয়ে টেস্টবেঞ্চ অনুকরণ করতে হবে। ex_ এ ডিভাইসটি পরীক্ষাধীন ডিরেক্টরি একটি VHDL মডেল, কিন্তু প্রধান টেস্টবেঞ্চ file একটি সিস্টেম ভেরিলগ file.
Generate Ex-এ ক্লিক করুনampলে ডিজাইন বোতাম। প্রাক্তন নির্বাচন করুনampলে ডিজাইন ডিরেক্টরি উইন্ডো প্রদর্শিত হবে।
ডিজাইন পরিবর্তন করতে চাইলে এক্সampডিফল্ট থেকে le ডিরেক্টরি পাথ বা নাম প্রদর্শিত হয় (cpriphy_ftile_0_example_design), নতুন পাথ ব্রাউজ করুন এবং নতুন ডিজাইন এক্স টাইপ করুনample ডিরেক্টরির নাম (ample_dir>)।

ডিরেক্টরি কাঠামো

এফ-টাইল সিপিআরআই পিএইচওয়াই ইন্টেল এফপিজিএ আইপি কোর ডিজাইন প্রাক্তনample file ডিরেক্টরি নিম্নলিখিত উত্পন্ন ধারণ করে fileডিজাইন প্রাক্তন জন্য sampলে

চিত্র 4. উৎপন্ন এক্সের ডিরেক্টরি কাঠামোampলে ডিজাইন

টেবিল 1. টেস্টবেঞ্চ File বর্ণনা

File নাম	বর্ণনা
কী টেস্টবেঞ্চ এবং সিমুলেশন Files
<design_example_dir>/ প্রাক্তনample_testbench/basic_avl_tb_top.sv	টপ লেভেল টেস্টবেঞ্চ file. টেস্টবেঞ্চ DUT র‍্যাপারকে তাৎক্ষণিকভাবে তৈরি করে এবং প্যাকেট তৈরি ও গ্রহণ করার জন্য ভেরিলগ এইচডিএল কাজ চালায়।
<design_example_dir>/ প্রাক্তনample_testbench/ cpriphy_ftile_wrapper.sv	DUT র‍্যাপার যা DUT এবং অন্যান্য টেস্টবেঞ্চ উপাদানগুলিকে তাত্ক্ষণিক করে।
টেস্টবেঞ্চ স্ক্রিপ্ট (1)
<design_example_dir>/ প্রাক্তনample_testbench/run_vsim.do	টেস্টবেঞ্চ চালানোর জন্য সিমেন্স EDA মডেলসিম SE বা Questa বা Questa-Intel FPGA সংস্করণ স্ক্রিপ্ট।
<design_example_dir>/ প্রাক্তনample_testbench/run_vcs.sh	টেস্টবেঞ্চ চালানোর জন্য Synopsys VCS স্ক্রিপ্ট।
<design_example_dir>/ প্রাক্তনample_testbench/run_vcsmx.sh	টেস্টবেঞ্চ চালানোর জন্য সিনোপসিস ভিসিএস এমএক্স স্ক্রিপ্ট (ভিএইচডিএল-এর সাথে ভেরিলগ এইচডিএল এবং সিস্টেমভেরিলগ একত্রিত)।

অন্য কোনো সিমুলেটর স্ক্রিপ্ট উপেক্ষা করুনample_dir>/প্রাক্তনample_testbench/ ফোল্ডার।

সারণী 2. হার্ডওয়্যার ডিজাইন এক্সample File বর্ণনা

File নাম	বর্ণনা
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf	ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qsf	ইন্টেল কোয়ার্টাস প্রাইম প্রজেক্ট সেটিং file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.sdc	Synopsys ডিজাইন সীমাবদ্ধতা files আপনি এই কপি এবং পরিবর্তন করতে পারেন fileআপনার নিজস্ব Intel Agilex™ ডিজাইনের জন্য।
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.v	শীর্ষ-স্তরের ভেরিলগ এইচডিএল ডিজাইন প্রাক্তনample file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_wrapper.sv	DUT র‍্যাপার যা DUT এবং অন্যান্য টেস্টবেঞ্চ উপাদানগুলিকে তাত্ক্ষণিক করে।
<design_example_dir>/hardware_test_design/ hwtest_sl/main_script.tcl	প্রধান file সিস্টেম কনসোল অ্যাক্সেস করার জন্য।

নকশা অনুকরণ করা প্রাক্তনampলে টেস্টবেঞ্চ

চিত্র 5। পদ্ধতি

টেস্টবেঞ্চ অনুকরণ করতে এই পদক্ষেপগুলি অনুসরণ করুন:

কমান্ড প্রম্পটে, টেস্টবেঞ্চ সিমুলেশন ডিরেক্টরিতে পরিবর্তন করুনample_dir>/প্রাক্তনample_testbench. সিডি /প্রাক্তনample_testbench
উত্পন্ন প্রকল্পে quartus_tlg চালান file: quartus_tlg cpriphy_ftile_hw
ip-setup-simulation চালান: ip-setup-simulation –output-directory=./sim_script –use-relative-paths –quartus project=cpriphy_ftile_hw.qpf
আপনার পছন্দের সমর্থিত সিমুলেটরের জন্য সিমুলেশন স্ক্রিপ্ট চালান। স্ক্রিপ্ট কম্পাইল করে এবং সিমুলেটরে টেস্টবেঞ্চ চালায়। টেস্টবেঞ্চ সিমুলেট করার ধাপগুলি টেবিলটি পড়ুন।
ফলাফল বিশ্লেষণ করুন। সফল টেস্টবেঞ্চ পাঁচটি হাইপারফ্রেম পেয়েছে এবং "পাসড" প্রদর্শন করে।

সারণি 3. সিনোপসিস ভিসিএস* সিমুলেটরে টেস্টবেঞ্চ সিমুলেট করার পদক্ষেপ

সিমুলেটর	নির্দেশনা
ভিসিএস	কমান্ড লাইনে, টাইপ করুন:
	sh run_vcs.sh
*অব্যাহত…*

সিমুলেটর	নির্দেশনা
ভিসিএস এমএক্স	কমান্ড লাইনে, টাইপ করুন:
	sh run_vcsmx.sh
মডেলসিম SE বা Questa বা Questa-Intel FPGA সংস্করণ	কমান্ড লাইনে, টাইপ করুন:
	vsim -do run_vsim.do
	আপনি যদি GUI না এনে অনুকরণ করতে পছন্দ করেন তবে টাইপ করুন:
	vsim -c -do run_vsim.do

নিম্নলিখিত এসample আউটপুট 24.33024 CPRI চ্যানেলের সাথে 4 Gbps এর জন্য একটি সফল সিমুলেশন টেস্ট চালানোর চিত্র তুলে ধরে:

কম্পাইলেশন-অনলি প্রজেক্ট কম্পাইল করা

সংকলন-শুধুমাত্র প্রাক্তন কম্পাইল করতেampলে প্রকল্প, এই পদক্ষেপগুলি অনুসরণ করুন:

কম্পাইলেশন ডিজাইন নিশ্চিত করুন প্রাক্তনampলে প্রজন্ম সম্পূর্ণ।
ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যারে, ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ প্রকল্পটি খুলুনample_dir>/compilation_test_design/cpriphy_ftile.qpf.

প্রসেসিং মেনুতে, স্টার্ট কম্পাইলেশন ক্লিক করুন।
সফল সংকলনের পরে, আপনার ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সেশনে সময় এবং সম্পদ ব্যবহারের জন্য প্রতিবেদনগুলি উপলব্ধ।

সম্পর্কিত তথ্য
ব্লক-ভিত্তিক নকশা প্রবাহ

ডিজাইন কম্পাইল এবং কনফিগার করা Exampহার্ডওয়্যারে লে

হার্ডওয়্যার ডিজাইন কম্পাইল করতে প্রাক্তনample এবং আপনার Intel Agilex ডিভাইসে এটি কনফিগার করুন, এই পদক্ষেপগুলি অনুসরণ করুন:

প্রাক্তন হার্ডওয়্যার ডিজাইন নিশ্চিত করুনampলে প্রজন্ম সম্পূর্ণ।
ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যারে, ইন্টেল কোয়ার্টাস প্রাইম প্রকল্পটি খুলুনample_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf.

.qsf সম্পাদনা করুন file আপনার হার্ডওয়্যারের উপর ভিত্তি করে পিন বরাদ্দ করতে।
প্রসেসিং মেনুতে, স্টার্ট কম্পাইলেশন ক্লিক করুন।
সফল সংকলনের পর, একটি .sof file পাওয়া যায়ample_dir>/হার্ডওয়্যার_টেস্ট_ডিজাইন/আউটপুট_files ডিরেক্টরি।

হার্ডওয়্যার ডিজাইন প্রাক্তন প্রোগ্রাম করতে এই পদক্ষেপগুলি অনুসরণ করুনampLe Intel Agilex ডিভাইসে:

হোস্ট কম্পিউটারে ইন্টেল এজিলেক্স আই-সিরিজ ট্রান্সসিভার সিগন্যাল ইন্টিগ্রিটি ডেভেলপমেন্ট কিট সংযুক্ত করুন।
দ্রষ্টব্য: ডেভেলপমেন্ট কিটটি ডিফল্টরূপে সঠিক ঘড়ির ফ্রিকোয়েন্সি সহ প্রি-প্রোগ্রাম করা হয়। ফ্রিকোয়েন্সি সেট করতে আপনাকে ক্লক কন্ট্রোল অ্যাপ্লিকেশন ব্যবহার করতে হবে না।
টুলস মেনুতে, প্রোগ্রামার ক্লিক করুন।

প্রোগ্রামারে, হার্ডওয়্যার সেটআপে ক্লিক করুন।
একটি প্রোগ্রামিং ডিভাইস নির্বাচন করুন।
নিশ্চিত করুন যে মোড জে সেট করা আছেTAG.

Intel Agilex ডিভাইসটি নির্বাচন করুন এবং ডিভাইস যোগ করুন ক্লিক করুন। প্রোগ্রামার আপনার বোর্ডে থাকা ডিভাইসগুলির মধ্যে সংযোগগুলির একটি ব্লক ডায়াগ্রাম প্রদর্শন করে।
আপনার .sof-এর সাথে সারিতে, .sof-এর জন্য বক্সটি চেক করুন৷
প্রোগ্রাম/কনফিগার কলামে বাক্সটি চেক করুন।

স্টার্ট ক্লিক করুন।

সম্পর্কিত তথ্য

ব্লক-ভিত্তিক নকশা প্রবাহ

প্রোগ্রামিং ইন্টেল FPGA ডিভাইস
সিস্টেম কনসোল দিয়ে ডিজাইন বিশ্লেষণ এবং ডিবাগিং

হার্ডওয়্যার ডিজাইন পরীক্ষা করা হচ্ছেample

আপনি F-Tile CPRI PHY Intel FPGA IP কোর ডিজাইন কম্পাইল করার পরample এবং আপনার Intel Agilex ডিভাইসে কনফিগার করুন, আপনি IP কোর এবং এর PHY IP কোর রেজিস্টার প্রোগ্রাম করতে সিস্টেম কনসোল ব্যবহার করতে পারেন।
সিস্টেম কনসোল চালু করতে এবং হার্ডওয়্যার ডিজাইন পরীক্ষা করতে এক্সampলে, এই পদক্ষেপগুলি অনুসরণ করুন:

হার্ডওয়্যার ডিজাইনের পর প্রাক্তন ডample-কে Intel Agilex ডিভাইসে কনফিগার করা হয়েছে, Intel Quartus Prime Pro Edition সফ্টওয়্যারে, Tools মেনুতে, System Debugging Tools ➤ System Console-এ ক্লিক করুন।
Tcl কনসোল প্যানে, ডিরেক্টরি পরিবর্তন করতে cd hwtest টাইপ করুনample_dir>/hardware_test_design/hwtest_sl.
J-এর সাথে সংযোগ খুলতে source main_script.tcl টাইপ করুনTAG মাস্টার এবং পরীক্ষা শুরু করুন।

ডিজাইন প্রাক্তনampলে বর্ণনা

নকশা প্রাক্তনample F-Tile CPRI PHY Intel FPGA IP কোরের মৌলিক কার্যকারিতা প্রদর্শন করে। আপনি এক্স থেকে ডিজাইন তৈরি করতে পারেনampএফ-টাইল সিপিআরআই পিএইচওয়াই ইন্টেল এফপিজিএ আইপি প্যারামিটার এডিটরে লে ডিজাইন ট্যাব।
ডিজাইন তৈরি করতে প্রাক্তনampলে, আপনি আপনার শেষ পণ্য তৈরি করতে চান আইপি কোর বৈচিত্র্যের জন্য আপনাকে প্রথমে প্যারামিটার মান সেট করতে হবে। আপনি ডিজাইন প্রাক্তন তৈরি করতে বেছে নিতে পারেনampRS-FEC বৈশিষ্ট্য সহ বা ছাড়া। RS-FEC বৈশিষ্ট্যটি 10.1376, 12.1651 এবং 24.33024 Gbps CPRI লাইন বিট রেট সহ উপলব্ধ।
সারণি 4. F-টাইল CPRI PHY ইন্টেল FPGA IP কোর বৈশিষ্ট্য ম্যাট্রিক্স

সিপিআরআই লাইন বিট রেট (জিবিপিএস)	আরএস-এফইসি সমর্থন	রেফারেন্স ক্লক (MHz)	ডিটারমিনিস্টিক লেটেন্সি সাপোর্ট
1.2288	না	153.6	হ্যাঁ
2.4576	না	153.6	হ্যাঁ
3.072	না	153.6	হ্যাঁ
4.9152	না	153.6	হ্যাঁ
6.144	না	153.6	হ্যাঁ
9.8304	না	153.6	হ্যাঁ
10.1376	সঙ্গে এবং ছাড়া	184.32	হ্যাঁ
12.1651	সঙ্গে এবং ছাড়া	184.32	হ্যাঁ
24.33024	সঙ্গে এবং ছাড়া	184.32	হ্যাঁ

বৈশিষ্ট্য

ডিজাইন প্রাক্তন উৎপন্নampRS-FEC বৈশিষ্ট্য সহ le
রাউন্ড ট্রিপ লেটেন্সি কাউন্ট সহ বেসিক প্যাকেট চেকিং ক্ষমতা

সিমুলেশন ডিজাইন এক্সample

F-Tile CPRI PHY ইন্টেল FPGA IP ডিজাইন প্রাক্তনample একটি সিমুলেশন টেস্টবেঞ্চ এবং সিমুলেশন তৈরি করে fileআপনি যখন সিমুলেশন বিকল্পটি নির্বাচন করেন তখন যেটি F-Tile CPRI PHY Intel FPGA IP কোরকে ইনস্ট্যান্টিয়েট করে৷

চিত্র 6. 10.1316, 12.1651, এবং 24.33024 Gbps (RS-FEC সহ এবং ছাড়া) লাইন রেটগুলির জন্য ব্লক ডায়াগ্রাম

চিত্র 7. 1.228, 2.4576, 3.072, 4.9152, 6.144, এবং 9.8304 Gbps লাইন রেট এর জন্য ব্লক ডায়াগ্রাম

এই নকশায় প্রাক্তনampলে, সিমুলেশন টেস্টবেঞ্চ প্রাথমিক কার্যকারিতা প্রদান করে যেমন স্টার্টআপ এবং লক, ট্রান্সমিট এবং প্যাকেট গ্রহণের জন্য অপেক্ষা করা।
সফল পরীক্ষা চালানো নিম্নলিখিত আচরণ নিশ্চিত করে আউটপুট প্রদর্শন করে:

ক্লায়েন্ট লজিক আইপি কোর রিসেট করে।

ক্লায়েন্ট লজিক RX ডেটাপথ সারিবদ্ধকরণের জন্য অপেক্ষা করে।
ক্লায়েন্ট লজিক TX MII ইন্টারফেসে হাইপারফ্রেম প্রেরণ করে এবং RX MII ইন্টারফেসে পাঁচটি হাইপারফ্রেম পাওয়ার জন্য অপেক্ষা করে। হাইপারফ্রেমগুলি CPRI v7.0 স্পেসিফিকেশন অনুসারে MII ইন্টারফেসে প্রেরণ এবং গ্রহণ করা হয়।
দ্রষ্টব্য: সিপিআরআই ডিজাইন যা লক্ষ্য 1.2, 2.4, 3, 4.9, 6.1 এবং 9.8 Gbps লাইন রেট 8b/10b ইন্টারফেস ব্যবহার করে এবং যে ডিজাইনগুলি লক্ষ্য করে 10.1, 12.1 এবং 24.3 Gbps (RS-FEC সহ এবং ছাড়া) MII ইন্টারফেস ব্যবহার করে। এই নকশা প্রাক্তনample একটি রাউন্ড ট্রিপ কাউন্টার অন্তর্ভুক্ত করে যা TX থেকে RX পর্যন্ত রাউন্ড ট্রিপের লেটেন্সি গণনা করতে পারে।
ক্লায়েন্ট লজিক রাউন্ড ট্রিপ লেটেন্সি মান পড়ে এবং RX MII পাশে হাইপারফ্রেম ডেটার বিষয়বস্তু এবং সঠিকতা পরীক্ষা করে একবার কাউন্টার রাউন্ড ট্রিপ লেটেন্সি গণনা সম্পূর্ণ করে।

সম্পর্কিত তথ্য

সিপিআরআই স্পেসিফিকেশন

হার্ডওয়্যার ডিজাইন প্রাক্তনample

চিত্র 8. হার্ডওয়্যার ডিজাইন এক্সampলে ব্লক ডায়াগ্রাম

দ্রষ্টব্য

CPRI ডিজাইন 2.4/4.9/9.8 Gbps CPRI লাইন রেট 8b/10b ইন্টারফেস ব্যবহার করে এবং অন্যান্য সমস্ত CPRI লাইন রেট ডিজাইন MII ইন্টারফেস ব্যবহার করে।
2.4/4.9/9.8 জিবিপিএস সিপিআরআই লাইন রেট সহ সিপিআরআই ডিজাইনের জন্য 153.6 মেগাহার্টজ ট্রান্সসিভার রেফারেন্স ঘড়ি এবং অন্যান্য সমস্ত সিপিআরআই লাইনের রেট 184.32 মেগাহার্টজ প্রয়োজন।

F-Tile CPRI PHY Intel FPGA IP কোর হার্ডওয়্যার ডিজাইন প্রাক্তনample নিম্নলিখিত উপাদানগুলি অন্তর্ভুক্ত করে:

এফ-টাইল সিপিআরআই পিএইচওয়াই ইন্টেল এফপিজিএ আইপি কোর।
প্যাকেট ক্লায়েন্ট লজিক ব্লক যা ট্রাফিক তৈরি করে এবং গ্রহণ করে।
রাউন্ড ট্রিপ কাউন্টার।

IOPLL s তৈরি করতেampআইপি-এর ভিতরে ডিটারমিনিস্টিক লেটেন্সি লজিকের জন্য লিং ঘড়ি এবং টেস্টবেঞ্চে রাউন্ড ট্রিপ কাউন্টার কম্পোনেন্ট।
IP-এর জন্য সিস্টেম ঘড়ি তৈরি করতে সিস্টেম PLL।
Avalon®-MM ঠিকানা ডিকোডার পুনরায় কনফিগারেশন অ্যাক্সেসের সময় CPRI, ট্রান্সসিভার এবং ইথারনেট মডিউলগুলির জন্য পুনঃকনফিগারেশন ঠিকানা স্থান ডিকোড করতে।

রিসেট জাহির করার জন্য এবং ঘড়ি এবং কয়েকটি স্ট্যাটাস বিট নিরীক্ষণের জন্য উত্স এবং অনুসন্ধান।
JTAG কন্ট্রোলার যা সিস্টেম কনসোলের সাথে যোগাযোগ করে। আপনি সিস্টেম কনসোলের মাধ্যমে ক্লায়েন্ট লজিকের সাথে যোগাযোগ করেন।

ইন্টারফেস সংকেত

সারণি 5. ডিজাইন এক্সampলে ইন্টারফেস সংকেত

সংকেত	দিকনির্দেশনা	বর্ণনা
ref_clk100MHz	ইনপুট	সমস্ত পুনঃকনফিগারেশন ইন্টারফেসে CSR অ্যাক্সেসের জন্য ইনপুট ঘড়ি। 100 MHz এ ড্রাইভ করুন।
i_clk_ref[0]	ইনপুট	সিস্টেম PLL এর জন্য রেফারেন্স ঘড়ি। 156.25 MHz এ ড্রাইভ করুন।
i_clk_ref[1]	ইনপুট	ট্রান্সসিভার রেফারেন্স ঘড়ি। এ চালান • CPRI লাইন রেট 153.6, 1.2, 2.4, 3, 4.9, এবং 6.1 Gbps-এর জন্য 9.8 MHz। • CPRI লাইনের জন্য 184.32 MHz এর রেট 10.1,12.1, এবং 24.3 Gbps RS-FEC সহ এবং ছাড়া।
i_rx_serial[n]	ইনপুট	ট্রান্সসিভার PHY ইনপুট সিরিয়াল ডেটা।
o_tx_serial[n]	আউটপুট	ট্রান্সসিভার PHY আউটপুট সিরিয়াল ডেটা।

ডিজাইন প্রাক্তনampলে রেজিস্টার

সারণি 6. ডিজাইন এক্সampলে রেজিস্টার

চ্যানেল নম্বর	ভিত্তি ঠিকানা (বাইট ঠিকানা)	রেজিস্টার টাইপ
0	0x00000000	চ্যানেল 0-এর জন্য CPRI PHY পুনর্বিন্যাস নিবন্ধন
	0x00100000	চ্যানেল 0 এর জন্য ইথারনেট পুনর্বিন্যাস নিবন্ধন
	0x00200000	চ্যানেল 0-এর জন্য ট্রান্সসিভার পুনর্বিন্যাস নিবন্ধন
1(2)	0x01000000	চ্যানেল 1-এর জন্য CPRI PHY পুনর্বিন্যাস নিবন্ধন
	0x01100000	চ্যানেল 1 এর জন্য ইথারনেট পুনর্বিন্যাস নিবন্ধন
	0x01200000	চ্যানেল 1-এর জন্য ট্রান্সসিভার পুনর্বিন্যাস নিবন্ধন
2(2)	0x02000000	চ্যানেল 2-এর জন্য CPRI PHY পুনর্বিন্যাস নিবন্ধন
	0x02100000	চ্যানেল 2 এর জন্য ইথারনেট পুনর্বিন্যাস নিবন্ধন
	0x02200000	চ্যানেল 2-এর জন্য ট্রান্সসিভার পুনর্বিন্যাস নিবন্ধন
*অব্যাহত…*

চ্যানেল নম্বর	ভিত্তি ঠিকানা (বাইট ঠিকানা)	রেজিস্টার টাইপ
3(2)	0x03000000	চ্যানেল 3-এর জন্য CPRI PHY পুনর্বিন্যাস নিবন্ধন
	0x03100000	চ্যানেল 3 এর জন্য ইথারনেট পুনর্বিন্যাস নিবন্ধন
	0x03200000	চ্যানেল 3-এর জন্য ট্রান্সসিভার পুনর্বিন্যাস নিবন্ধন

চ্যানেল ব্যবহার না করা হলে এই রেজিস্টারগুলো সংরক্ষিত থাকে।

এফ-টাইল সিপিআরআই পিএইচওয়াই ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস

যদি একটি আইপি কোর সংস্করণ তালিকাভুক্ত না হয়, তবে পূর্ববর্তী আইপি কোর সংস্করণের জন্য ব্যবহারকারীর নির্দেশিকা প্রযোজ্য।

ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি কোর সংস্করণ	ব্যবহারকারীর নির্দেশিকা
21.2	2.0.0	এফ-টাইল সিপিআরআই পিএইচওয়াই ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সampব্যবহারকারীর নির্দেশিকা

F-Tile CPRI PHY ইন্টেল FPGA IP ডিজাইনের জন্য নথি সংশোধনের ইতিহাসampব্যবহারকারীর নির্দেশিকা

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
2021.10.04	21.3	3.0.0	বিভাগে নতুন সিমুলেটরগুলির জন্য সমর্থন যোগ করা হয়েছে: হার্ডওয়্যার এবং সফ্টওয়্যার প্রয়োজনীয়তা. বিভাগে আপডেট করা পদক্ষেপ: নকশা অনুকরণ করা প্রাক্তনampলে টেস্টবেঞ্চ. নতুন লাইন রেট তথ্য সহ নিম্নলিখিত বিভাগগুলি আপডেট করা হয়েছে: ডিজাইন প্রাক্তনampলে বর্ণনা সিমুলেশন ডিজাইন এক্সample ইন্টারফেস সংকেত বিভাগে ঠিকানা আপডেট করা হয়েছে: ডিজাইন প্রাক্তনampলে রেজিস্টার.
2021.06.21	21.2	2.0.0	প্রাথমিক মুক্তি।

ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল লিখিতভাবে স্পষ্টভাবে সম্মত হওয়া ছাড়া এখানে বর্ণিত কোনো তথ্য, পণ্য বা পরিষেবার আবেদন বা ব্যবহারের ফলে উদ্ভূত কোনো দায়িত্ব বা দায়ভার গ্রহণ করে না। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়।
*অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।

দলিল/সম্পদ

intel F-Tile CPRI PHY FPGA IP ডিজাইন এক্সample [পিডিএফ] ব্যবহারকারীর নির্দেশিকা
F-টাইল CPRI PHY FPGA IP ডিজাইন প্রাক্তনample, PHY FPGA IP ডিজাইন এক্সampলে, এফ-টাইল সিপিআরআই আইপি ডিজাইন এক্সampলে, আইপি ডিজাইন প্রাক্তনampলে, আইপি ডিজাইন

তথ্যসূত্র

ব্যবহারকারীর ম্যানুয়াল

intel F-Tile CPRI PHY FPGA IP ডিজাইন এক্সample

দ্রুত শুরু নির্দেশিকা

হার্ডওয়্যার এবং সফ্টওয়্যার প্রয়োজনীয়তা

ডিজাইন তৈরি করা হচ্ছে

ডিরেক্টরি কাঠামো

নকশা অনুকরণ করা প্রাক্তনampলে টেস্টবেঞ্চ

কম্পাইলেশন-অনলি প্রজেক্ট কম্পাইল করা

ডিজাইন কম্পাইল এবং কনফিগার করা Exampহার্ডওয়্যারে লে

হার্ডওয়্যার ডিজাইন পরীক্ষা করা হচ্ছেample

ডিজাইন প্রাক্তনampলে বর্ণনা

বৈশিষ্ট্য

সিমুলেশন ডিজাইন এক্সample

হার্ডওয়্যার ডিজাইন প্রাক্তনample

ইন্টারফেস সংকেত

ডিজাইন প্রাক্তনampলে রেজিস্টার

এফ-টাইল সিপিআরআই পিএইচওয়াই ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস

F-Tile CPRI PHY ইন্টেল FPGA IP ডিজাইনের জন্য নথি সংশোধনের ইতিহাসampব্যবহারকারীর নির্দেশিকা

দলিল/সম্পদ

তথ্যসূত্র

সম্পর্কিত পোস্ট

একটি মন্তব্য করুন

উত্তর বাতিল করুন