intel F-Tile CPRI PHY FPGA IP வடிவமைப்பு Example
விரைவு தொடக்க வழிகாட்டி
F-Tile CPRI PHY Intel® FPGA IP கோர் ஒரு சிமுலேஷன் டெஸ்ட்பெஞ்ச் மற்றும் வன்பொருள் வடிவமைப்பை வழங்குகிறதுampதொகுத்தல் மற்றும் வன்பொருள் சோதனையை ஆதரிக்கும் le. நீங்கள் வடிவமைப்பை உருவாக்கும் போது முன்னாள்ample, அளவுரு எடிட்டர் தானாகவே உருவாக்குகிறது fileவன்பொருளில் வடிவமைப்பை உருவகப்படுத்தவும், தொகுக்கவும் மற்றும் சோதிக்கவும் அவசியம்.
இன்டெல் ஒரு தொகுப்பை மட்டும் முன்னாள் வழங்குகிறதுampஐபி கோர் பகுதி மற்றும் நேரத்தை விரைவாக மதிப்பிட நீங்கள் பயன்படுத்தக்கூடிய le திட்டம்.
F-Tile CPRI PHY Intel FPGA IP கோர் வடிவமைப்பை உருவாக்கும் திறனை வழங்குகிறது.ampசிபிஆர்ஐ சேனல்களின் எண்ணிக்கை மற்றும் சிபிஆர்ஐ லைன் பிட் விகிதங்களின் அனைத்து ஆதரவு சேர்க்கைகளுக்கும் les. டெஸ்ட்பெஞ்ச் மற்றும் வடிவமைப்பு முன்னாள்ample F-Tile CPRI PHY Intel FPGA IP மையத்தின் பல அளவுரு சேர்க்கைகளை ஆதரிக்கிறது.
படம் 1. வடிவமைப்பிற்கான வளர்ச்சி படிகள் முன்னாள்ample
தொடர்புடைய தகவல்
- F-Tile CPRI PHY இன்டெல் FPGA IP பயனர் கையேடு
- F-tile CPRI PHY IP பற்றிய விரிவான தகவலுக்கு.
- F-Tile CPRI PHY இன்டெல் FPGA IP வெளியீட்டு குறிப்புகள்
- IP வெளியீட்டு குறிப்புகள் ஒரு குறிப்பிட்ட வெளியீட்டில் IP மாற்றங்களை பட்டியலிடுகிறது.
வன்பொருள் மற்றும் மென்பொருள் தேவைகள்
முன்னாள் சோதிக்கample வடிவமைப்பு, பின்வரும் வன்பொருள் மற்றும் மென்பொருளைப் பயன்படுத்தவும்:
- Intel Quartus® Prime Pro பதிப்பு மென்பொருள்
- சிஸ்டம் கன்சோல்
- ஆதரிக்கப்படும் சிமுலேட்டர்கள்:
- சுருக்கம்* VCS*
- சுருக்கம் VCS MX
- சீமென்ஸ்* EDA மாடல்சிம்* SE அல்லது Questa*— Questa-Intel FPGA பதிப்பு
வடிவமைப்பை உருவாக்குதல்
படம் 2. நடைமுறை
படம் 3. Exampஐபி அளவுரு எடிட்டரில் டிசைன் டேப்
இன்டெல் குவார்டஸ் பிரைம் புரோ எடிஷன் திட்டத்தை உருவாக்க:
- Intel Quartus Prime Pro பதிப்பில், கிளிக் செய்யவும் File ➤ புதிய குவார்டஸ் பிரைம் திட்டத்தை உருவாக்க புதிய திட்ட வழிகாட்டி, அல்லது File ➤ ஏற்கனவே உள்ள இன்டெல் குவார்டஸ் பிரைம் திட்டத்தை திறக்க ப்ராஜெக்ட்டைத் திறக்கவும். ஒரு சாதனத்தைக் குறிப்பிட வழிகாட்டி உங்களைத் தூண்டுகிறது.
- சாதனக் குடும்பம் Agilex (I-series) ஐக் குறிப்பிட்டு, இந்தத் தேவைகள் அனைத்தையும் பூர்த்தி செய்யும் சாதனத்தைத் தேர்ந்தெடுக்கவும்:
- டிரான்ஸ்ஸீவர் ஓடு என்பது எஃப்-டைல் ஆகும்
- டிரான்ஸ்ஸீவர் வேகம் தரம் -1 அல்லது -2
- முக்கிய வேகம் -1 அல்லது -2 அல்லது -3
- முடி என்பதைக் கிளிக் செய்யவும்.
F-Tile CPRI PHY Intel FPGA IP வன்பொருள் வடிவமைப்பை உருவாக்க இந்தப் படிகளைப் பின்பற்றவும்ampலீ மற்றும் டெஸ்ட்பெஞ்ச்:
- IP அட்டவணையில், F-Tile CPRI PHY Intel FPGA IPஐக் கண்டறிந்து தேர்ந்தெடுக்கவும். புதிய ஐபி மாறுபாடு சாளரம் தோன்றும்.
- உயர்மட்ட பெயரைக் குறிப்பிடவும் உங்கள் தனிப்பயன் IP மாறுபாட்டிற்கு. அளவுரு எடிட்டர் ஐபி மாறுபாடு அமைப்புகளை a இல் சேமிக்கிறது file பெயரிடப்பட்டது .ip.
- சரி என்பதைக் கிளிக் செய்யவும். அளவுரு எடிட்டர் தோன்றும்.
- IP தாவலில், உங்கள் IP மைய மாறுபாட்டிற்கான அளவுருக்களைக் குறிப்பிடவும்.
- முன்னாள் மீதுample வடிவமைப்பு தாவல், Ex என்பதன் கீழ்ample வடிவமைப்பு Files இல், சோதனைப்பெஞ்ச் மற்றும் தொகுப்பு-மட்டும் திட்டத்தை உருவாக்க உருவகப்படுத்துதல் விருப்பத்தைத் தேர்ந்தெடுக்கவும். வன்பொருள் வடிவமைப்பை உருவாக்க தொகுப்பு விருப்பத்தைத் தேர்ந்தெடுக்கவும் exampலெ. வடிவமைப்பை உருவாக்க, சிமுலேஷன் மற்றும் சின்தஸிஸ் விருப்பங்களில் ஒன்றையாவது நீங்கள் தேர்ந்தெடுக்க வேண்டும்ampலெ.
- முன்னாள் மீதுample வடிவமைப்பு தாவலில், உருவாக்கப்பட்ட HDL வடிவமைப்பின் கீழ், Verilog HDL அல்லது VHDL என்பதைத் தேர்ந்தெடுக்கவும். நீங்கள் VHDL ஐத் தேர்ந்தெடுத்தால், கலப்பு மொழி சிமுலேட்டருடன் டெஸ்ட்பெஞ்சை உருவகப்படுத்த வேண்டும். ex_ இல் சோதனையில் உள்ள சாதனம் அடைவு ஒரு VHDL மாதிரி, ஆனால் முக்கிய testbench file ஒரு சிஸ்டம் வெரிலாக் ஆகும் file.
- ஜெனரேட் எக்ஸ் என்பதைக் கிளிக் செய்யவும்ample வடிவமைப்பு பொத்தான். தேர்ந்தெடு முன்னாள்ample வடிவமைப்பு அடைவு சாளரம் தோன்றும்.
- நீங்கள் வடிவமைப்பை மாற்ற விரும்பினால், முன்னாள்ample அடைவு பாதை அல்லது இயல்புநிலையிலிருந்து பெயர் காட்டப்படும் (cpriphy_ftile_0_example_design), புதிய பாதையில் உலாவவும் மற்றும் புதிய வடிவமைப்பை டைப் செய்யவும்ample அடைவு பெயர் (ample_dir>).
அடைவு அமைப்பு
F-டைல் CPRI PHY இன்டெல் FPGA ஐபி கோர் வடிவமைப்பு முன்னாள்ample file கோப்பகங்களில் பின்வரும் உருவாக்கம் உள்ளது fileகள் வடிவமைப்பிற்கான முன்னாள்ampலெ.
படம் 4. உருவாக்கப்பட்ட Ex இன் கோப்பக அமைப்புample வடிவமைப்பு
அட்டவணை 1. டெஸ்ட்பெஞ்ச் File விளக்கங்கள்
| File பெயர்கள் | விளக்கம் |
| முக்கிய டெஸ்ட்பெஞ்ச் மற்றும் சிமுலேஷன் Files | |
| <design_example_dir>/ example_testbench/basic_avl_tb_top.sv | உயர்மட்ட சோதனை பெஞ்ச் file. டெஸ்ட்பெஞ்ச் DUT ரேப்பரைத் துரிதப்படுத்துகிறது மற்றும் பாக்கெட்டுகளை உருவாக்க மற்றும் ஏற்றுக்கொள்ள Verilog HDL பணிகளை இயக்குகிறது. |
| <design_example_dir>/ example_testbench/ cpriphy_ftile_wrapper.sv | DUT மற்றும் பிற டெஸ்ட்பெஞ்ச் கூறுகளை உடனுக்குடன் வழங்கும் DUT ரேப்பர். |
| டெஸ்ட்பெஞ்ச் ஸ்கிரிப்டுகள்(1) | |
| <design_example_dir>/ example_testbench/run_vsim.do | சீமென்ஸ் EDA ModelSim SE அல்லது Questa அல்லது Questa-Intel FPGA பதிப்பு ஸ்கிரிப்ட் டெஸ்ட்பெஞ்சை இயக்கும். |
| <design_example_dir>/ example_testbench/run_vcs.sh | சினாப்சிஸ் விசிஎஸ் ஸ்கிரிப்ட் டெஸ்ட்பெஞ்சை இயக்குகிறது. |
| <design_example_dir>/ example_testbench/run_vcsmx.sh | சினாப்சிஸ் விசிஎஸ் எம்எக்ஸ் ஸ்கிரிப்ட் (வெரிலாக் எச்டிஎல் மற்றும் சிஸ்டம்வெரிலாக் விஎச்டிஎல் உடன் இணைந்து) டெஸ்ட்பெஞ்சை இயக்குகிறது. |
இல் உள்ள வேறு எந்த சிமுலேட்டர் ஸ்கிரிப்டையும் புறக்கணிக்கவும்ample_dir>/எக்ஸ்ample_testbench/ கோப்புறை.
அட்டவணை 2. வன்பொருள் வடிவமைப்பு Example File விளக்கங்கள்
| File பெயர்கள் | விளக்கங்கள் |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf | இன்டெல் குவார்டஸ் பிரைம் திட்டம் file. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qsf | இன்டெல் குவார்டஸ் பிரைம் திட்ட அமைப்பு file. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.sdc | சுருக்க வடிவமைப்பு கட்டுப்பாடுகள் fileகள். இவற்றை நகலெடுத்து மாற்றலாம் fileஉங்கள் சொந்த Intel Agilex™ வடிவமைப்பிற்கானது. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.v | உயர்மட்ட வெரிலாக் HDL வடிவமைப்பு முன்னாள்ample file. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_wrapper.sv | DUT மற்றும் பிற டெஸ்ட்பெஞ்ச் கூறுகளை உடனுக்குடன் வழங்கும் DUT ரேப்பர். |
| <design_example_dir>/hardware_test_design/ hwtest_sl/main_script.tcl | முக்கிய file சிஸ்டம் கன்சோலை அணுகுவதற்கு. |
வடிவமைப்பை உருவகப்படுத்துதல் Example டெஸ்ட்பெஞ்ச்
படம் 5. நடைமுறை
சோதனை பெஞ்சை உருவகப்படுத்த இந்த படிகளைப் பின்பற்றவும்:
- கட்டளை வரியில், testbench உருவகப்படுத்துதல் கோப்பகத்திற்கு மாற்றவும்ample_dir>/எக்ஸ்ample_testbench. சிடி /எ.காample_testbench
- உருவாக்கப்பட்ட திட்டத்தில் quartus_tlg ஐ இயக்கவும் file: quartus_tlg cpriphy_ftile_hw
- ip-setup-simulation ஐ இயக்கவும்: ip-setup-simulation –output-directory=./sim_script –use-relative-paths –quartus project=cpriphy_ftile_hw.qpf
- உங்கள் விருப்பப்படி ஆதரிக்கப்படும் சிமுலேட்டருக்கான சிமுலேஷன் ஸ்கிரிப்டை இயக்கவும். ஸ்கிரிப்ட் தொகுத்து, சிமுலேட்டரில் டெஸ்ட்பெஞ்சை இயக்குகிறது. டெஸ்ட்பெஞ்சை உருவகப்படுத்துவதற்கான படிகள் அட்டவணையைப் பார்க்கவும்.
- முடிவுகளை பகுப்பாய்வு செய்யுங்கள். வெற்றிகரமான டெஸ்ட்பெஞ்ச் ஐந்து ஹைப்பர்ஃப்ரேம்களைப் பெற்றது, மேலும் "PASSED" என்பதைக் காட்டுகிறது.
அட்டவணை 3. சினாப்சிஸ் VCS* சிமுலேட்டரில் டெஸ்ட்பெஞ்சை உருவகப்படுத்துவதற்கான படிகள்
| சிமுலேட்டர் | வழிமுறைகள் | |
| வி.சி.எஸ் | கட்டளை வரியில், தட்டச்சு செய்க: | |
| sh run_vcs.sh | ||
| தொடர்ந்தது… | ||
| சிமுலேட்டர் | வழிமுறைகள் | |
| VCS MX | கட்டளை வரியில், தட்டச்சு செய்க: | |
| sh run_vcsmx.sh | ||
| ModelSim SE அல்லது Questa அல்லது Questa-Intel FPGA பதிப்பு | கட்டளை வரியில், தட்டச்சு செய்க: | |
| vsim -do run_vsim.do | ||
| GUI ஐக் கொண்டு வராமல் உருவகப்படுத்த விரும்பினால், தட்டச்சு செய்க: | ||
| vsim -c -do run_vsim.do | ||
பின்வரும் எஸ்ample வெளியீடு 24.33024 CPRI சேனல்களுடன் 4 Gbps வெற்றிகரமான உருவகப்படுத்துதல் சோதனை ஓட்டத்தை விளக்குகிறது:
தொகுத்தல்-மட்டும் திட்டத்தை தொகுத்தல்
தொகுப்பை மட்டும் தொகுக்க முன்னாள்ampதிட்டம், இந்த வழிமுறைகளைப் பின்பற்றவும்:
- தொகுத்தல் வடிவமைப்பை உறுதி செய்யவும் example தலைமுறை முடிந்தது.
- Intel Quartus Prime Pro பதிப்பு மென்பொருளில், Intel Quartus Prime Pro பதிப்புத் திட்டத்தைத் திறக்கவும்ample_dir>/compilation_test_design/cpriphy_ftile.qpf.
- செயலாக்க மெனுவில், தொகுப்பைத் தொடங்கு என்பதைக் கிளிக் செய்யவும்.
- வெற்றிகரமான தொகுத்தலுக்குப் பிறகு, உங்கள் இன்டெல் குவார்டஸ் பிரைம் ப்ரோ பதிப்பு அமர்வில் நேரம் மற்றும் வளங்களைப் பயன்படுத்துவதற்கான அறிக்கைகள் கிடைக்கும்.
தொடர்புடைய தகவல்
தொகுதி அடிப்படையிலான வடிவமைப்பு ஓட்டங்கள்
வடிவமைப்பை தொகுத்தல் மற்றும் கட்டமைத்தல் Exampஹார்டுவேரில் le
வன்பொருள் வடிவமைப்பை தொகுக்க முன்னாள்ample மற்றும் அதை உங்கள் Intel Agilex சாதனத்தில் உள்ளமைக்கவும், இந்த வழிமுறைகளைப் பின்பற்றவும்:
- வன்பொருள் வடிவமைப்பை உறுதிப்படுத்தவும் முன்னாள்ample தலைமுறை முடிந்தது.
- Intel Quartus Prime Pro பதிப்பு மென்பொருளில், Intel Quartus Prime திட்டத்தைத் திறக்கவும்ample_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf.
- .qsf ஐ திருத்தவும் file உங்கள் வன்பொருளின் அடிப்படையில் பின்களை ஒதுக்க.
- செயலாக்க மெனுவில், தொகுப்பைத் தொடங்கு என்பதைக் கிளிக் செய்யவும்.
- வெற்றிகரமான தொகுப்புக்குப் பிறகு, a .sof file இல் கிடைக்கிறதுample_dir>/hardware_test_design/output_fileகள் அடைவு.
வன்பொருள் வடிவமைப்பை நிரல் செய்ய இந்தப் படிகளைப் பின்பற்றவும்ampஇன்டெல் அஜிலெக்ஸ் சாதனத்தில் le:
- Intel Agilex I-series Transceiver Signal Integrity Development Kitஐ ஹோஸ்ட் கணினியுடன் இணைக்கவும்.
குறிப்பு: டெவலப்மெண்ட் கிட் முன்னிருப்பாக சரியான கடிகார அதிர்வெண்களுடன் ப்ரோகிராம் செய்யப்பட்டுள்ளது. அதிர்வெண்களை அமைக்க கடிகார கட்டுப்பாட்டு பயன்பாட்டை நீங்கள் பயன்படுத்த வேண்டியதில்லை. - கருவிகள் மெனுவில், புரோகிராமர் என்பதைக் கிளிக் செய்யவும்.
- புரோகிராமரில், வன்பொருள் அமைவு என்பதைக் கிளிக் செய்யவும்.
- நிரலாக்க சாதனத்தைத் தேர்ந்தெடுக்கவும்.
- பயன்முறை J க்கு அமைக்கப்பட்டிருப்பதை உறுதிப்படுத்தவும்TAG.
- Intel Agilex சாதனத்தைத் தேர்ந்தெடுத்து, சாதனத்தைச் சேர் என்பதைக் கிளிக் செய்யவும். புரோகிராமர் உங்கள் போர்டில் உள்ள சாதனங்களுக்கிடையேயான இணைப்புகளின் தொகுதி வரைபடத்தைக் காண்பிக்கும்.
- உங்கள் .sof உள்ள வரிசையில், .sofக்கான பெட்டியைத் தேர்வு செய்யவும்.
- நிரல்/கட்டமைவு நெடுவரிசையில் உள்ள பெட்டியை சரிபார்க்கவும்.
- தொடங்கு என்பதைக் கிளிக் செய்யவும்.
தொடர்புடைய தகவல்
- தொகுதி அடிப்படையிலான வடிவமைப்பு ஓட்டங்கள்
- இன்டெல் FPGA சாதனங்களை நிரலாக்கம்
- சிஸ்டம் கன்சோல் மூலம் வடிவமைப்புகளை பகுப்பாய்வு செய்தல் மற்றும் பிழைத்திருத்தம் செய்தல்
ஹார்டுவேர் டிசைனை சோதித்தல் Example
நீங்கள் F-டைல் CPRI PHY இன்டெல் FPGA ஐபி கோர் வடிவமைப்பை தொகுத்த பிறகு, முன்னாள்ample மற்றும் அதை உங்கள் Intel Agilex சாதனத்தில் உள்ளமைக்கவும், நீங்கள் IP கோர் மற்றும் அதன் PHY IP கோர் பதிவேடுகளை நிரல் செய்ய சிஸ்டம் கன்சோலைப் பயன்படுத்தலாம்.
சிஸ்டம் கன்சோலை இயக்கி, வன்பொருள் வடிவமைப்பை சோதிக்கample, இந்த வழிமுறைகளைப் பின்பற்றவும்:
- வன்பொருள் வடிவமைப்பிற்குப் பிறகு முன்னாள்ample ஆனது Intel Agilex சாதனத்தில் கட்டமைக்கப்பட்டுள்ளது, Intel Quartus Prime Pro பதிப்பு மென்பொருளில், கருவிகள் மெனுவில், System Debugging Tools ➤ System Console என்பதைக் கிளிக் செய்யவும்.
- Tcl கன்சோல் பலகத்தில், கோப்பகத்தை மாற்ற cd hwtest என தட்டச்சு செய்யவும்ample_dir>/hardware_test_design/hwtest_sl.
- J உடன் இணைப்பைத் திறக்க source main_script.tcl என தட்டச்சு செய்யவும்.TAG தேர்ச்சி பெற்று சோதனையைத் தொடங்குங்கள்.
வடிவமைப்பு முன்னாள்ample விளக்கம்
வடிவமைப்பு முன்னாள்ample F-டைல் CPRI PHY இன்டெல் FPGA IP மையத்தின் அடிப்படை செயல்பாட்டை விளக்குகிறது. நீங்கள் Ex இல் இருந்து வடிவமைப்பை உருவாக்கலாம்ampF-Tile CPRI PHY Intel FPGA IP அளவுரு எடிட்டரில் வடிவமைப்பு தாவல்.
வடிவமைப்பை உருவாக்க முன்னாள்ample, நீங்கள் முதலில் உங்கள் இறுதி தயாரிப்பில் உருவாக்க உத்தேசித்துள்ள IP மைய மாறுபாட்டிற்கான அளவுரு மதிப்புகளை அமைக்க வேண்டும். வடிவமைப்பை உருவாக்க நீங்கள் தேர்வு செய்யலாம்ampRS-FEC அம்சத்துடன் அல்லது இல்லாமல். RS-FEC அம்சம் 10.1376, 12.1651 மற்றும் 24.33024 Gbps CPRI லைன் பிட் விகிதங்களுடன் கிடைக்கிறது.
அட்டவணை 4. F-டைல் CPRI PHY இன்டெல் FPGA ஐபி கோர் அம்சம் மேட்ரிக்ஸ்
| சிபிஆர்ஐ லைன் பிட் ரேட் (ஜிபிபிஎஸ்) | RS-FEC ஆதரவு | குறிப்பு கடிகாரம் (MHz) | தீர்மானகரமான தாமத ஆதரவு |
| 1.2288 | இல்லை | 153.6 | ஆம் |
| 2.4576 | இல்லை | 153.6 | ஆம் |
| 3.072 | இல்லை | 153.6 | ஆம் |
| 4.9152 | இல்லை | 153.6 | ஆம் |
| 6.144 | இல்லை | 153.6 | ஆம் |
| 9.8304 | இல்லை | 153.6 | ஆம் |
| 10.1376 | உடன் மற்றும் இல்லாமல் | 184.32 | ஆம் |
| 12.1651 | உடன் மற்றும் இல்லாமல் | 184.32 | ஆம் |
| 24.33024 | உடன் மற்றும் இல்லாமல் | 184.32 | ஆம் |
அம்சங்கள்
- வடிவமைப்பை உருவாக்கவும் exampRS-FEC அம்சத்துடன் le
- சுற்று பயண தாமத எண்ணிக்கை உட்பட அடிப்படை பாக்கெட் சோதனை திறன்கள்
உருவகப்படுத்துதல் வடிவமைப்பு Example
F-Tile CPRI PHY இன்டெல் FPGA IP வடிவமைப்பு முன்னாள்ample ஒரு உருவகப்படுத்துதல் சோதனை பெஞ்ச் மற்றும் உருவகப்படுத்துதலை உருவாக்குகிறது fileநீங்கள் உருவகப்படுத்துதல் விருப்பத்தைத் தேர்ந்தெடுக்கும் போது, F-Tile CPRI PHY Intel FPGA IP மையத்தைத் துரிதப்படுத்துகிறது.
படம் 6. 10.1316, 12.1651 மற்றும் 24.33024 Gbps (RS-FEC உடன் மற்றும் இல்லாமல்) வரி விகிதங்களுக்கான பிளாக் வரைபடம்
படம் 7. 1.228, 2.4576, 3.072, 4.9152, 6.144 மற்றும் 9.8304 ஜிபிபிஎஸ் வரி விகிதத்திற்கான பிளாக் வரைபடம்
இந்த வடிவமைப்பில் முன்னாள்ample, சிமுலேஷன் டெஸ்ட்பெஞ்ச், ஸ்டார்ட்அப் மற்றும் காத்திருப்பு பூட்டுதல், அனுப்புதல் மற்றும் பாக்கெட்டுகளைப் பெறுதல் போன்ற அடிப்படை செயல்பாடுகளை வழங்குகிறது.
வெற்றிகரமான சோதனை ஓட்டமானது பின்வரும் நடத்தையை உறுதிப்படுத்தும் வெளியீட்டைக் காட்டுகிறது:
- கிளையன்ட் லாஜிக் ஐபி மையத்தை மீட்டமைக்கிறது.
- கிளையன்ட் லாஜிக் RX டேட்டாபாத் சீரமைப்பிற்காக காத்திருக்கிறது.
- கிளையன்ட் லாஜிக் TX MII இடைமுகத்தில் ஹைப்பர்ஃப்ரேம்களை அனுப்புகிறது மற்றும் RX MII இடைமுகத்தில் ஐந்து ஹைப்பர்ஃப்ரேம்கள் பெறப்படும் வரை காத்திருக்கிறது. CPRI v7.0 விவரக்குறிப்புகளின்படி ஹைப்பர்ஃப்ரேம்கள் MII இடைமுகத்தில் அனுப்பப்பட்டு பெறப்படுகின்றன.
குறிப்பு: 1.2, 2.4, 3, 4.9, 6.1, மற்றும் 9.8 ஜிபிபிஎஸ் வரி வீதத்தை இலக்காகக் கொண்ட CPRI வடிவமைப்புகள் 8b/10b இடைமுகத்தைப் பயன்படுத்துகின்றன மற்றும் 10.1, 12.1 மற்றும் 24.3 Gbps (RS-FEC உடன் மற்றும் இல்லாமல்) இலக்கு வடிவமைப்புகள் MI இடைமுகத்தைப் பயன்படுத்துகின்றன. இந்த வடிவமைப்பு முன்னாள்ample ஆனது TX இலிருந்து RX வரையிலான சுற்று பயண தாமதத்தை கணக்கிட ஒரு சுற்று பயண கவுண்டரை உள்ளடக்கியது. - கிளையன்ட் லாஜிக் ரவுண்ட் ட்ரிப் லேட்டன்சி மதிப்பைப் படிக்கிறது மற்றும் கவுண்டர் ரவுண்ட் ட்ரிப் லேட்டன்சி எண்ணிக்கையை முடித்தவுடன் RX MII பக்கத்தில் உள்ள ஹைப்பர்ஃப்ரேம்ஸ் தரவின் உள்ளடக்கம் மற்றும் சரியான தன்மையை சரிபார்க்கிறது.
தொடர்புடைய தகவல்
- CPRI விவரக்குறிப்புகள்
வன்பொருள் வடிவமைப்பு Example
படம் 8. வன்பொருள் வடிவமைப்பு Example தொகுதி வரைபடம்
குறிப்பு
- 2.4/4.9/9.8 ஜிபிபிஎஸ் சிபிஆர்ஐ வரி விகிதங்களைக் கொண்ட சிபிஆர்ஐ வடிவமைப்புகள் 8பி/10பி இடைமுகத்தைப் பயன்படுத்துகின்றன, மற்ற எல்லா சிபிஆர்ஐ வரி விகித வடிவமைப்புகளும் எம்ஐஐ இடைமுகத்தைப் பயன்படுத்துகின்றன.
- 2.4/4.9/9.8 ஜிபிபிஎஸ் சிபிஆர்ஐ வரி விகிதங்களைக் கொண்ட சிபிஆர்ஐ வடிவமைப்புகளுக்கு 153.6 மெகா ஹெர்ட்ஸ் டிரான்ஸ்ஸீவர் ரெஃபரன்ஸ் கடிகாரம் தேவை, மற்ற எல்லா சிபிஆர்ஐ வரி விகிதங்களுக்கும் 184.32 மெகா ஹெர்ட்ஸ் தேவை.
F-Tile CPRI PHY இன்டெல் FPGA ஐபி கோர் ஹார்டுவேர் வடிவமைப்பு முன்னாள்ample பின்வரும் கூறுகளை உள்ளடக்கியது:
- F-Tile CPRI PHY இன்டெல் FPGA ஐபி கோர்.
- ட்ராஃபிக்கை உருவாக்கும் மற்றும் பெறும் பாக்கெட் கிளையன்ட் லாஜிக் பிளாக்.
- சுற்றுப்பயண கவுண்டர்.
- ஐஓபிஎல்எல் உருவாக்க கள்ampஐபியின் உள்ளே நிர்ணயிக்கும் தாமத தர்க்கத்திற்கான லிங்க் கடிகாரம் மற்றும் டெஸ்ட்பெஞ்சில் சுற்று பயண கவுண்டர் கூறு.
- ஐபிக்கான சிஸ்டம் கடிகாரங்களை உருவாக்க சிஸ்டம் பிஎல்எல்.
- மறு கட்டமைப்பு அணுகல்களின் போது CPRI, Transceiver மற்றும் Ethernet தொகுதிகளுக்கான மறு கட்டமைப்பு முகவரி இடத்தை டிகோட் செய்ய Avalon®-MM முகவரி குறிவிலக்கி.
- கடிகாரங்கள் மற்றும் சில நிலை பிட்களை மீட்டமைக்க மற்றும் கண்காணிப்பதற்கான ஆதாரங்கள் மற்றும் ஆய்வுகள்.
- JTAG நீங்கள் சிஸ்டம் கன்சோல் மூலம் கிளையன்ட் லாஜிக்குடன் தொடர்பு கொள்கிறீர்கள்.
இடைமுக சமிக்ஞைகள்
அட்டவணை 5. வடிவமைப்பு Example இடைமுக சமிக்ஞைகள்
| சிக்னல் | திசை | விளக்கம் |
| ref_clk100MHz | உள்ளீடு | அனைத்து மறுகட்டமைப்பு இடைமுகங்களிலும் CSR அணுகலுக்கான உள்ளீட்டு கடிகாரம். 100 மெகா ஹெர்ட்ஸ் வேகத்தில் இயக்கவும். |
| i_clk_ref[0] | உள்ளீடு | சிஸ்டம் பிஎல்எல்க்கான குறிப்பு கடிகாரம். 156.25 மெகா ஹெர்ட்ஸ் வேகத்தில் இயக்கவும். |
| i_clk_ref[1] | உள்ளீடு | டிரான்ஸ்ஸீவர் குறிப்பு கடிகாரம். ஓட்டு
• CPRI வரி விகிதம் 153.6, 1.2, 2.4, 3, 4.9 மற்றும் 6.1 Gbpsக்கு 9.8 MHz. • 184.32 MHz CPRI வரி விகிதங்கள் 10.1,12.1, மற்றும் RS-FEC உடன் மற்றும் இல்லாமல் 24.3 Gbps. |
| i_rx_serial[n] | உள்ளீடு | டிரான்ஸ்ஸீவர் PHY உள்ளீடு தொடர் தரவு. |
| o_tx_serial[n] | வெளியீடு | டிரான்ஸ்ஸீவர் PHY வெளியீடு தொடர் தரவு. |
வடிவமைப்பு முன்னாள்ample பதிவுகள்
அட்டவணை 6. வடிவமைப்பு Example பதிவுகள்
| சேனல் எண் | அடிப்படை முகவரி (பைட் முகவரி) | பதிவு வகை |
|
0 |
0x00000000 | CPRI PHY மறுகட்டமைப்பு சேனல் 0 க்கு பதிவு செய்கிறது |
| 0x00100000 | சேனல் 0 க்கு ஈத்தர்நெட் மறுகட்டமைப்பு பதிவு செய்கிறது | |
| 0x00200000 | டிரான்ஸ்ஸீவர் மறுசீரமைப்பு சேனல் 0 க்கு பதிவு செய்கிறது | |
|
1(2) |
0x01000000 | CPRI PHY மறுகட்டமைப்பு சேனல் 1 க்கு பதிவு செய்கிறது |
| 0x01100000 | சேனல் 1 க்கு ஈத்தர்நெட் மறுகட்டமைப்பு பதிவு செய்கிறது | |
| 0x01200000 | டிரான்ஸ்ஸீவர் மறுசீரமைப்பு சேனல் 1 க்கு பதிவு செய்கிறது | |
|
2(2) |
0x02000000 | CPRI PHY மறுகட்டமைப்பு சேனல் 2 க்கு பதிவு செய்கிறது |
| 0x02100000 | சேனல் 2 க்கு ஈத்தர்நெட் மறுகட்டமைப்பு பதிவு செய்கிறது | |
| 0x02200000 | டிரான்ஸ்ஸீவர் மறுசீரமைப்பு சேனல் 2 க்கு பதிவு செய்கிறது | |
| தொடர்ந்தது… | ||
| சேனல் எண் | அடிப்படை முகவரி (பைட் முகவரி) | பதிவு வகை |
|
3(2) |
0x03000000 | CPRI PHY மறுகட்டமைப்பு சேனல் 3 க்கு பதிவு செய்கிறது |
| 0x03100000 | சேனல் 3 க்கு ஈத்தர்நெட் மறுகட்டமைப்பு பதிவு செய்கிறது | |
| 0x03200000 | டிரான்ஸ்ஸீவர் மறுசீரமைப்பு சேனல் 3 க்கு பதிவு செய்கிறது |
சேனல் பயன்படுத்தப்படாவிட்டால் இந்தப் பதிவுகள் ஒதுக்கப்படும்.
F-டைல் CPRI PHY இன்டெல் FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி காப்பகங்கள்
ஐபி கோர் பதிப்பு பட்டியலிடப்படவில்லை என்றால், முந்தைய ஐபி கோர் பதிப்பிற்கான பயனர் வழிகாட்டி பொருந்தும்.
| இன்டெல் குவார்டஸ் பிரைம் பதிப்பு | ஐபி கோர் பதிப்பு | பயனர் வழிகாட்டி |
| 21.2 | 2.0.0 | F-டைல் CPRI PHY இன்டெல் FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி |
F-Tile CPRI PHY Intel FPGA IP வடிவமைப்புக்கான ஆவணத் திருத்த வரலாறு Example பயனர் வழிகாட்டி
| ஆவணப் பதிப்பு | இன்டெல் குவார்டஸ் பிரைம் பதிப்பு | ஐபி பதிப்பு | மாற்றங்கள் |
| 2021.10.04 | 21.3 | 3.0.0 |
|
| 2021.06.21 | 21.2 | 2.0.0 | ஆரம்ப வெளியீடு. |
இன்டெல் கார்ப்பரேஷன். அனைத்து உரிமைகளும் பாதுகாக்கப்பட்டவை. இன்டெல், இன்டெல் லோகோ மற்றும் பிற இன்டெல் குறிகள் இன்டெல் கார்ப்பரேஷன் அல்லது அதன் துணை நிறுவனங்களின் வர்த்தக முத்திரைகள். இன்டெல் அதன் FPGA மற்றும் செமிகண்டக்டர் தயாரிப்புகளின் செயல்திறன் இன்டெல்லின் நிலையான உத்தரவாதத்தின்படி தற்போதைய விவரக்குறிப்புகளுக்கு உத்தரவாதம் அளிக்கிறது, ஆனால் எந்த நேரத்திலும் அறிவிப்பு இல்லாமல் எந்த தயாரிப்புகள் மற்றும் சேவைகளில் மாற்றங்களைச் செய்வதற்கான உரிமையை கொண்டுள்ளது. Intel எழுத்துப்பூர்வமாக ஒப்புக்கொண்டதைத் தவிர, இங்கு விவரிக்கப்பட்டுள்ள எந்தவொரு தகவல், தயாரிப்பு அல்லது சேவையின் பயன்பாடு அல்லது பயன்பாட்டிலிருந்து எழும் எந்தப் பொறுப்பு அல்லது பொறுப்பையும் இன்டெல் ஏற்காது. Intel வாடிக்கையாளர்கள் எந்தவொரு வெளியிடப்பட்ட தகவலையும் நம்புவதற்கு முன் மற்றும் தயாரிப்புகள் அல்லது சேவைகளுக்கான ஆர்டர்களை வழங்குவதற்கு முன்பு சாதன விவரக்குறிப்புகளின் சமீபத்திய பதிப்பைப் பெற அறிவுறுத்தப்படுகிறார்கள்.
*பிற பெயர்கள் மற்றும் பிராண்டுகள் மற்றவர்களின் சொத்தாக உரிமை கோரப்படலாம்.
ஆவணங்கள் / ஆதாரங்கள்
 |
intel F-Tile CPRI PHY FPGA IP வடிவமைப்பு Example [pdf] பயனர் வழிகாட்டி F-டைல் CPRI PHY FPGA IP வடிவமைப்பு Example, PHY FPGA IP வடிவமைப்பு Example, F-Tile CPRI IP வடிவமைப்பு Example, IP வடிவமைப்பு Example, IP வடிவமைப்பு |
