intel F-Tile CPRI PHY FPGA IP Design Example

Stiùireadh tòiseachaidh luath

Tha cridhe F-Tile CPRI PHY Intel® FPGA IP a ’toirt seachad being deuchainn atharrais agus dealbhadh bathar-cruaidh example a bheir taic do cho-chruinneachadh agus deuchainn bathar-cruaidh. Nuair a ghineas tu an dealbhadh example, bidh an deasaiche paramadair gu fèin-obrachail a’ cruthachadh an files riatanach airson atharrais, cur ri chèile, agus deuchainn a dhèanamh air dealbhadh ann am bathar-cruaidh.
Bidh Intel cuideachd a’ toirt seachad inneal cruinneachaidh a-mhàinample pròiseact as urrainn dhut a chleachdadh gus tuairmse a dhèanamh gu sgiobalta air prìomh raon IP agus àm.
Tha cridhe F-Tile CPRI PHY Intel FPGA IP a ’toirt seachad comas dealbhadh examples airson a h-uile measgachadh le taic de àireamh de shianalan CPRI agus ìrean bit loidhne CPRI. Tha am being deuchainn agus dealbhadh example taic do ghrunn choimeasgaidhean paramadair de chridhe F-Tile CPRI PHY Intel FPGA IP.

Figear 1. Ceumannan Leasachaidh airson an Dealbhadh Example

Fiosrachadh Co-cheangailte

• Leabhar-iùil cleachdaiche F-Tile CPRI PHY Intel FPGA IP
  • Airson fiosrachadh mionaideach air F-tile CPRI PHY IP.
• Notaichean fuasglaidh F-Tile CPRI PHY Intel FPGA IP
  • Tha na Notaichean Sgaoilidh IP a’ liostadh atharrachaidhean IP ann am brath sònraichte.

Bathar-cruaidh is bathar-bog riatanasan

Gus deuchainn a dhèanamh air an exampLe dealbhadh, cleachd am bathar-cruaidh is bathar-bog a leanas:

• Bathar-bog Intel Quartus® Prime Pro Edition
• Console siostam
• Simulators le taic:
  • Synopsys* VCS*
  • Geàrr-chunntas VCS MX
  • Siemens * EDA ModelSim * SE no Questa * - Questa-Intel FPGA Edition

A 'cruthachadh dealbhadh

Figear 2. Modh-obrach

Figear 3. Example Design Tab ann an Deasaiche Parameter IP

Gus pròiseact Intel Quartus Prime Pro Edition a chruthachadh:

1. Anns an Intel Quartus Prime Pro Edition, cliog File ➤ Draoidh Pròiseact Ùr gus pròiseact Quartus Prime ùr a chruthachadh, no File ➤ Pròiseact Fosgailte gus pròiseact Intel Quartus Prime a th’ ann mar-thà fhosgladh. Bidh an draoidh gad bhrosnachadh gus inneal a shònrachadh.
2. Sònraich an teaghlach inneal Agilex (I-sreath) agus tagh inneal a choinnicheas ris na riatanasan sin uile:
   • Is e leac-F a th’ ann an leacag transceiver
   • Is e ìre astair transceiver -1 no -2
   • Is e ìre astair bunaiteach -1 no -2 no -3
3. Cliog Crìochnaich.

Lean na ceumannan seo gus dealbhadh bathar-cruaidh F-Tile CPRI PHY Intel FPGA IP example agus testbench:

1. Anns a’ Chatalog IP, lorg agus tagh F-Tile CPRI PHY Intel FPGA IP. Nochdaidh an uinneag Atharrachadh IP ùr.
2. Sònraich ainm àrd-ìre airson an atharrachadh IP àbhaisteach agad. Bidh an deasaiche paramadair a’ sàbhaladh na roghainnean atharrachaidh IP ann an a file ainmeachadh .ip.
3. Cliog air OK. Nochdaidh deasaiche paramadair.
4. Air an taba IP, sònraich na crìochan airson an eadar-dhealachadh bunaiteach IP agad.
5. Air an Example Design tab, fo Example Dealbhadh Files, tagh an roghainn Simulation gus am being deuchainn agus am pròiseact cruinneachaidh a-mhàin a ghineadh. Tagh an roghainn Synthesis gus dealbhadh bathar-cruaidh a ghineadh example. Feumaidh tu co-dhiù aon de na roghainnean Simulation and Synthesis a thaghadh gus an dealbhadh example.
6. Air an Example Design tab, fo Generated HDL Format, tagh Verilog HDL no VHDL. Ma thaghas tu VHDL, feumaidh tu a’ bheing deuchainn a shamhlachadh le simuladair cànain measgaichte. An inneal fo dheuchainn san t-seann_ tha eòlaire na mhodail VHDL, ach am prìomh bheing deuchainn file 'S e siostam Verilog a th' ann file.
7. Cliog air Generate Example putan Dealbhadh. Tha an Tagh Example Design Directory nochdaidh uinneag.
8. Ma tha thu airson an dealbhadh atharrachadh example slighe eòlaire no ainm bho na roghainnean bunaiteach a tha air an taisbeanadh (cpriphy_ftile_0_example_design), brobhsadh chun t-slighe ùr agus sgrìobh an dealbhadh ùr example ainm an eòlaire (ample_dir>).

Structar Directory

Tha an dealbhadh bunaiteach F-Tile CPRI PHY Intel FPGA IP example file tha na leanas air an cruthachadh ann an clàran files airson an dealbhadh example.

Figear 4. Structar Directory an Ex Generatedample Dealbhadh

Clàr 1. Testbench File Tuairisgeulan

File Ainmean	Tuairisgeul
Prìomh Testbench agus Simulation Files
<design_example_dir>/ example_testbench/bunaiteach_avl_tb_top.sv	Balla deuchainn àrd-ìre file. Bidh an testbench a’ toirt a’ phasgan DUT sa bhad agus a’ ruith gnìomhan Verilog HDL gus pacaidean a ghineadh agus gabhail riutha.
<design_example_dir>/ example_testbench/ cpriphy_ftile_wrapper.sv	Còmhdach DUT a chuireas DUT agus co-phàirtean testbench eile sa bhad.
Sgriobtaichean testbench(1)
<design_example_dir>/ example_testbench/run_vsim.do	An sgriobt Siemens EDA ModelSim SE no Questa no Questa-Intel FPGA Edition gus am being deuchainn a ruith.
<design_example_dir>/ example_testbench/run_vcs.sh	An sgriobt Synopsys VCS gus am being deuchainn a ruith.
<design_example_dir>/ example_testbench/run_vcsmx.sh	An sgriobt Synopsys VCS MX (còmhla Verilog HDL agus SystemVerilog le VHDL) gus am being deuchainn a ruith.

Na seachain sgriobt simuladair sam bith eile anns anample_dir>/example_testbench/ pasgan.

Clàr 2. Dealbhadh Bathar-cruaidh Example File Tuairisgeulan

File Ainmean	Tuairisgeulan
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf	Pròiseact Intel Quartus Prime file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qsf	Suidheachadh pròiseact Intel Quartus Prime file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.sdc	Synopsys cuingeachaidhean dealbhaidh files. Faodaidh tu iad sin a chopaigeadh agus atharrachadh files airson an dealbhadh Intel Agilex ™ agad fhèin.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.v	Dealbhadh àrd-ìre Verilog HDL example file.
<design_example_dir>/hardware_test_design/ cpriphy_ftile_wrapper.sv	Còmhdach DUT a chuireas DUT agus co-phàirtean testbench eile sa bhad.
<design_example_dir>/hardware_test_design/ hwtest_sl/main_script.tcl	Prìomh file airson faighinn gu System Console.

A’ dèanamh atharrais air Design Example Testbench

Figear 5. Modh-obrach

Lean na ceumannan seo gus atharrais air a’ bheing deuchainn:

1. Aig an àithne gu sgiobalta, atharraich gu eòlaire samhlachaidh testbenchample_dir>/example_testbench. cd /example_testbench
2. Ruith quartus_tlg air a’ phròiseact a chaidh a chruthachadh file: quartus_tlg cpriphy_ftile_hw
3. Ruith ip-setup-simulation: ip-setup-simulation –output-directory=./sim_script –use-relative-paths –quartus project=cpriphy_ftile_hw.qpf
4. Ruith an sgriobt atharrais airson an simuladair le taic de do roghainn. Bidh an sgriobt a’ cur ri chèile agus a’ ruith a’ bheing deuchainn san t-simuladair. Thoir sùil air a’ chlàr Steps to Simulate the Testbench.
5. Dèan mion-sgrùdadh air na toraidhean. Fhuair am being deuchainn soirbheachail còig hyperframes, agus tha e a’ taisbeanadh “PASSED”.

Clàr 3. Ceumannan gus an Testbench ann an Synopsys VCS* Simulator a shamhlachadh

Simulator	Stiùiridhean
VCS	Anns an loidhne-àithne, dèan seòrsa:
	sh run_vcs.sh
a’ leantainn…

Simulator	Stiùiridhean
VCS MX	Anns an loidhne-àithne, dèan seòrsa:
	sh run_vcsmx.sh
Deasachadh ModelSim SE no Questa no Questa-Intel FPGA	Anns an loidhne-àithne, dèan seòrsa:
	vsim - dèan run_vsim.do
	Mas fheàrr leat atharrais gun a bhith a’ togail an GUI, dèan seòrsa:
	vsim -c - dèan run_vsim.do

Tha na leanas sample toradh a’ nochdadh ruith deuchainn atharrais soirbheachail airson 24.33024 Gbps le 4 seanalan CPRI:

A’ cur ri chèile a’ phròiseact cruinneachaidh a-mhàin

Gus an cruinneachadh a-mhàin example pròiseact, lean na ceumannan seo:

1. Dèan cinnteach gu bheil dealbhadh cruinneachaidh examptha ginealach iomlan.
2. Ann am bathar-bog Intel Quartus Prime Pro Edition, fosgail am pròiseact Intel Quartus Prime Pro Editionample_dir>/compilation_test_design/cpriphy_ftile.qpf.
3. Air a 'chlàr-taice Pròiseas, briog air Start Compilation.
4. Às deidh an cur ri chèile gu soirbheachail, tha aithisgean airson ùine agus cleachdadh ghoireasan rim faighinn anns an t-seisean Intel Quartus Prime Pro Edition agad.

Fiosrachadh Co-cheangailte
Sruth dealbhaidh stèidhichte air bloc

A’ cur ri chèile agus a’ rèiteachadh an dealbhadh Example ann am Bathar-cruaidh

Gus dealbhadh bathar-cruaidh example agus rèitich e air an inneal Intel Agilex agad, lean na ceumannan seo:

1. Dèan cinnteach gu bheil dealbhadh bathar-cruaidh examptha ginealach iomlan.
2. Ann am bathar-bog Intel Quartus Prime Pro Edition, fosgail am pròiseact Intel Quartus Primeample_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf.
3. Deasaich am faidhle .qsf file gus prìneachan a shònrachadh stèidhichte air a’ bhathar-cruaidh agad.
4. Air a 'chlàr-taice Pròiseas, briog air Start Compilation.
5. Às deidh cruinneachadh soirbheachail, bidh .sof file ri fhaighinn ann anample_dir>/hardware_test_design/output_files eòlaire.

Lean na ceumannan seo gus dealbhadh bathar-cruaidh example air an inneal Intel Agilex:

• Ceangail Kit Leasachaidh Ionracas Comharran Transceiver Intel Agilex I-sreath ris a’ choimpiutair aoigheachd.
  Nota: Tha an uidheamachd leasachaidh air a phrògramadh ro-làimh leis na triceadan gleoc ceart gu bunaiteach. Cha leig thu leas an aplacaid Smachd Cloc a chleachdadh gus na triceadan a shuidheachadh.
• Air a’ chlàr Innealan, cliog air Prògramadair.
• Anns a 'Phrògramaiche, briog air Hardware Setup.
• Tagh inneal prògramadh.
• Dèan cinnteach gu bheil am modh air a shuidheachadh gu JTAG.
• Tagh an inneal Intel Agilex agus briog air Add Device. Bidh am Prògramadair a’ taisbeanadh diagram bloca de na ceanglaichean eadar na h-innealan air do bhòrd.
• Anns an t-sreath leis an .sof agad, thoir sùil air a’ bhogsa airson an .sof.
• Thoir sùil air a’ bhogsa sa cholbh Prògram/Configure.
• Cliog air Start.

Fiosrachadh Co-cheangailte

• Sruth dealbhaidh stèidhichte air bloc
• Prògramachadh innealan Intel FPGA
• A’ mion-sgrùdadh agus a’ dì-bhugachadh dhealbhaidhean le Console System

A’ dèanamh deuchainn air dealbhadh bathar-cruaidh example

Às deidh dhut an dealbhadh bunaiteach F-Tile CPRI PHY Intel FPGA IP exampLe agus a rèiteachadh air an inneal Intel Agilex agad, faodaidh tu an System Console a chleachdadh gus am prìomh IP agus na clàran bunaiteach PHY IP aige a phrògramadh.
Gus an System Console a thionndadh air agus deuchainn a dhèanamh air dealbhadh bathar-cruaidh example, lean na ceumannan seo:

1. Às deidh dealbhadh bathar-cruaidh example air a rèiteachadh air inneal Intel Agilex, ann am bathar-bog Intel Quartus Prime Pro Edition, air a’ chlàr Innealan, cliog Innealan Debugging System ➤ System Console.
2. Anns a’ phana Tcl Console, dèan seòrsa cd hwtest gus an eòlaire atharrachadh guample_dir>/hardware_test_design/hwtest_sl.
3. Taidhp source main_script.tcl gus ceangal fhosgladh ris an fhaidhle JTAG maighstir agus tòisich air an deuchainn.

Dealbhadh Example Tuairisgeul

Tha an dealbhadh example a’ nochdadh gnìomhachd bunaiteach cridhe F-Tile CPRI PHY Intel FPGA IP. Faodaidh tu an dealbhadh a ghineadh bhon Example Dealbhadh tab anns an deasaiche paramadair F-Tile CPRI PHY Intel FPGA IP.
Gus an dealbhadh example, feumaidh tu an toiseach na luachan paramadair a shuidheachadh airson an eadar-dhealachadh bunaiteach IP a tha thu an dùil a ghineadh san toradh deireannach agad. Faodaidh tu roghnachadh an dealbhadh example no às aonais feart RS-FEC. Tha am feart RS-FEC ri fhaighinn le ìrean bit loidhne 10.1376, 12.1651 agus 24.33024 Gbps CPRI.
Clàr 4. F-Tile CPRI PHY Intel FPGA IP Core Feart Matrix

Ìre bit loidhne CPRI (Gbps)	Taic RS-FEC	Cloc iomraidh (MHz)	Taic Deterministic Latency
1.2288	Chan eil	153.6	Tha
2.4576	Chan eil	153.6	Tha
3.072	Chan eil	153.6	Tha
4.9152	Chan eil	153.6	Tha
6.144	Chan eil	153.6	Tha
9.8304	Chan eil	153.6	Tha
10.1376	Le agus às aonais	184.32	Tha
12.1651	Le agus às aonais	184.32	Tha
24.33024	Le agus às aonais	184.32	Tha

Feartan

• Cruthaich an dealbhadh example feart RS-FEC
• Comasan sgrùdaidh pacaid bunaiteach a’ toirt a-steach cunntadh latency turas cruinn

Dealbhadh Samhlachaidh Example

Tha an dealbhadh F-Tile CPRI PHY Intel FPGA IP exampbidh le a’ gineadh being deuchainn atharrais agus atharrais files a bheir air falbh cridhe F-Tile CPRI PHY Intel FPGA IP nuair a thaghas tu an roghainn Simulation.

Figear 6. Diagram Bloc airson 10.1316, 12.1651, agus 24.33024 Gbps (le agus às aonais RS-FEC) Ìrean Loidhne

Figear 7. Diagram bloca airson 1.228, 2.4576, 3.072, 4.9152, 6.144, agus ìre loidhne 9.8304 Gbps

Anns an dealbhadh seo example, tha am being deuchainn atharrais a’ toirt seachad comas-gnìomh bunaiteach leithid tòiseachadh agus feitheamh ri glasadh, tar-chuir agus faighinn pacaidean.
Bidh an ruith deuchainn soirbheachail a’ taisbeanadh toradh a’ dearbhadh an giùlan a leanas:

1. Bidh loidsig an neach-dèiligidh ag ath-shuidheachadh cridhe IP.
2. Tha loidsig an neach-dèiligidh a’ feitheamh ri co-thaobhadh datapath RX.
3. Bidh loidsig an neach-dèiligidh a ’toirt seachad hyperframes air eadar-aghaidh TX MII agus a’ feitheamh ri còig hyperframes fhaighinn air eadar-aghaidh RX MII. Bithear a’ gluasad agus a’ faighinn hyperframes air eadar-aghaidh MII a rèir mion-chomharrachadh CPRI v7.0.
   Thoir an aire: Bidh na dealbhaidhean CPRI a tha ag amas air 1.2, 2.4, 3, 4.9, 6.1, agus ìre loidhne 9.8 Gbps a’ cleachdadh eadar-aghaidh 8b / 10b agus bidh na dealbhaidhean a tha ag amas air 10.1, 12.1 agus 24.3 Gbps (le agus às aonais RS-FEC) a’ cleachdadh eadar-aghaidh MII. Tha an dealbhadh seo example a’ toirt a-steach cuntair turas cruinn gus an ùine turais cruinn a chunntadh bho TX gu RX.
4. Bidh loidsig an neach-dèiligidh a’ leughadh luach latency turas cruinn agus a’ sgrùdadh susbaint agus ceartachd an dàta hyperframes air taobh RX MII aon uair ‘s gu bheil an cuntair a’ crìochnachadh a ’chunntais latency turas cruinn.

Fiosrachadh Co-cheangailte

• Sònrachaidhean CPRI

Dealbhadh bathar-cruaidh example

Figear 8. Dealbhadh Bathar-cruaidh Example Block Diagram

 

Thoir an aire

1. Bidh na dealbhadh CPRI le ìrean loidhne 2.4 / 4.9 / 9.8 Gbps CPRI a’ cleachdadh eadar-aghaidh 8b / 10b agus bidh a h-uile dealbhadh reata loidhne CPRI eile a ’cleachdadh eadar-aghaidh MII.
2. Feumaidh na dealbhaidhean CPRI le ìrean loidhne CPRI 2.4 / 4.9 / 9.8 Gbps gleoc iomraidh transceiver 153.6 MHz agus feumaidh a h-uile ìre loidhne CPRI eile 184.32 MHz.

Dealbhadh bathar-cruaidh bunaiteach F-Tile CPRI PHY Intel FPGA IP example a 'toirt a-steach na co-phàirtean a leanas:

• F-Tile CPRI PHY Intel FPGA IP core.
• Bloc loidsig teachdaiche pacaid a ghineas agus a gheibh trafaic.
• Cunntair turas cruinn.
• IOPLL gus sampgleoc ling airson loidsig latency cinntiche taobh a-staigh an IP, agus pàirt cunntais cuairt cruinn aig being deuchainn.
• Siostam PLL gus gleocaichean siostam a ghineadh airson an IP.
• Decoder seòlaidh Avalon®-MM gus àite seòlaidh ath-dhealbhachaidh a dhì-chòdachadh airson modalan CPRI, Transceiver, agus Ethernet rè slighean ath-rèiteachaidh.
• Stòran agus probes airson ath-shuidheachadh a dhearbhadh agus sùil a chumail air na clocaichean agus beagan pìosan inbhe.
• JTAG rianadair a bhios a’ conaltradh ri System Console. Bidh thu a’ conaltradh le loidsig an neach-dèiligidh tro System Console.

Comharran eadar-aghaidh

Clàr 5. Dealbhadh Example Comharran Eadar-aghaidh

Comharradh	Stiùir	Tuairisgeul
ref_clk100MHz	Cuir a-steach	Cloc cuir a-steach airson ruigsinneachd CSR air a h-uile eadar-aghaidh ath-rèiteachaidh. Siubhail aig 100 MHz.
i_clk_ref[0]	Cuir a-steach	An uaireadair iomraidh airson siostam PLL. Siubhail aig 156.25 MHz.
i_clk_ref[1]	Cuir a-steach	Cloc iomraidh transceiver. Seòl aig • 153.6 MHz airson ìre loidhne CPRI 1.2, 2.4, 3, 4.9, 6.1, agus 9.8 Gbps. • 184.32 MHz airson ìrean loidhne CPRI 10.1,12.1, agus 24.3 Gbps le agus às aonais RS-FEC.
i_rx_sreath[n]	Cuir a-steach	Cuir a-steach dàta sreathach Transceiver PHY.
o_tx_sreath[n]	Toradh	Bidh Transceiver PHY a’ toirt a-mach dàta sreathach.

Dealbhadh Example Clàran

Clàr 6. Dealbhadh Example Clàran

Àireamh Sianal	Seòladh Bunaiteach (Seòladh Byte)	Seòrsa Clàraidh
0	0x00000000	Bidh ath-dhealbhadh CPRI PHY a’ clàradh airson Channel 0
	0x00100000	Bidh ath-dhealbhadh Ethernet a’ clàradh airson Channel 0
	0x00200000	Bidh Transceiver Reconfiguration a’ clàradh airson Channel 0
1(2)	0x01000000	Bidh ath-dhealbhadh CPRI PHY a’ clàradh airson Channel 1
	0x01100000	Bidh ath-dhealbhadh Ethernet a’ clàradh airson Channel 1
	0x01200000	Bidh Transceiver Reconfiguration a’ clàradh airson Channel 1
2(2)	0x02000000	Bidh ath-dhealbhadh CPRI PHY a’ clàradh airson Channel 2
	0x02100000	Bidh ath-dhealbhadh Ethernet a’ clàradh airson Channel 2
	0x02200000	Bidh Transceiver Reconfiguration a’ clàradh airson Channel 2
a’ leantainn…

Àireamh Sianal	Seòladh Bunaiteach (Seòladh Byte)	Seòrsa Clàraidh
3(2)	0x03000000	Bidh ath-dhealbhadh CPRI PHY a’ clàradh airson Channel 3
	0x03100000	Bidh ath-dhealbhadh Ethernet a’ clàradh airson Channel 3
	0x03200000	Bidh Transceiver Reconfiguration a’ clàradh airson Channel 3

Tha na clàran sin glèidhte mura tèid an sianal a chleachdadh.

F-Tile CPRI PHY Intel FPGA IP Design Example Tasglann Stiùireadh Luchd-cleachdaidh

Mura h-eil dreach bunaiteach IP air a liostadh, tha an stiùireadh cleachdaiche airson an dreach bunaiteach IP a’ buntainn.

Intel Quartus Prìomh Tionndadh	Tionndadh Core IP	Stiùireadh Cleachdaiche
21.2	2.0.0	F-Tile CPRI PHY Intel FPGA IP Design Example Stiùireadh Cleachdaiche

Eachdraidh ath-sgrùdadh sgrìobhainnean airson F-Tile CPRI PHY Intel FPGA IP Design Example Stiùireadh Cleachdaiche

Tionndadh Sgrìobhainn	Intel Quartus Prìomh Tionndadh	Tionndadh IP	Atharrachaidhean
2021.10.04	21.3	3.0.0	Taic a bharrachd airson simuladairean ùra san roinn: Bathar-cruaidh is bathar-bog riatanasan. Ceumannan ùraichte san roinn: A’ dèanamh atharrais air Design Example Testbench. Ùraich na h-earrannan a leanas le fiosrachadh reata loidhne ùr: Dealbhadh Example Tuairisgeul Dealbhadh Samhlachaidh Example Comharran eadar-aghaidh Ùraich an seòladh san earrann: Dealbhadh Example Clàran.
2021.06.21	21.2	2.0.0	Sgaoileadh tùsail.

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor gu mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh ​​​​na còrach atharrachaidhean a dhèanamh air toraidhean is seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean.
* Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.

Sgrìobhainnean/Goireasan

intel F-Tile CPRI PHY FPGA IP Design Example [pdfStiùireadh Cleachdaiche Dealbhadh F-Tile CPRI PHY FPGA IP Example, PHY FPGA IP Design Example, F-Tile CPRI IP Design Example, IP Design Example, Dealbhadh IP

Iomraidhean

• Leabhar-làimhe cleachdaiche