intel F-టైల్ CPRI PHY FPGA IP డిజైన్ Example
త్వరిత ప్రారంభ గైడ్
F-టైల్ CPRI PHY Intel® FPGA IP కోర్ అనుకరణ టెస్ట్బెంచ్ మరియు హార్డ్‌వేర్ డిజైన్‌ను అందిస్తుందిampసంకలనం మరియు హార్డ్‌వేర్ పరీక్షలకు మద్దతు ఇచ్చే le. మీరు డిజైన్‌ను రూపొందించినప్పుడు example, పారామీటర్ ఎడిటర్ స్వయంచాలకంగా సృష్టిస్తుంది fileహార్డ్‌వేర్‌లో డిజైన్‌ను అనుకరించడం, కంపైల్ చేయడం మరియు పరీక్షించడం అవసరం.
ఇంటెల్ సంకలనం-మాత్రమే మాజీని కూడా అందిస్తుందిampIP కోర్ ప్రాంతం మరియు సమయాన్ని త్వరగా అంచనా వేయడానికి మీరు ఉపయోగించగల ప్రాజెక్ట్.
F-టైల్ CPRI PHY ఇంటెల్ FPGA IP కోర్ డిజైన్ మాజీని రూపొందించే సామర్థ్యాన్ని అందిస్తుందిampCPRI ఛానెల్‌ల సంఖ్య మరియు CPRI లైన్ బిట్ రేట్ల యొక్క అన్ని మద్దతు కలయికల కోసం les. టెస్ట్బెంచ్ మరియు డిజైన్ మాజీample F-Tile CPRI PHY Intel FPGA IP కోర్ యొక్క అనేక పారామీటర్ కలయికలకు మద్దతు ఇస్తుంది.
మూర్తి 1. డిజైన్ ఎక్స్ కోసం అభివృద్ధి దశలుample
సంబంధిత సమాచారం
- F-టైల్ CPRI PHY ఇంటెల్ FPGA IP వినియోగదారు గైడ్
- F-టైల్ CPRI PHY IPపై వివరణాత్మక సమాచారం కోసం.
- F-టైల్ CPRI PHY ఇంటెల్ FPGA IP విడుదల గమనికలు
- IP విడుదల గమనికలు నిర్దిష్ట విడుదలలో IP మార్పులను జాబితా చేస్తాయి.
హార్డ్‌వేర్ మరియు సాఫ్ట్‌వేర్ అవసరాలు
మాజీని పరీక్షించడానికిample డిజైన్, కింది హార్డ్‌వేర్ మరియు సాఫ్ట్‌వేర్‌లను ఉపయోగించండి:
- ఇంటెల్ క్వార్టస్ ® ప్రైమ్ ప్రో ఎడిషన్ సాఫ్ట్‌వేర్
- సిస్టమ్ కన్సోల్
- మద్దతు ఉన్న సిమ్యులేటర్లు:
- సారాంశం* VCS*
- సారాంశం VCS MX
- సిమెన్స్* EDA మోడల్‌సిమ్* SE లేదా క్వెస్టా*— క్వెస్టా-ఇంటెల్ FPGA ఎడిషన్
డిజైన్‌ను రూపొందిస్తోంది
మూర్తి 2. విధానం
మూర్తి 3. ఉదాampIP పారామీటర్ ఎడిటర్‌లో డిజైన్ ట్యాబ్
ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ ప్రాజెక్ట్‌ను రూపొందించడానికి:
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్‌లో, క్లిక్ చేయండి File ➤ కొత్త క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ని సృష్టించడానికి కొత్త ప్రాజెక్ట్ విజార్డ్, లేదా File ➤ ఇప్పటికే ఉన్న ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ను తెరవడానికి ప్రాజెక్ట్‌ను తెరవండి. పరికరాన్ని పేర్కొనమని విజర్డ్ మిమ్మల్ని అడుగుతుంది.
- పరికర కుటుంబం ఎజిలెక్స్ (I-సిరీస్)ని పేర్కొనండి మరియు ఈ అన్ని అవసరాలను తీర్చగల పరికరాన్ని ఎంచుకోండి:
- ట్రాన్స్‌సీవర్ టైల్ F-టైల్
- ట్రాన్స్‌సీవర్ స్పీడ్ గ్రేడ్ -1 లేదా -2
- కోర్ స్పీడ్ గ్రేడ్ -1 లేదా -2 లేదా -3
- ముగించు క్లిక్ చేయండి.
F-టైల్ CPRI PHY Intel FPGA IP హార్డ్‌వేర్ డిజైన్‌ను రూపొందించడానికి ఈ దశలను అనుసరించండిample మరియు టెస్ట్బెంచ్:
- IP కేటలాగ్‌లో, F-టైల్ CPRI PHY Intel FPGA IPని గుర్తించి, ఎంచుకోండి. కొత్త IP వేరియేషన్ విండో కనిపిస్తుంది.
- ఉన్నత స్థాయి పేరును పేర్కొనండి మీ అనుకూల IP వైవిధ్యం కోసం. పారామీటర్ ఎడిటర్ IP వేరియేషన్ సెట్టింగ్‌లను aలో సేవ్ చేస్తుంది file అనే .ip.
- సరే క్లిక్ చేయండి. పారామీటర్ ఎడిటర్ కనిపిస్తుంది.
- IP ట్యాబ్‌లో, మీ IP కోర్ వైవిధ్యం కోసం పారామితులను పేర్కొనండి.
- మాజీలోample డిజైన్ ట్యాబ్, Ex కిందampలే డిజైన్ Files, టెస్ట్బెంచ్ మరియు కంపైలేషన్-ఓన్లీ ప్రాజెక్ట్‌ను రూపొందించడానికి అనుకరణ ఎంపికను ఎంచుకోండి. హార్డ్‌వేర్ డిజైన్‌ను రూపొందించడానికి సింథసిస్ ఎంపికను ఎంచుకోండిample. డిజైన్ ఎక్స్‌ను రూపొందించడానికి మీరు తప్పనిసరిగా సిమ్యులేషన్ మరియు సింథసిస్ ఎంపికలలో కనీసం ఒకదానిని ఎంచుకోవాలిample.
- మాజీలోampలే డిజైన్ ట్యాబ్, జనరేటెడ్ HDL ఫార్మాట్ కింద, వెరిలాగ్ HDL లేదా VHDL ఎంచుకోండి. మీరు VHDLని ఎంచుకుంటే, మీరు తప్పనిసరిగా టెస్ట్‌బెంచ్‌ని మిశ్రమ భాషా సిమ్యులేటర్‌తో అనుకరించాలి. ex_లో పరీక్షలో ఉన్న పరికరం డైరెక్టరీ VHDL మోడల్, కానీ ప్రధాన టెస్ట్బెంచ్ file సిస్టమ్ వెరిలాగ్ file.
- జెనరేట్ ఎక్స్‌ని క్లిక్ చేయండిample డిజైన్ బటన్. సెలెక్ట్ ఎక్స్ample డిజైన్ డైరెక్టరీ విండో కనిపిస్తుంది.
- మీరు డిజైన్‌ను సవరించాలనుకుంటే మాజీample డైరెక్టరీ మార్గం లేదా డిఫాల్ట్‌ల నుండి పేరు ప్రదర్శించబడుతుంది (cpriphy_ftile_0_example_design), కొత్త మార్గాన్ని బ్రౌజ్ చేయండి మరియు కొత్త డిజైన్‌ను టైప్ చేయండి example డైరెక్టరీ పేరు (ample_dir>).
డైరెక్టరీ నిర్మాణం
F-టైల్ CPRI PHY ఇంటెల్ FPGA IP కోర్ డిజైన్ మాజీample file డైరెక్టరీలు కింది ఉత్పత్తిని కలిగి ఉంటాయి fileడిజైన్ మాజీ కోసం sample.
మూర్తి 4. ఉత్పత్తి చేయబడిన Ex యొక్క డైరెక్టరీ నిర్మాణంampలే డిజైన్
టేబుల్ 1. టెస్ట్బెంచ్ File వివరణలు
| File పేర్లు | వివరణ |
| కీ టెస్ట్బెంచ్ మరియు అనుకరణ Files | |
| <design_example_dir>/ ఉదాample_testbench/basic_avl_tb_top.sv | అత్యున్నత స్థాయి టెస్ట్బెంచ్ file. టెస్ట్బెంచ్ DUT రేపర్‌ను ఇన్‌స్టాంటియేట్ చేస్తుంది మరియు ప్యాకెట్‌లను రూపొందించడానికి మరియు ఆమోదించడానికి వెరిలాగ్ HDL టాస్క్‌లను అమలు చేస్తుంది. |
| <design_example_dir>/ ఉదాample_testbench/ cpriphy_ftile_wrapper.sv | DUT మరియు ఇతర టెస్ట్బెంచ్ భాగాలను ఇన్‌స్టాంటియేట్ చేసే DUT రేపర్. |
| టెస్ట్బెంచ్ స్క్రిప్ట్‌లు(1) | |
| <design_example_dir>/ ఉదాample_testbench/run_vsim.do | టెస్ట్‌బెంచ్‌ను అమలు చేయడానికి సిమెన్స్ EDA మోడల్‌సిమ్ SE లేదా క్వెస్టా లేదా క్వెస్టా-ఇంటెల్ FPGA ఎడిషన్ స్క్రిప్ట్. |
| <design_example_dir>/ ఉదాample_testbench/run_vcs.sh | టెస్ట్‌బెంచ్‌ను అమలు చేయడానికి Synopsys VCS స్క్రిప్ట్. |
| <design_example_dir>/ ఉదాample_testbench/run_vcsmx.sh | టెస్ట్‌బెంచ్‌ను అమలు చేయడానికి Synopsys VCS MX స్క్రిప్ట్ (VHDLతో Verilog HDL మరియు SystemVerilog కలిపి). |
లో ఏదైనా ఇతర సిమ్యులేటర్ స్క్రిప్ట్‌ను విస్మరించండిample_dir>/ఉదాample_testbench/ ఫోల్డర్.
టేబుల్ 2. హార్డ్‌వేర్ డిజైన్ ఎక్స్ample File వివరణలు
| File పేర్లు | వివరణలు |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf | ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్ file. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.qsf | ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్ సెట్టింగ్ file. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.sdc | సారాంశ రూపకల్పన పరిమితులు fileలు. మీరు వీటిని కాపీ చేసి సవరించవచ్చు fileమీ స్వంత Intel Agilex™ డిజైన్ కోసం s. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_hw.v | అగ్ర-స్థాయి వెరిలాగ్ HDL డిజైన్ మాజీample file. |
| <design_example_dir>/hardware_test_design/ cpriphy_ftile_wrapper.sv | DUT మరియు ఇతర టెస్ట్బెంచ్ భాగాలను ఇన్‌స్టాంటియేట్ చేసే DUT రేపర్. |
| <design_example_dir>/hardware_test_design/ hwtest_sl/main_script.tcl | ప్రధాన file సిస్టమ్ కన్సోల్‌ని యాక్సెస్ చేయడం కోసం. |
డిజైన్ ఎక్స్‌ని అనుకరించడంample టెస్ట్బెంచ్
మూర్తి 5. విధానం
టెస్ట్‌బెంచ్‌ను అనుకరించడానికి ఈ దశలను అనుసరించండి:
- కమాండ్ ప్రాంప్ట్ వద్ద, టెస్ట్బెంచ్ సిమ్యులేషన్ డైరెక్టరీకి మార్చండిample_dir>/ఉదాample_testbench. cd /ఉదాample_testbench
- ఉత్పత్తి చేయబడిన ప్రాజెక్ట్‌లో quartus_tlgని అమలు చేయండి file: quartus_tlg cpriphy_ftile_hw
- ip-setup-simulationని అమలు చేయండి: ip-setup-simulation –output-directory=./sim_script –use-relative-paths –quartus project=cpriphy_ftile_hw.qpf
- మీకు నచ్చిన మద్దతు ఉన్న సిమ్యులేటర్ కోసం అనుకరణ స్క్రిప్ట్‌ను అమలు చేయండి. స్క్రిప్ట్ సిమ్యులేటర్‌లో టెస్ట్‌బెంచ్‌ను కంపైల్ చేస్తుంది మరియు అమలు చేస్తుంది. టెస్ట్‌బెంచ్‌ను అనుకరించడానికి దశల పట్టికను చూడండి.
- ఫలితాలను విశ్లేషించండి. విజయవంతమైన టెస్ట్బెంచ్ ఐదు హైపర్‌ఫ్రేమ్‌లను పొందింది మరియు “పాస్డ్” అని ప్రదర్శిస్తుంది.
టేబుల్ 3. సినాప్సిస్ VCS* సిమ్యులేటర్‌లో టెస్ట్‌బెంచ్‌ను అనుకరించే దశలు
| సిమ్యులేటర్ | సూచనలు | |
| VCS | కమాండ్ లైన్‌లో, టైప్ చేయండి: | |
| sh run_vcs.sh | ||
| కొనసాగింది… | ||
| సిమ్యులేటర్ | సూచనలు | |
| VCS MX | కమాండ్ లైన్‌లో, టైప్ చేయండి: | |
| sh run_vcsmx.sh | ||
| మోడల్‌సిమ్ SE లేదా క్వెస్టా లేదా క్వెస్టా-ఇంటెల్ FPGA ఎడిషన్ | కమాండ్ లైన్‌లో, టైప్ చేయండి: | |
| vsim -do run_vsim.do | ||
| మీరు GUIని తీసుకురాకుండా అనుకరించాలనుకుంటే, టైప్ చేయండి: | ||
| vsim -c -do run_vsim.do | ||
కింది ఎస్ample అవుట్‌పుట్ 24.33024 CPRI ఛానెల్‌లతో 4 Gbps కోసం విజయవంతమైన అనుకరణ పరీక్ష రన్‌ను వివరిస్తుంది:
కంపైలేషన్-మాత్రమే ప్రాజెక్ట్‌ను కంపైల్ చేస్తోంది
సంకలనం-మాత్రమే మాజీని కంపైల్ చేయడానికిampప్రాజెక్ట్, ఈ దశలను అనుసరించండి:
- సంకలన రూపకల్పనను నిర్ధారించుకోండి example తరం పూర్తయింది.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ సాఫ్ట్‌వేర్‌లో, ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ ప్రాజెక్ట్‌ను తెరవండిample_dir>/compilation_test_design/cpriphy_ftile.qpf.
- ప్రాసెసింగ్ మెనులో, కంపైలేషన్ ప్రారంభించు క్లిక్ చేయండి.
- విజయవంతమైన సంకలనం తర్వాత, సమయం మరియు వనరుల వినియోగం కోసం నివేదికలు మీ ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ సెషన్‌లో అందుబాటులో ఉంటాయి.
సంబంధిత సమాచారం
బ్లాక్ ఆధారిత డిజైన్ ప్రవాహాలు
డిజైన్ ఎక్స్‌ని కంపైల్ చేయడం మరియు కాన్ఫిగర్ చేయడంampహార్డ్‌వేర్‌లో లే
హార్డ్‌వేర్ డిజైన్‌ను కంపైల్ చేయడానికి మాజీample మరియు మీ Intel Agilex పరికరంలో దీన్ని కాన్ఫిగర్ చేయండి, ఈ దశలను అనుసరించండి:
- హార్డ్‌వేర్ డిజైన్‌ను నిర్ధారించుకోండిample తరం పూర్తయింది.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ సాఫ్ట్‌వేర్‌లో, ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ను తెరవండిample_dir>/hardware_test_design/ cpriphy_ftile_hw.qpf.
- .qsfని సవరించండి file మీ హార్డ్‌వేర్ ఆధారంగా పిన్‌లను కేటాయించడానికి.
- ప్రాసెసింగ్ మెనులో, కంపైలేషన్ ప్రారంభించు క్లిక్ చేయండి.
- విజయవంతమైన సంకలనం తర్వాత, a .sof file లో అందుబాటులో ఉందిample_dir>/hardware_test_design/output_files డైరెక్టరీ.
హార్డ్‌వేర్ డిజైన్ మాజీని ప్రోగ్రామ్ చేయడానికి ఈ దశలను అనుసరించండిampIntel Agilex పరికరంలో le:
- Intel Agilex I-సిరీస్ ట్రాన్స్‌సీవర్ సిగ్నల్ ఇంటిగ్రిటీ డెవలప్‌మెంట్ కిట్‌ని హోస్ట్ కంప్యూటర్‌కి కనెక్ట్ చేయండి.
గమనిక: డెవలప్‌మెంట్ కిట్ డిఫాల్ట్‌గా సరైన క్లాక్ ఫ్రీక్వెన్సీలతో ప్రీప్రోగ్రామ్ చేయబడింది. ఫ్రీక్వెన్సీలను సెట్ చేయడానికి మీరు క్లాక్ కంట్రోల్ అప్లికేషన్‌ను ఉపయోగించాల్సిన అవసరం లేదు. - టూల్స్ మెనులో, ప్రోగ్రామర్ క్లిక్ చేయండి.
- ప్రోగ్రామర్‌లో, హార్డ్‌వేర్ సెటప్ క్లిక్ చేయండి.
- ప్రోగ్రామింగ్ పరికరాన్ని ఎంచుకోండి.
- మోడ్ J కి సెట్ చేయబడిందని నిర్ధారించుకోండిTAG.
- Intel Agilex పరికరాన్ని ఎంచుకుని, పరికరాన్ని జోడించు క్లిక్ చేయండి. ప్రోగ్రామర్ మీ బోర్డ్‌లోని పరికరాల మధ్య కనెక్షన్‌ల బ్లాక్ రేఖాచిత్రాన్ని ప్రదర్శిస్తుంది.
- మీ .sof ఉన్న వరుసలో, .sof కోసం బాక్స్‌ను చెక్ చేయండి.
- ప్రోగ్రామ్/కాన్ఫిగర్ కాలమ్‌లోని పెట్టెను ఎంచుకోండి.
- ప్రారంభం క్లిక్ చేయండి.
సంబంధిత సమాచారం
- బ్లాక్ ఆధారిత డిజైన్ ప్రవాహాలు
- ప్రోగ్రామింగ్ Intel FPGA పరికరాలు
- సిస్టమ్ కన్సోల్‌తో డిజైన్‌లను విశ్లేషించడం మరియు డీబగ్గింగ్ చేయడం
హార్డ్‌వేర్ డిజైన్ ఎక్స్‌ని పరీక్షిస్తోందిample
మీరు F-టైల్ CPRI PHY Intel FPGA IP కోర్ డిజైన్‌ను కంపైల్ చేసిన తర్వాతample మరియు దానిని మీ Intel Agilex పరికరంలో కాన్ఫిగర్ చేయండి, మీరు IP కోర్ మరియు దాని PHY IP కోర్ రిజిస్టర్‌లను ప్రోగ్రామ్ చేయడానికి సిస్టమ్ కన్సోల్‌ని ఉపయోగించవచ్చు.
సిస్టమ్ కన్సోల్‌ని ఆన్ చేసి, హార్డ్‌వేర్ డిజైన్‌ని పరీక్షించడానికి మాజీample, ఈ దశలను అనుసరించండి:
- హార్డ్‌వేర్ డిజైన్ తర్వాత మాజీample అనేది Intel Agilex పరికరంలో కాన్ఫిగర్ చేయబడింది, Intel Quartus Prime Pro ఎడిషన్ సాఫ్ట్‌వేర్‌లో, టూల్స్ మెనులో, సిస్టమ్ డీబగ్గింగ్ టూల్స్ ➤ సిస్టమ్ కన్సోల్ క్లిక్ చేయండి.
- Tcl కన్సోల్ పేన్‌లో, డైరెక్టరీని మార్చడానికి cd hwtest టైప్ చేయండిample_dir>/hardware_test_design/hwtest_sl.
- Jకి కనెక్షన్‌ని తెరవడానికి source main_script.tcl అని టైప్ చేయండిTAG మాస్టర్ మరియు పరీక్ష ప్రారంభించండి.
డిజైన్ ఎక్స్ampలే వివరణ
డిజైన్ మాజీample F-టైల్ CPRI PHY Intel FPGA IP కోర్ యొక్క ప్రాథమిక కార్యాచరణను ప్రదర్శిస్తుంది. మీరు Ex నుండి డిజైన్‌ను రూపొందించవచ్చుampF-టైల్ CPRI PHY Intel FPGA IP పారామీటర్ ఎడిటర్‌లో డిజైన్ ట్యాబ్.
డిజైన్‌ను రూపొందించడానికి మాజీampఉదాహరణకు, మీరు ముందుగా మీ తుది ఉత్పత్తిలో ఉత్పత్తి చేయాలనుకుంటున్న IP కోర్ వైవిధ్యం కోసం పారామీటర్ విలువలను సెట్ చేయాలి. మీరు డిజైన్ మాజీని రూపొందించడానికి ఎంచుకోవచ్చుampRS-FEC ఫీచర్‌తో లేదా లేకుండా. RS-FEC ఫీచర్ 10.1376, 12.1651 మరియు 24.33024 Gbps CPRI లైన్ బిట్ రేట్లతో అందుబాటులో ఉంది.
టేబుల్ 4. F-టైల్ CPRI PHY ఇంటెల్ FPGA IP కోర్ ఫీచర్ మ్యాట్రిక్స్
| CPRI లైన్ బిట్ రేట్ (Gbps) | RS-FEC మద్దతు | సూచన గడియారం (MHz) | డిటర్మినిస్టిక్ లాటెన్సీ సపోర్ట్ |
| 1.2288 | నం | 153.6 | అవును |
| 2.4576 | నం | 153.6 | అవును |
| 3.072 | నం | 153.6 | అవును |
| 4.9152 | నం | 153.6 | అవును |
| 6.144 | నం | 153.6 | అవును |
| 9.8304 | నం | 153.6 | అవును |
| 10.1376 | తో మరియు లేకుండా | 184.32 | అవును |
| 12.1651 | తో మరియు లేకుండా | 184.32 | అవును |
| 24.33024 | తో మరియు లేకుండా | 184.32 | అవును |
ఫీచర్లు
- డిజైన్‌ను రూపొందించండి exampRS-FEC ఫీచర్‌తో le
- రౌండ్ ట్రిప్ లేటెన్సీ కౌంట్‌తో సహా ప్రాథమిక ప్యాకెట్ తనిఖీ సామర్థ్యాలు
అనుకరణ డిజైన్ Example
F-టైల్ CPRI PHY ఇంటెల్ FPGA IP డిజైన్ మాజీample అనుకరణ టెస్ట్బెంచ్ మరియు అనుకరణను ఉత్పత్తి చేస్తుంది fileమీరు అనుకరణ ఎంపికను ఎంచుకున్నప్పుడు ఇది F-టైల్ CPRI PHY Intel FPGA IP కోర్‌ను ప్రారంభిస్తుంది.
మూర్తి 6. 10.1316, 12.1651, మరియు 24.33024 Gbps (RS-FECతో మరియు లేకుండా) లైన్ రేట్ల కోసం బ్లాక్ రేఖాచిత్రం
మూర్తి 7. 1.228, 2.4576, 3.072, 4.9152, 6.144, మరియు 9.8304 Gbps లైన్ రేట్ కోసం బ్లాక్ రేఖాచిత్రం
ఈ డిజైన్‌లో మాజీample, అనుకరణ టెస్ట్బెంచ్ స్టార్టప్ మరియు లాక్ కోసం వేచి ఉండటం, ప్యాకెట్‌లను ప్రసారం చేయడం మరియు స్వీకరించడం వంటి ప్రాథమిక కార్యాచరణను అందిస్తుంది.
విజయవంతమైన పరీక్ష రన్ క్రింది ప్రవర్తనను నిర్ధారిస్తూ అవుట్‌పుట్‌ని ప్రదర్శిస్తుంది:
- క్లయింట్ లాజిక్ IP కోర్ని రీసెట్ చేస్తుంది.
- క్లయింట్ లాజిక్ RX డేటాపాత్ అమరిక కోసం వేచి ఉంది.
- క్లయింట్ లాజిక్ TX MII ఇంటర్‌ఫేస్‌పై హైపర్‌ఫ్రేమ్‌లను ప్రసారం చేస్తుంది మరియు RX MII ఇంటర్‌ఫేస్‌లో ఐదు హైపర్‌ఫ్రేమ్‌లు అందుకోవడానికి వేచి ఉంటుంది. CPRI v7.0 స్పెసిఫికేషన్‌ల ప్రకారం MII ఇంటర్‌ఫేస్‌లో హైపర్‌ఫ్రేమ్‌లు ప్రసారం చేయబడతాయి మరియు స్వీకరించబడతాయి.
గమనిక: 1.2, 2.4, 3, 4.9, 6.1, మరియు 9.8 Gbps లైన్ రేట్‌ను లక్ష్యంగా చేసుకునే CPRI డిజైన్‌లు 8b/10b ఇంటర్‌ఫేస్‌ను ఉపయోగిస్తాయి మరియు 10.1, 12.1 మరియు 24.3 Gbps (RS-FECతో మరియు లేకుండా) లక్ష్యంగా చేసుకునే డిజైన్‌లు MI ఇంటర్‌ఫేస్‌ని ఉపయోగిస్తాయి. ఈ డిజైన్ మాజీample రౌండ్ ట్రిప్ లేటెన్సీని TX నుండి RX వరకు లెక్కించడానికి రౌండ్ ట్రిప్ కౌంటర్‌ని కలిగి ఉంటుంది. - క్లయింట్ లాజిక్ రౌండ్ ట్రిప్ లేటెన్సీ విలువను రీడ్ చేస్తుంది మరియు కౌంటర్ రౌండ్ ట్రిప్ లేటెన్సీ కౌంట్‌ను పూర్తి చేసిన తర్వాత RX MII వైపు హైపర్‌ఫ్రేమ్స్ డేటా యొక్క కంటెంట్ మరియు ఖచ్చితత్వాన్ని తనిఖీ చేస్తుంది.
సంబంధిత సమాచారం
- CPRI లక్షణాలు
హార్డ్‌వేర్ డిజైన్ ఎక్స్ample
మూర్తి 8. హార్డ్‌వేర్ డిజైన్ Example బ్లాక్ రేఖాచిత్రం
గమనిక
- 2.4/4.9/9.8 Gbps CPRI లైన్ రేట్లు కలిగిన CPRI డిజైన్‌లు 8b/10b ఇంటర్‌ఫేస్‌ను ఉపయోగిస్తాయి మరియు అన్ని ఇతర CPRI లైన్ రేట్ల డిజైన్‌లు MII ఇంటర్‌ఫేస్‌ను ఉపయోగిస్తాయి.
- 2.4/4.9/9.8 Gbps CPRI లైన్ రేట్లు కలిగిన CPRI డిజైన్‌లకు 153.6 MHz ట్రాన్స్‌సీవర్ రిఫరెన్స్ క్లాక్ అవసరం మరియు అన్ని ఇతర CPRI లైన్ రేట్‌లకు 184.32 MHz అవసరం.
F-టైల్ CPRI PHY ఇంటెల్ FPGA IP కోర్ హార్డ్‌వేర్ డిజైన్ మాజీample కింది భాగాలను కలిగి ఉంటుంది:
- F-టైల్ CPRI PHY ఇంటెల్ FPGA IP కోర్.
- ప్యాకెట్ క్లయింట్ లాజిక్ బ్లాక్, ఇది ట్రాఫిక్‌ని ఉత్పత్తి చేస్తుంది మరియు అందుకుంటుంది.
- రౌండ్ ట్రిప్ కౌంటర్.
- లు ఉత్పత్తి చేయడానికి IOPLLampIP లోపల డిటర్మినిస్టిక్ జాప్యం లాజిక్ కోసం లింగ్ క్లాక్ మరియు టెస్ట్బెంచ్ వద్ద రౌండ్ ట్రిప్ కౌంటర్ కాంపోనెంట్.
- IP కోసం సిస్టమ్ గడియారాలను రూపొందించడానికి సిస్టమ్ PLL.
- రీకాన్ఫిగరేషన్ యాక్సెస్‌ల సమయంలో CPRI, ట్రాన్స్‌సీవర్ మరియు ఈథర్నెట్ మాడ్యూల్‌ల కోసం రీకాన్ఫిగరేషన్ చిరునామా స్థలాన్ని డీకోడ్ చేయడానికి Avalon®-MM చిరునామా డీకోడర్.
- రీసెట్‌లను నొక్కి చెప్పడం మరియు గడియారాలు మరియు కొన్ని స్థితి బిట్‌లను పర్యవేక్షించడం కోసం మూలాలు మరియు ప్రోబ్‌లు.
- JTAG సిస్టమ్ కన్సోల్‌తో కమ్యూనికేట్ చేసే కంట్రోలర్. మీరు సిస్టమ్ కన్సోల్ ద్వారా క్లయింట్ లాజిక్‌తో కమ్యూనికేట్ చేస్తారు.
ఇంటర్ఫేస్ సిగ్నల్స్
టేబుల్ 5. డిజైన్ ఎక్స్ample ఇంటర్ఫేస్ సిగ్నల్స్
| సిగ్నల్ | దిశ | వివరణ |
| ref_clk100MHz | ఇన్పుట్ | అన్ని రీకాన్ఫిగరేషన్ ఇంటర్‌ఫేస్‌లలో CSR యాక్సెస్ కోసం ఇన్పుట్ క్లాక్. 100 MHz వద్ద డ్రైవ్ చేయండి. |
| i_clk_ref[0] | ఇన్పుట్ | సిస్టమ్ PLL కోసం సూచన గడియారం. 156.25 MHz వద్ద డ్రైవ్ చేయండి. |
| i_clk_ref[1] | ఇన్పుట్ | ట్రాన్స్‌సీవర్ సూచన గడియారం. వద్ద డ్రైవ్ చేయండి
• CPRI లైన్ రేటు 153.6, 1.2, 2.4, 3, 4.9, మరియు 6.1 Gbps కోసం 9.8 MHz. • 184.32 MHz CPRI లైన్ రేట్లు 10.1,12.1 మరియు RS-FECతో మరియు లేకుండా 24.3 Gbps. |
| i_rx_serial[n] | ఇన్పుట్ | ట్రాన్స్‌సీవర్ PHY ఇన్పుట్ సీరియల్ డేటా. |
| o_tx_serial[n] | అవుట్‌పుట్ | ట్రాన్స్‌సీవర్ PHY అవుట్‌పుట్ సీరియల్ డేటా. |
డిజైన్ ఎక్స్ample రిజిస్టర్లు
టేబుల్ 6. డిజైన్ ఎక్స్ample రిజిస్టర్లు
| ఛానెల్ నంబర్ | ప్రాథమిక చిరునామా (బైట్ చిరునామా) | నమోదు రకం |
|
0 |
0x00000000 | CPRI PHY రీకాన్ఫిగరేషన్ ఛానెల్ 0 కోసం నమోదు చేయబడింది |
| 0x00100000 | ఛానల్ 0 కోసం ఈథర్నెట్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది | |
| 0x00200000 | ఛానెల్ 0 కోసం ట్రాన్స్‌సీవర్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది | |
|
1(2) |
0x01000000 | CPRI PHY రీకాన్ఫిగరేషన్ ఛానెల్ 1 కోసం నమోదు చేయబడింది |
| 0x01100000 | ఛానల్ 1 కోసం ఈథర్నెట్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది | |
| 0x01200000 | ఛానెల్ 1 కోసం ట్రాన్స్‌సీవర్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది | |
|
2(2) |
0x02000000 | CPRI PHY రీకాన్ఫిగరేషన్ ఛానెల్ 2 కోసం నమోదు చేయబడింది |
| 0x02100000 | ఛానల్ 2 కోసం ఈథర్నెట్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది | |
| 0x02200000 | ఛానెల్ 2 కోసం ట్రాన్స్‌సీవర్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది | |
| కొనసాగింది… | ||
| ఛానెల్ నంబర్ | ప్రాథమిక చిరునామా (బైట్ చిరునామా) | నమోదు రకం |
|
3(2) |
0x03000000 | CPRI PHY రీకాన్ఫిగరేషన్ ఛానెల్ 3 కోసం నమోదు చేయబడింది |
| 0x03100000 | ఛానల్ 3 కోసం ఈథర్నెట్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది | |
| 0x03200000 | ఛానెల్ 3 కోసం ట్రాన్స్‌సీవర్ రీకాన్ఫిగరేషన్ నమోదు చేయబడింది |
ఛానెల్ ఉపయోగించకపోతే ఈ రిజిస్టర్లు రిజర్వ్ చేయబడతాయి.
F-టైల్ CPRI PHY ఇంటెల్ FPGA IP డిజైన్ Example యూజర్ గైడ్ ఆర్కైవ్స్
IP కోర్ వెర్షన్ జాబితా చేయబడకపోతే, మునుపటి IP కోర్ వెర్షన్ కోసం యూజర్ గైడ్ వర్తిస్తుంది.
| ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | IP కోర్ వెర్షన్ | వినియోగదారు గైడ్ |
| 21.2 | 2.0.0 | F-టైల్ CPRI PHY ఇంటెల్ FPGA IP డిజైన్ Example యూజర్ గైడ్ |
F-టైల్ CPRI PHY ఇంటెల్ FPGA IP డిజైన్ కోసం డాక్యుమెంట్ రివిజన్ చరిత్ర Example యూజర్ గైడ్
| డాక్యుమెంట్ వెర్షన్ | ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | IP వెర్షన్ | మార్పులు |
| 2021.10.04 | 21.3 | 3.0.0 |
|
| 2021.06.21 | 21.2 | 2.0.0 | ప్రారంభ విడుదల. |
ఇంటెల్ కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. ఇంటెల్, ఇంటెల్ లోగో మరియు ఇతర ఇంటెల్ గుర్తులు ఇంటెల్ కార్పొరేషన్ లేదా దాని అనుబంధ సంస్థల ట్రేడ్‌మార్క్‌లు. Intel దాని FPGA మరియు సెమీకండక్టర్ ఉత్పత్తుల పనితీరును ఇంటెల్ యొక్క ప్రామాణిక వారంటీకి అనుగుణంగా ప్రస్తుత స్పెసిఫికేషన్‌లకు హామీ ఇస్తుంది, అయితే నోటీసు లేకుండా ఏ సమయంలోనైనా ఏదైనా ఉత్పత్తులు మరియు సేవలకు మార్పులు చేసే హక్కును కలిగి ఉంది. ఇంటెల్ వ్రాతపూర్వకంగా అంగీకరించినట్లు మినహా ఇక్కడ వివరించిన ఏదైనా సమాచారం, ఉత్పత్తి లేదా సేవ యొక్క అప్లికేషన్ లేదా ఉపయోగం నుండి ఉత్పన్నమయ్యే బాధ్యత లేదా బాధ్యతను Intel తీసుకోదు. ఇంటెల్ కస్టమర్‌లు ఏదైనా ప్రచురించిన సమాచారంపై ఆధారపడే ముందు మరియు ఉత్పత్తులు లేదా సేవల కోసం ఆర్డర్‌లు చేసే ముందు పరికర నిర్దేశాల యొక్క తాజా వెర్షన్‌ను పొందాలని సూచించారు.
*ఇతర పేర్లు మరియు బ్రాండ్‌లను ఇతరుల ఆస్తిగా క్లెయిమ్ చేయవచ్చు.
పత్రాలు / వనరులు
 |
intel F-టైల్ CPRI PHY FPGA IP డిజైన్ Example [pdf] యూజర్ గైడ్ F-టైల్ CPRI PHY FPGA IP డిజైన్ Example, PHY FPGA IP డిజైన్ Example, F-టైల్ CPRI IP డిజైన్ Example, IP డిజైన్ Example, IP డిజైన్ |
