intel UG-20093 ModelSim FPGA Edition-simulatie

ModelSim* – Intel® FPGA Edition Simulatie Quick-Start Intel® Quartus® Prime Pro Edition

Dit document demonstreert hoe een Intel® Quartus® Prime Pro Edition-ontwerp kan worden gesimuleerd in de ModelSim* – Intel FPGA Edition-simulator. Ontwerpsimulatie verifieert uw ontwerp voordat het apparaat wordt geprogrammeerd. De Intel Quartus Prime-software genereert simulatie files voor ondersteunde EDA-simulatoren tijdens ontwerpcompilatie.
Figuur 1. ModelSim – Intel FPGA-editie

Ontwerpsimulatie omvat het genereren van simulatie files, het samenstellen van simulatiemodellen, het uitvoeren van de simulatie, en viewde resultaten. De volgende stappen beschrijven deze stroom:

1. Open de Example Ontwerp op pagina 4
2. Specificeer EDA Tool-instellingen op pagina 4
3. Een simulator-setupscriptsjabloon genereren op pagina 5
4. Wijzig het Simulator Setup Script op pagina 6
5. Het ontwerp samenstellen en simuleren op pagina 8
6. View Signaalgolfvormen op pagina 9
7. Signalen toevoegen aan de simulatie op pagina 11
8. Voer simulatie opnieuw uit op pagina 12
9. Pas de simulatietestbank aan op pagina 12

Open de Examphet ontwerp

De PLL_RAM example-ontwerp bevat Intel FPGA IP-cores om de basissimulatiestroom te demonstreren. Download de examphet ontwerp files en open het project in de Intel Quartus Prime-software.
Opmerking: Deze snelstart vereist basiskennis van de syntaxis van de hardwarebeschrijvingstaal en de Intel Quartus Prime-ontwerpstroom, zoals beschreven in de Intel Quartus Prime Pro Edition Foundation Online Training.

1. Download en pak het Quartus_Pro_PLL_RAM.zip-ontwerp uit, bijvampik.
2. Start de Intel Quartus Prime Pro Edition-softwareversie 19.4 of hoger.
3. Om de ex te openenample ontwerpproject, klik File ➤ Open Project, selecteer het pll_ram.qpf-project fileen klik vervolgens op OK.

Afbeelding 2. pll_ram Project in de Intel Quartus Prime Pro Edition

Geef EDA Tool-instellingen op

Geef EDA-toolinstellingen op om simulatie te genereren files voor ondersteunde simulatoren.

1. Klik in de Intel Quartus Prime-software op Assignments ➤ Settings ➤ EDA Tool Settings.
2. Selecteer onder Simulatie ModelSim-Intel FPGA als Toolnaam. Behoud de standaardinstellingen voor Indeling voor uitvoernetlijst en Uitvoermap.

Genereer een Simulator Setup Script-sjabloon

Simulator-setupscripts helpen u bij het simuleren van de IP-kernen in uw ontwerp. Volg deze stappen om de leverancierspecifieke scriptsjabloon voor het instellen van de simulator te genereren voor de IP-modules in de example ontwerp. U kunt deze sjabloon vervolgens aanpassen aan uw specifieke simulatiedoelen.

1. Klik op Processing ➤ Start Compilation om het ontwerp te compileren. Het venster Berichten geeft aan wanneer de compilatie is voltooid.
2. Klik op Tools ➤ Genereer Simulator Setup Script voor IP. Behoud de standaarduitvoermap en gebruik waar mogelijk relatieve paden voor het installatiescript file. De setup-scriptsjabloon wordt gegenereerd in de map die u opgeeft.

Figuur 3. Genereer Simulator Setup Scripts IP-dialoogvenster

Pas het Simulator Setup Script aan

Wijzig het gegenereerde simulator-setupscript om specifieke opdrachten in te schakelen die de IP-kernen in het project simuleren.

1. Open in een teksteditor het bestand /PLL_RAM/mentor/msim_setup.tcl file.
2. Maak een nieuwe tekst file met de naam mentor_example.do en sla het op in de map /PLL_RAM/mentor/.
3. In msim_setup.tcl file, kopieer het gedeelte van de code dat is ingesloten in de opmerkingen van TOP-LEVEL TEMPLATE - BEGIN en TOP-LEVEL TEMPLATE - END en plak deze code vervolgens in de nieuwe mentor_example.do file.
4. In de mentor_example.do file, verwijder de enkele hekje (#)-tekens voorafgaand aan de volgende gemarkeerde regels om compilatieopdrachten in te schakelen:

Figuur 4. Uncommentaar gemarkeerde simulatieopdrachten in het script

1. Vervang de volgende regels in het mentor_example.do-script:

Tabel 1. Specificeer Waarden in de mentor_example.do-script

Vervang deze lijn	Met deze lijn
stel QSYS_SIMDIR in	.. /
vloggen files>	vlog -vlog01compat -werk werk ../PLL_RAM.v vlog -vlog01compat -werk werk ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -werk werk ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -werk werk ../ClockPLL/ClockPLL.v vlog -vlog01compat -werk werk ../RAMhub/RAMhub.v vlog -vlog01compat -werk werk ../testbench_1.v
stel TOP_LEVEL_NAME in	TOP_LEVEL_NAME instellen tb
ren -a	golf toevoegen * view structuur view signalen lopen -alles

1. Sla het /PLL_RAM/mentor/mentor_example.do file. De volgende afbeelding toont de mentor_example.do file nadat de revisies zijn voltooid:

Afbeelding 5. Voltooid installatiescript voor IP-simulatie op het hoogste niveau

Compileer en simuleer het ontwerp

Voer het mentor_example.do-script in de ModelSim – Intel FPGA Edition-software om uw ontwerp te compileren en te simuleren.

1. Start de ModelSim – Intel FPGA Edition-software. De ModelSim – Intel FPGA Edition GUI organiseert de elementen van uw simulatie in afzonderlijke vensters en tabbladen.
2. Open vanuit de PLL_RAM-projectdirectory de testbench_1.v file. Open op dezelfde manier het bestand mentor/mentor_example.do file.
3. Om het Transcript-venster weer te geven, klikt u op View ➤ Afschrift. U kunt opdrachten voor ModelSim – Intel FPGA Edition rechtstreeks in het Transcript-venster invoeren.
4. Typ de volgende opdracht in het Transcript-venster en druk vervolgens op Enter: do mentor_example.do

Het ontwerp compileert en simuleert, volgens uw specificaties in de mentor_example.no-script. De volgende afbeelding toont de ModelSim – Intel FPGA Edition-simulator:

Figuur 6. ModelSim – Intel FPGA Edition GUI

View Signaal golfvormen

Volg deze stappen om view signalen in de testbench_1.v simulatie golfvorm:

1. Klik op het Wave-venster. De simulatiegolfvorm eindigt bij 11030 ns, zoals de testbank aangeeft. Het Wave-venster vermeldt de CLOCK-, WE-, OFFSET-, RESET_N- en RD_DATA-signalen.

Figuur 7. ModelSim – Intel FPGA Edition Wave Window

1. Naar view de signalen in het pll_ram.v-ontwerp op het hoogste niveau, klik op het tabblad Sim. Het Sim-venster wordt gesynchroniseerd met het Objecten-venster.

Figuur 8. ModelSim – Intel FPGA Edition Sim en objecten Windows

1. Naar view de signalen van de top-level module, vouw de map tb uit op het tabblad Objecten. Vouw op dezelfde manier de map Test1 uit. Het venster Objecten geeft de UP_module-, DOWN_module-, PLL_module- en RAM_module-signalen weer.
2. Klik in het Sim-venster op een module onder Test1 om de signalen van de module weer te geven in het Objecten-venster.
3. View de simulatiebibliotheek files in het bibliotheekvenster.

Afbeelding 9. ModelSim – Intel FPGA Edition Library-venster

Voeg signalen toe aan de simulatie

De CLOCK-, WE-, OFFSET-, RESET_N- en RD_DATA-signalen verschijnen automatisch in het Wave-venster omdat het ontwerp op het hoogste niveau deze I/O definieert. Daarnaast kunt u optioneel interne signalen aan de simulatie toevoegen.

1. Zoek in het venster Objecten de modules UP_module, DOWN_module, PLL_module en RAM_module.
2. Selecteer RAM_module in het venster Objecten. De in- en uitgangen van de module zijn
3. weergave.

Figuur 10. Voeg signalen toe aan Wave-venster

1. Om de interne signalen tussen de down-counter en dual-port RAM-module toe te voegen, klikt u met de rechtermuisknop op rdaddress en vervolgens op Add Wave.
2. Om de interne signalen tussen de up-counter en dual-port RAM-module toe te voegen, klikt u met de rechtermuisknop op wraddress en vervolgens op Add Wave. U kunt deze signalen ook slepen en neerzetten van het venster Objecten naar het venster Golf.
3. Om de golfvormen te genereren voor de nieuwe signalen die u toevoegt, klikt u op Simuleren ➤ Uitvoeren ➤ Doorgaan.

Simulatie opnieuw uitvoeren

U moet de simulatie opnieuw uitvoeren als u wijzigingen aanbrengt in de simulatie-instellingen, zoals het toevoegen van signalen aan het Wave-venster of het wijzigen van de testbench_1.v file. Volg deze stappen om de simulatie opnieuw uit te voeren:

1. Klik in de ModelSim – Intel FPGA Edition-simulator op Simuleren ➤ Opnieuw opstarten. Behoud de standaardopties en klik op OK. Deze opties wissen de golfvormen en herstarten de simulatietijd, met behoud van de noodzakelijke signalen en instellingen.
   Opmerking: U kunt ook het bestand /PLL_RAM/mentor/mentor_example.do-script om de simulatie opnieuw uit te voeren vanaf de opdrachtregel.
2. Klik op Simuleren ➤ Uitvoeren ➤ Alles uitvoeren. De testbank_1.v file simuleert volgens de specificaties van de testbank. Klik op Simuleren ➤ Uitvoeren ➤ Doorgaan om door te gaan met de simulatie. Deze opdracht zet de simulatie voort totdat u op de knop Stop klikt.

Pas de simulatietestbank aan

De testbank_1.v vbample testbench test alleen een specifieke set voorwaarden en testgevallen. U kunt de testbench_1.v handmatig bewerken file in de ModelSim – Intel FPGA Edition-simulator om andere gevallen en voorwaarden te testen:

1. Open de testbank_1.v file in de ModelSim – Intel FPGA Edition-simulator.
2. Klik met de rechtermuisknop in de testbench_1.v file om te bevestigen dat het file is niet ingesteld op Alleen-lezen.
3. Voer eventuele aanvullende testbench-parameters in en sla deze op in de testbench_1.v file.
4. Om de golfvormen te genereren voor een testbank die u aanpast, klikt u op Simuleren ➤ Opnieuw opstarten.
5. Klik op Simuleren ➤ Uitvoeren ➤ Alles uitvoeren.

ModelSim – Intel FPGA Edition Simulatie Quick-Start Revisiegeschiedenis

Documentversie	Intel Quartus Prime-versie	Wijzigingen
2019.12.30	19.4	• Bijgewerkte stappen en screenshots voor Intel Quartus Prime Pro Edition versie 19.4. • Bijgewerkt ontwerp example file koppeling en inhoud.
2018.09.25	18.0	Gecorrigeerde syntaxisfouten in mentor_example.do-script.
2018.05.07	18.0	Onnodige stap verwijderd uit Voer simulatie uit op de opdrachtregel procedure.
2017.07.15	17.1	Eerste release.

Intel Corporation. Alle rechten voorbehouden. Intel, het Intel-logo en andere Intel-merken zijn handelsmerken van Intel Corporation of haar dochterondernemingen. Intel garandeert de prestaties van zijn FPGA- en halfgeleiderproducten volgens de huidige specificaties in overeenstemming met de standaardgarantie van Intel, maar behoudt zich het recht voor om op elk moment en zonder voorafgaande kennisgeving wijzigingen aan te brengen in producten en services. Intel aanvaardt geen verantwoordelijkheid of aansprakelijkheid die voortvloeit uit de toepassing of het gebruik van informatie, producten of diensten die hierin worden beschreven, behalve zoals uitdrukkelijk schriftelijk door Intel is overeengekomen. Intel-klanten wordt geadviseerd om de nieuwste versie van apparaatspecificaties te verkrijgen voordat ze vertrouwen op gepubliceerde informatie en voordat ze bestellingen voor producten of diensten plaatsen.

• Andere namen en merken kunnen als eigendom van anderen worden opgeëist.

Documenten / Bronnen

intel UG-20093 ModelSim FPGA Edition-simulatie [pdf] Gebruikershandleiding UG-20093 ModelSim FPGA Edition-simulatie, UG-20093, ModelSim FPGA-editie-simulatie, FPGA-editie-simulatie, Edition-simulatie

Referenties

• Gebruiksaanwijzing