intel UG-20093 ModelSim FPGA සංස්කරණ අනුකරණය

ModelSim* – Intel® FPGA සංස්කරණ සමාකරණය Quick-Start Intel® Quartus® Prime Pro සංස්කරණය

මෙම ලේඛනය ModelSim* - Intel FPGA සංස්කරණ සිමියුලේටරය තුළ Intel® Quartus® Prime Pro සංස්කරණ නිර්මාණයක් අනුකරණය කරන්නේ කෙසේද යන්න පෙන්නුම් කරයි. උපාංග ක්‍රමලේඛනයට පෙර නිර්මාණ අනුකරණය ඔබගේ සැලසුම සත්‍යාපනය කරයි. Intel Quartus Prime මෘදුකාංගය simulation ජනනය කරයි fileසැලසුම් සම්පාදනයේදී සහාය දක්වන EDA සිමියුලේටර් සඳහා s.
රූපය 1. ModelSim - Intel FPGA සංස්කරණය

නිර්මාණ අනුකරණයට සමාකරණය ජනනය කිරීම ඇතුළත් වේ files, සමාකරණ ආකෘති සම්පාදනය කිරීම, සමාකරණය ධාවනය කිරීම සහ viewප්රතිඵල. පහත පියවර මෙම ප්‍රවාහය විස්තර කරයි:

1. Ex එක විවෘත කරන්නample නිර්මාණය 4 පිටුවේ
2. 4 පිටුවේ EDA මෙවලම් සැකසීම් සඳහන් කරන්න
3. 5 පිටුවේ Simulator Setup Script Template එකක් ජනනය කරන්න
4. 6 පිටුවේ සිමියුලේටර් සැකසුම් ස්ක්‍රිප්ට් වෙනස් කරන්න
5. 8 පිටුවේ ඇති නිර්මාණය සම්පාදනය කර අනුකරණය කරන්න
6. View 9 පිටුවේ සංඥා තරංග ආකෘති
7. 11 පිටුවේ සිමියුලේෂන් වෙත සංඥා එක් කරන්න
8. 12 පිටුවේ අනුකරණය නැවත ධාවනය කරන්න
9. 12 පිටුවේ සමාකරණ පරීක්ෂණ බංකුව වෙනස් කරන්න

Ex එක විවෘත කරන්නample නිර්මාණය

PLL_RAM උදාampමූලික සමාකරණ ප්‍රවාහය ප්‍රදර්ශනය කිරීම සඳහා le නිර්මාණයට Intel FPGA IP මධ්‍ය ඇතුළත් වේ. හිටපු එක බාගන්නample නිර්මාණය files සහ Intel Quartus Prime මෘදුකාංගයෙන් ව්‍යාපෘතිය විවෘත කරන්න.
සටහන: Intel Quartus Prime Pro Edition Foundation Online Training විස්තර කරන පරිදි මෙම Quick-Start සඳහා දෘඪාංග විස්තර භාෂා වාක්‍ය ඛණ්ඩය සහ Intel Quartus Prime සැලසුම් ප්‍රවාහය පිළිබඳ මූලික අවබෝධයක් අවශ්‍ය වේ.

1. Quartus_Pro_PLL_RAM.zip design ex බාගෙන unzip කරන්නample.
2. Intel Quartus Prime Pro සංස්කරණය මෘදුකාංග අනුවාදය 19.4 හෝ ඊට පසු දියත් කරන්න.
3. හිටපු විවෘත කිරීමටample සැලසුම් ව්යාපෘතිය, ක්ලික් කරන්න File ➤ ව්‍යාපෘතිය විවෘත කරන්න, pll_ram.qpf ව්‍යාපෘතිය තෝරන්න file, ඉන්පසු හරි ක්ලික් කරන්න.

Figure 2. intel Quartus Prime Pro සංස්කරණයේ pll_ram ව්‍යාපෘතිය

EDA මෙවලම් සැකසුම් සඳහන් කරන්න

අනුකරණය උත්පාදනය කිරීමට EDA මෙවලම් සැකසුම් සඳහන් කරන්න fileසහාය දක්වන සිමියුලේටර් සඳහා s.

1. Intel Quartus Prime මෘදුකාංගයේ, Assignments ➤ Settings ➤ EDA Tool Settings ක්ලික් කරන්න.
2. Simulation යටතේ, මෙවලම් නාමය ලෙස ModelSim-Intel FPGA තෝරන්න. ප්‍රතිදාන නෙට්ලිස්ට් සහ ප්‍රතිදාන නාමාවලිය සඳහා ආකෘතිය සඳහා පෙරනිමි සැකසුම් තබා ගන්න.

සිමියුලේටර් සැකසුම් ස්ක්‍රිප්ට් අච්චුවක් ජනනය කරන්න

සිමියුලේටර් සැකසුම් ස්ක්‍රිප්ට් ඔබට ඔබේ සැලසුමේ IP කෝර් අනුකරණය කිරීමට උපකාරී වේ. හිටපු IP මොඩියුල සඳහා විකුණුම්කරු-විශේෂිත සිමියුලේටර් සැකසුම් ස්ක්‍රිප්ට් අච්චුව ජනනය කිරීමට මෙම පියවර අනුගමනය කරන්නample නිර්මාණය. එවිට ඔබට මෙම අච්චුව ඔබේ නිශ්චිත සමාකරණ ඉලක්ක සඳහා අභිරුචිකරණය කළ හැක.

1. සැලසුම සම්පාදනය කිරීමට, සැකසීම ➤ ආරම්භය සම්පාදනය ක්ලික් කරන්න. සම්පාදනය අවසන් වූ විට පණිවිඩ කවුළුව පෙන්වයි.
2. මෙවලම් ක්ලික් කරන්න ➤ IP සඳහා සිමියුලේටර් සැකසුම් ස්ක්‍රිප්ට් ජනනය කරන්න. පෙරනිමි ප්‍රතිදාන ඩිරෙක්ටරිය තබා ගන්න සහ ස්ථාපන ස්ක්‍රිප්ට් සඳහා හැකි සෑම විටම සාපේක්ෂ මාර්ග භාවිතා කරන්න file. සැකසුම් ස්ක්‍රිප්ට් අච්චුව ඔබ සඳහන් කරන ඩිරෙක්ටරිය තුළ ජනනය කරයි.

රූපය 3. සිමියුලේටර් සැකසුම් ස්ක්‍රිප්ට් IP සංවාද කොටුව උත්පාදනය කරන්න

Simulator Setup Script එක වෙනස් කරන්න

ව්‍යාපෘතියේ IP මධ්‍යයන් අනුකරණය කරන විශේෂිත විධාන සබල කිරීමට ජනනය කරන ලද සිමියුලේටර් සැකසුම් ස්ක්‍රිප්ට් වෙනස් කරන්න.

1. පෙළ සංස්කාරකයක් තුළ, /PLL_RAM/mentor/msim_setup.tcl විවෘත කරන්න file.
2. නව පෙළක් සාදන්න file mentor_ex යන නම සමඟample.do සහ එය /PLL_RAM/mentor/ බහලුම තුළ සුරකින්න.
3. msim_setup.tcl හි file, ඉහළම මට්ටමේ අච්චුව – BEGIN සහ ඉහළම මට්ටමේ අච්චුව – END අදහස් තුළ ඇතුළත් කේත කොටස පිටපත් කරන්න, ඉන්පසු මෙම කේතය නව mentor_ex වෙත අලවන්නample.do file.
4. උපදේශක_එක්ස් හිample.do file, සම්පාදනය කිරීමේ විධාන සක්‍රීය කිරීම සඳහා පහත උද්දීපනය කරන ලද පේළිවලට පෙර තනි රාත්තල් (#) අක්ෂර මකන්න:

රූපය 4. ස්ක්‍රිප්ට් හි උද්දීපනය කරන ලද සමාකරණ විධානයන් ඉවත් නොකරන්න

1. mentor_ex හි පහත රේඛා ප්‍රතිස්ථාපනය කරන්නample.do පිටපත:

වගුව 1. mentor_ex හි අගයන් සඳහන් කරන්නample.do Script

මෙම රේඛාව ප්‍රතිස්ථාපනය කරන්න	මෙම රේඛාව සමඟ
QSYS_SIMDIR සකසන්න	../
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
TOP_LEVEL_NAME සකසන්න	TOP_LEVEL_NAME tb සකසන්න
ධාවනය -a	රැල්ල එකතු කරන්න * view ව්යුහය view සංඥා ධාවනය -සියල්ල

1. /PLL_RAM/mentor/mentor_ex සුරකින්නample.do file. පහත රූපයේ දැක්වෙන්නේ mentor_ex යample.do file සංශෝධන සම්පූර්ණ වූ පසු:

රූපය 5. සම්පූර්ණ කරන ලද ඉහළ මට්ටමේ IP සමාකරණ සැකසුම් ස්ක්‍රිප්ට්

නිර්මාණය සම්පාදනය කර අනුකරණය කරන්න

ඉහළ මට්ටමේ mentor_ex ධාවනය කරන්නample.do script in ModelSim – Intel FPGA Edition මෘදුකාංගය ඔබේ නිර්මාණය සම්පාදනය කිරීමට සහ අනුකරණය කිරීමට.

1. ModelSim – Intel FPGA Edition මෘදුකාංගය දියත් කරන්න. ModelSim – Intel FPGA Edition GUI ඔබේ අනුකරණයේ මූලද්‍රව්‍ය වෙනම කවුළු සහ ටැබ් වලට සංවිධානය කරයි.
2. PLL_RAM ව්‍යාපෘති නාමාවලියෙන්, testbench_1.v විවෘත කරන්න file. ඒ හා සමානව, උපදේශක/mentor_ex විවෘත කරන්නample.do file.
3. පිටපත් කවුළුව පෙන්වීමට, ක්ලික් කරන්න View ➤ පිටපත. ඔබට ModelSim - Intel FPGA සංස්කරණය සඳහා විධාන සෘජුවම පිටපත් කවුළුව තුළ ඇතුළත් කළ හැකිය.
4. ට්‍රාන්ස්ක්‍රිප්ට් කවුළුවේ පහත විධානය ටයිප් කර Enter ඔබන්න: do mentor_example.do

mentor_ex හි ඔබගේ පිරිවිතරයන්ට අනුව නිර්මාණය සම්පාදනය කර අනුකරණය කරයිample.no script. පහත රූපයේ දැක්වෙන්නේ ModelSim - Intel FPGA සංස්කරණ සිමියුලේටරය:

රූපය 6. ModelSim - Intel FPGA Edition GUI

View සංඥා තරංග ආකෘති

සඳහා මෙම පියවර අනුගමනය කරන්න view testbench_1.v සමාකරණ තරංග ආකෘතියේ සංඥා:

1. Wave කවුළුව ක්ලික් කරන්න. පරීක්ෂණ බංකුව සඳහන් කරන පරිදි සමාකරණ තරංග ආකෘතිය 11030 ns වලින් අවසන් වේ. තරංග කවුළුව CLOCK, WE, OFFSET, RESET_N, සහ RD_DATA සංඥා ලැයිස්තුගත කරයි.

රූපය 7. ModelSim - Intel FPGA සංස්කරණය Wave Window

1. වෙත view ඉහළ මට්ටමේ pll_ram.v නිර්මාණයේ ඇති සංඥා, Sim ටැබය ක්ලික් කරන්න. සිම් කවුළුව Objects කවුළුව සමඟ සමමුහුර්ත වේ.

රූපය 8. ModelSim - Intel FPGA සංස්කරණය සිම් සහ වස්තු වින්ඩෝස්

1. වෙත view ඉහළ මට්ටමේ මොඩියුල සංඥා, Objects ටැබය තුළ tb ෆෝල්ඩරය පුළුල් කරන්න. ඒ හා සමානව, Test1 ෆෝල්ඩරය පුළුල් කරන්න. Objects කවුළුව UP_module, DOWN_module, PLL_module, සහ RAM_module සංඥා පෙන්වයි.
2. සිම් කවුළුව තුළ, Objects කවුළුවෙහි මොඩියුලයේ සංඥා පෙන්වීමට Test1 යටතේ ඇති මොඩියුලයක් ක්ලික් කරන්න.
3. View සමාකරණ පුස්තකාලය fileපුස්තකාල කවුළුව තුළ s.

රූපය 9. ModelSim - Intel FPGA සංස්කරණ පුස්තකාල කවුළුව

අනුකරණයට සංඥා එක් කරන්න

CLOCK, WE, OFFSET, RESET_N, සහ RD_DATA සංඥා තරංග කවුළුව තුළ ස්වයංක්‍රීයව දිස්වන්නේ ඉහළ මට්ටමේ සැලසුම මෙම I/O නිර්වචනය කරන බැවිනි. ඊට අමතරව, ඔබට විකල්ප වශයෙන් සමාකරණයට අභ්‍යන්තර සංඥා එකතු කළ හැක.

1. Objects කවුළුව තුළ, UP_module, DOWN_module, PLL_module, සහ RAM_module මොඩියුල සොයා ගන්න.
2. Objects කවුළුව තුළ, RAM_module තෝරන්න. මොඩියුලයේ යෙදවුම් සහ ප්‍රතිදානයන් වේ
3. ප්රදර්ශනය.

රූපය 10. තරංග කවුළුව වෙත සංඥා එක් කරන්න

1. පහළ-කවුන්ටරය සහ ද්විත්ව-පෝට් RAM මොඩියුලය අතර අභ්‍යන්තර සංඥා එක් කිරීමට, rdaddress දකුණු-ක්ලික් කර පසුව Add Wave ක්ලික් කරන්න.
2. up-counter සහ dual-port RAM මොඩියුලය අතර අභ්‍යන්තර සංඥා එක් කිරීමට, wraddress දකුණු-ක්ලික් කර පසුව Add Wave ක්ලික් කරන්න. විකල්පයක් ලෙස, ඔබට මෙම සංඥා Objects කවුළුවේ සිට Wave කවුළුව වෙත ඇදගෙන යා හැක.
3. ඔබ එකතු කරන නව සංඥා සඳහා තරංග ආකෘති උත්පාදනය කිරීමට, අනුකරණය ➤ ධාවනය ➤ ඉදිරියට යන්න ක්ලික් කරන්න.

අනුකරණය නැවත ධාවනය කරන්න

ඔබ Wave කවුළුව වෙත සංඥා එක් කිරීම, හෝ testbench_1.v වෙනස් කිරීම වැනි සමාකරණ සැකසුම වෙත වෙනස්කම් සිදු කරන්නේ නම්, ඔබ අනුකරණය නැවත ධාවනය කළ යුතුය. file. අනුකරණය නැවත ධාවනය කිරීමට මෙම පියවර අනුගමනය කරන්න:

1. ModelSim – Intel FPGA සංස්කරණ සිමියුලේටරය තුළ, Simulate ➤ Restart ක්ලික් කරන්න. පෙරනිමි විකල්ප තබා OK ක්ලික් කරන්න. මෙම විකල්පයන් අවශ්‍ය සංඥා සහ සැකසුම් රඳවා ගනිමින් තරංග ආකෘති ඉවත් කර සමාකරණ කාලය නැවත ආරම්භ කරයි.
   සටහන: විකල්පයක් ලෙස, ඔබට /PLL_RAM/mentor/mentor_ex නැවත ධාවනය කළ හැකample.do ස්ක්‍රිප්ට් මඟින් විධාන රේඛාවේ අනුකරණය නැවත ක්‍රියාත්මක කිරීමට.
2. Simulate ➤ Run ➤ Run -all ක්ලික් කරන්න. ටෙස්ට් බංකු_1.v file testbench පිරිවිතරයන්ට අනුව අනුකරණය කරයි. අනුකරණය දිගටම කරගෙන යාමට, අනුකරණය ➤ ධාවනය ➤ ඉදිරියට යන්න ක්ලික් කරන්න. ඔබ Stop බොත්තම ක්ලික් කරන තුරු මෙම විධානය අනුකරණය දිගටම කරගෙන යයි.

සමාකරණ පරීක්ෂණ බංකුව වෙනස් කරන්න

testbench_1.v example testbench විසින් පරීක්ෂා කරනු ලබන්නේ නිශ්චිත කොන්දේසි මාලාවක් සහ පරීක්ෂණ අවස්ථා පමණි. ඔබට testbench_1.v අතින් සංස්කරණය කළ හැක file ModelSim - Intel FPGA සංස්කරණ සිමියුලේටරය තුළ වෙනත් අවස්ථා සහ කොන්දේසි පරීක්ෂා කිරීමට:

1. testbench_1.v විවෘත කරන්න file ModelSim - Intel FPGA සංස්කරණ සිමියුලේටරය තුළ.
2. testbench_1.v හි දකුණු-ක්ලික් කරන්න file බව තහවුරු කිරීමට file කියවීමට පමණක් ලෙස සකසා නැත.
3. testbench_1.v හි ඕනෑම අමතර testbench පරාමිති ඇතුළත් කර සුරකින්න file.
4. ඔබ වෙනස් කරන පරීක්ෂණ බංකුවක් සඳහා තරංග ආකෘති උත්පාදනය කිරීමට, අනුකරණය ➤ නැවත ආරම්භ කරන්න ක්ලික් කරන්න.
5. Simulate ➤ Run ➤ Run -all ක්ලික් කරන්න.

ModelSim - Intel FPGA සංස්කරණ සමාකරණය ඉක්මන්-ආරම්භක සංශෝධන ඉතිහාසය

ලේඛන අනුවාදය	Intel Quartus Prime අනුවාදය	වෙනස්කම්
2019.12.30	19.4	• Intel Quartus Prime Pro සංස්කරණය අනුවාදය 19.4 සඳහා යාවත්කාලීන කළ පියවර සහ තිරපිටපත්. • යාවත්කාලීන කළ නිර්මාණ example file සබැඳිය සහ අන්තර්ගතය.
2018.09.25	18.0	mentor_ex හි සින්ටැක්ස් දෝෂ නිවැරදි කරන ලදීample.do Script.
2018.05.07	18.0	සිට අනවශ්‍ය පියවර ඉවත් කර ඇත විධාන රේඛාවේදී සමාකරණය ධාවනය කරන්න ක්රියා පටිපාටිය.
2017.07.15	17.1	මුල් නිකුතුව.

ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල කාර්ය සාධනය වර්තමාන පිරිවිතරයන්ට අනුව Intel හි සම්මත වගකීම් සහතිකයට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම නිෂ්පාදනයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.

• වෙනත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.

ලේඛන / සම්පත්

intel UG-20093 ModelSim FPGA සංස්කරණ අනුකරණය [pdf] පරිශීලක මාර්ගෝපදේශය UG-20093 ModelSim FPGA සංස්කරණ සමාකරණය, UG-20093, ModelSim FPGA සංස්කරණ සමාකරණය, FPGA සංස්කරණ අනුකරණය, සංස්කරණ අනුකරණය

යොමු කිරීම්

• පරිශීලක අත්පොත