intel UG-20093 ModelSim FPGA Edition Symulacja

ModelSim* – Intel® FPGA Edition Symulacja Szybki start Intel® Quartus® Prime Pro Edition

W tym dokumencie pokazano, jak symulować projekt Intel® Quartus® Prime Pro Edition w symulatorze ModelSim* – Intel FPGA Edition. Symulacja projektu weryfikuje projekt przed programowaniem urządzenia. Oprogramowanie Intel Quartus Prime generuje symulację files dla obsługiwanych symulatorów EDA podczas kompilacji projektu.
Rysunek 1. ModelSim – edycja Intel FPGA

Symulacja projektu obejmuje generowanie symulacji files, kompilowanie modeli symulacyjnych, uruchamianie symulacji i viewing wyników. Poniższe kroki opisują ten przepływ:

1. Otwórz eksample Projekt na stronie 4
2. Określ ustawienia narzędzia EDA na stronie 4
3. Wygeneruj szablon skryptu konfiguracji symulatora na stronie 5
4. Modyfikuj skrypt konfiguracji symulatora na stronie 6
5. Kompilacja i symulacja projektu na stronie 8
6. View Formy sygnałów na stronie 9
7. Dodawanie sygnałów do symulacji na stronie 11
8. Ponowne uruchomienie symulacji na stronie 12
9. Modyfikuj symulację testbench na stronie 12

Otwórz eksampprojekt

Wyjście PLL_RAMample design obejmuje rdzenie Intel FPGA IP, aby zademonstrować podstawowy przepływ symulacji. Pobierz exampprojekt filei otwórz projekt w oprogramowaniu Intel Quartus Prime.
Notatka: Do tego krótkiego wprowadzenia potrzebna jest podstawowa znajomość składni języka opisu sprzętu i przepływu pracy procesora Intel Quartus Prime, zgodnie z opisem zamieszczonym w szkoleniu online Intel Quartus Prime Pro Edition Foundation.

1. Pobierz i rozpakuj projekt Quartus_Pro_PLL_RAM.zipample.
2. Uruchom oprogramowanie Intel Quartus Prime Pro Edition w wersji 19.4 lub nowszej.
3. Aby otworzyć exampprojekt le design, kliknij File ➤ Otwórz projekt, wybierz projekt pll_ram.qpf filei kliknij OK.

Rysunek 2. Projekt pll_ram w Intel Quartus Prime Pro Edition

Określ ustawienia narzędzia EDA

Określ ustawienia narzędzia EDA, aby wygenerować symulację files dla obsługiwanych symulatorów.

1. W oprogramowaniu Intel Quartus Prime kliknij Zadania ➤ Ustawienia ➤ Ustawienia narzędzia EDA.
2. W obszarze Symulacja wybierz ModelSim-Intel FPGA jako nazwę narzędzia. Zachowaj ustawienia domyślne dla Formatu listy połączeń wyjściowych i Katalogu wyjściowego.

Wygeneruj szablon skryptu konfiguracji symulatora

Skrypty konfiguracji symulatora pomagają symulować rdzenie IP w projekcie. Wykonaj poniższe kroki, aby wygenerować szablon skryptu konfiguracji symulatora specyficzny dla dostawcy dla modułów IP w example design. Następnie możesz dostosować ten szablon do swoich konkretnych celów symulacji.

1. Aby skompilować projekt, kliknij Przetwarzanie ➤ Rozpocznij kompilację. Okno Wiadomości wskazuje, kiedy kompilacja zostanie ukończona.
2. Kliknij Narzędzia ➤ Generuj skrypt konfiguracji symulatora dla IP. Zachowaj domyślny katalog wyjściowy i użyj ścieżek względnych, gdy tylko jest to możliwe, dla ustawienia skryptu konfiguracji. fileSzablon skryptu instalacyjnego jest generowany w katalogu, który określisz.

Rysunek 3. Okno dialogowe Generuj skrypty konfiguracji symulatora IP

Modyfikuj skrypt konfiguracji symulatora

Zmodyfikuj wygenerowany skrypt konfiguracji symulatora, aby włączyć określone polecenia symulujące rdzenie IP w projekcie.

1. W edytorze tekstu otwórz plik /PLL_RAM/mentor/msim_setup.tcl file.
2. Utwórz nowy tekst file z nazwą mentor_example.do i zapisz go w katalogu /PLL_RAM/mentor/.
3. W pliku msim_setup.tcl fileskopiuj sekcję kodu zawartą w komentarzach TOP-LEVEL TEMPLATE – BEGIN i TOP-LEVEL TEMPLATE – END, a następnie wklej ten kod do nowego mentor_example.do file.
4. W mentor_example.do file, usuń pojedyncze znaki funta (#) poprzedzające następujące wyróżnione wiersze, aby włączyć polecenia kompilacji:

Rysunek 4. Odkomentowanie wyróżnionych poleceń symulacji w skrypcie

1. Zamień następujące wiersze w mentor_exampSkrypt le.do:

Tabela 1. Określ wartości w mentor_exampSkrypt le.do

Zastąp tę linię	Z tą linią
ustaw QSYS_SIMDIR	.. /
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -praca praca ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -praca praca ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -praca praca ../ClockPLL/ClockPLL.v vlog -vlog01compat -praca praca ../RAMhub/RAMhub.v vlog -vlog01compat -praca praca ../testbench_1.v
ustaw NAZWĘ_NAJWYŻSZEGO_POZIOMU	ustaw NAZWĘ_NAJWYŻSZEGO_POZIOMU ​​tb
biegać -a	dodaj falę * view struktura view sygnały działają - wszystkie

1. Zapisz /PLL_RAM/mentor/mentor_example.do fileNa poniższym rysunku pokazano mentor_example.do file po zakończeniu zmian:

Rysunek 5. Ukończony skrypt konfiguracji symulacji IP najwyższego poziomu

Kompiluj i symuluj projekt

Uruchom mentor_ex najwyższego poziomuampSkrypt le.do w oprogramowaniu ModelSim – Intel FPGA Edition do kompilacji i symulacji projektu.

1. Uruchom oprogramowanie ModelSim – Intel FPGA Edition. GUI ModelSim – Intel FPGA Edition organizuje elementy symulacji w osobnych oknach i kartach.
2. Z katalogu projektu PLL_RAM otwórz plik testbench_1.v filePodobnie otwórz mentor/mentor_example.do file.
3. Aby wyświetlić okno Transkryptu, kliknij View ➤ Transkrypcja. Możesz wprowadzać polecenia dla ModelSim – Intel FPGA Edition bezpośrednio w oknie Transkrypcji.
4. Wpisz następujące polecenie w oknie Transkrypt i naciśnij Enter: do mentor_example.do

Projekt kompiluje się i symuluje zgodnie ze specyfikacjami podanymi w mentor_exampskrypt le.no. Poniższy rysunek przedstawia symulator ModelSim – Intel FPGA Edition:

Rysunek 6. ModelSim – GUI edycji Intel FPGA

View Formy sygnału

Wykonaj poniższe kroki, aby view sygnały w przebiegu symulacji testbench_1.v:

1. Kliknij okno Wave. Symulowana fala kończy się przy 11030 ns, zgodnie ze specyfikacją testbench. Okno Wave wyświetla sygnały CLOCK, WE, OFFSET, RESET_N i RD_DATA.

Rysunek 7. Okno Wave ModelSim – Intel FPGA Edition

1. Do view sygnały w projekcie pll_ram.v najwyższego poziomu, kliknij kartę Sim. Okno Sim synchronizuje się z oknem Objects.

Rysunek 8. ModelSim – Intel FPGA Edition Symulacja i obiekty Okna

1. Do view sygnały modułu najwyższego poziomu, rozwiń folder tb na karcie Obiekty. Podobnie rozwiń folder Test1. Okno Obiekty wyświetla sygnały UP_module, DOWN_module, PLL_module i RAM_module.
2. W oknie Sima kliknij moduł w polu Test1, aby wyświetlić sygnały modułu w oknie Obiekty.
3. View biblioteka symulacji files w oknie Biblioteki.

Rysunek 9. Okno biblioteki ModelSim – Intel FPGA Edition

Dodaj sygnały do ​​symulacji

Sygnały CLOCK, WE, OFFSET, RESET_N i RD_DATA automatycznie pojawiają się w oknie Wave, ponieważ projekt najwyższego poziomu definiuje te I/O. Ponadto można opcjonalnie dodać sygnały wewnętrzne do symulacji.

1. W oknie Obiekty znajdź moduły UP_module, DOWN_module, PLL_module i RAM_module.
2. W oknie Obiekty wybierz RAM_module. Wejścia i wyjścia modułu to
3. wyświetlacz.

Rysunek 10. Dodaj sygnały do ​​okna Wave

1. Aby dodać wewnętrzne sygnały między modułem RAM typu down-count a modułem RAM typu dual-port, kliknij prawym przyciskiem myszy opcję rdaddress, a następnie kliknij polecenie Dodaj Wave.
2. Aby dodać wewnętrzne sygnały między modułem up-count i dual-port RAM, kliknij prawym przyciskiem myszy wraddress, a następnie kliknij Add Wave. Alternatywnie możesz przeciągnąć i upuścić te sygnały z okna Objects do okna Wave.
3. Aby wygenerować przebiegi dla nowych dodawanych sygnałów, kliknij Symuluj ➤ Uruchom ➤ Kontynuuj.

Ponowne uruchomienie symulacji

Należy ponownie uruchomić symulację, jeśli wprowadzisz zmiany w konfiguracji symulacji, takie jak dodanie sygnałów do okna Wave lub modyfikacja pliku testbench_1.v fileAby ponownie uruchomić symulację, wykonaj następujące kroki:

1. W symulatorze ModelSim – Intel FPGA Edition kliknij Simulate ➤ Restart. Zachowaj domyślne opcje i kliknij OK. Te opcje czyszczą przebiegi i restartują czas symulacji, zachowując jednocześnie niezbędne sygnały i ustawienia.
   Notatka: Alternatywnie możesz ponownie uruchomić /PLL_RAM/mentor/mentor_exampSkrypt le.do do ponownego uruchomienia symulacji z poziomu wiersza poleceń.
2. Kliknij Symuluj ➤ Uruchom ➤ Uruchom -all. Plik testbench_1.v file symuluje zgodnie ze specyfikacją testbench. Aby kontynuować symulację, kliknij Simulate ➤ Run ➤ Continue. To polecenie kontynuuje symulację, dopóki nie klikniesz przycisku Stop.

Modyfikuj symulację testbench

Plik testbench_1.v example testbench testuje tylko określony zestaw warunków i przypadków testowych. Możesz ręcznie edytować testbench_1.v file w symulatorze ModelSim – Intel FPGA Edition, aby przetestować inne przypadki i warunki:

1. Otwórz testbench_1.v file w symulatorze ModelSim – Intel FPGA Edition.
2. Kliknij prawym przyciskiem myszy w pliku testbench_1.v file aby potwierdzić, że file nie jest ustawiony jako Tylko do odczytu.
3. Wprowadź i zapisz wszelkie dodatkowe parametry testbench w pliku testbench_1.v file.
4. Aby wygenerować przebiegi dla modyfikowanego stanowiska testowego, kliknij opcję Symuluj ➤ Uruchom ponownie.
5. Kliknij Symuluj ➤ Uruchom ➤ Uruchom -wszystko.

ModelSim – Intel FPGA Edition Symulacja Szybki start Historia wersji

Wersja dokumentu	Wersja Intel Quartus Prime	Zmiany
2019.12.30	19.4	• Zaktualizowane instrukcje i zrzuty ekranu dla wersji 19.4 oprogramowania Intel Quartus Prime Pro Edition. • Zaktualizowany projekt example file link i treść.
2018.09.25	18.0	Poprawiono błędy składniowe w mentor_exampSkrypt le.do.
2018.05.07	18.0	Usunięto niepotrzebny krok z Uruchom symulację w wierszu poleceń procedura.
2017.07.15	17.1	Pierwsze wydanie.

Korporacja intelektualna. Wszelkie prawa zastrzeżone. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej podmiotów zależnych. Firma Intel gwarantuje wydajność swoich produktów FPGA i produktów półprzewodnikowych zgodnie z aktualnymi specyfikacjami zgodnie ze standardową gwarancją firmy Intel, ale zastrzega sobie prawo do wprowadzania zmian we wszelkich produktach i usługach w dowolnym momencie i bez powiadomienia. Firma Intel nie przyjmuje żadnej odpowiedzialności wynikającej z zastosowania lub wykorzystania jakichkolwiek informacji, produktów lub usług opisanych w niniejszym dokumencie, z wyjątkiem przypadków wyraźnie uzgodnionych na piśmie przez firmę Intel. Klientom firmy Intel zaleca się uzyskanie najnowszej wersji specyfikacji urządzenia przed poleganiem na opublikowanych informacjach oraz przed złożeniem zamówienia na produkty lub usługi.

• Inne nazwy i marki mogą być własnością osób trzecich.

Dokumenty / Zasoby

intel UG-20093 ModelSim FPGA Edition Symulacja [plik PDF] Instrukcja użytkownika UG-20093 ModelSim FPGA Edition Symulacja, UG-20093, ModelSim FPGA Edition Symulacja, FPGA Edition Symulacja, Edycja Symulacja

Odniesienia

• Instrukcja obsługi