Intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Гэты дакумент дэманструе, як мадэляваць дызайн Intel® Quartus® Prime Pro Edition у сімулятары ModelSim* – Intel FPGA Edition. Мадэляванне дызайну правярае ваш дызайн перад праграмаваннем прылады. Праграмнае забеспячэнне Intel Quartus Prime стварае мадэляванне files для падтрымоўваных сімулятараў EDA падчас кампіляцыі праектаў.
Малюнак 1. ModelSim – Intel FPGA Edition

Мадэляванне дызайну прадугледжвае генерацыю мадэлявання files, складанне імітацыйных мадэляў, запуск мадэлявання і viewвынікаў. Наступныя этапы апісваюць гэты паток:

1. Адкрыйце ExampДызайн на старонцы 4
2. Укажыце налады інструмента EDA на старонцы 4
3. Стварыце шаблон сцэнарыя ўстаноўкі сімулятара на старонцы 5
4. Змяніце сцэнар наладкі сімулятара на старонцы 6
5. Скампілюйце і змадэлюйце праект на старонцы 8
6. View Формы сігналаў на старонцы 9
7. Дадайце сігналы да мадэлявання на старонцы 11
8. Паўторнае мадэляванне на старонцы 12
9. Змяніце Simulation Testbench на старонцы 12

Адкрыйце Exampле Дызайн

PLL_RAM напрample дызайн уключае ядра Intel FPGA IP для дэманстрацыі асноўнага працэсу мадэлявання. Спампаваць эксample дызайн files і адкрыйце праект у праграмным забеспячэнні Intel Quartus Prime.
Заўвага: Гэты хуткі старт патрабуе базавага разумення сінтаксісу мовы апісання апаратнага забеспячэння і працэсу праектавання Intel Quartus Prime, як апісваецца ў інтэрактыўным навучанні Intel Quartus Prime Pro Edition Foundation.

1. Спампуйце і распакуйце Quartus_Pro_PLL_RAM.zip дызайн exampле.
2. Запусціце праграмнае забеспячэнне Intel Quartus Prime Pro Edition версіі 19.4 або больш позняй.
3. Каб адкрыць эксample дызайн-праект, націсніце File ➤ Адкрыйце праект, абярыце праект pll_ram.qpf file, а затым націсніце OK.

Малюнак 2. Праект pll_ram у Intel Quartus Prime Pro Edition

Укажыце налады інструмента EDA

Укажыце налады інструмента EDA для стварэння мадэлявання files для падтрымоўваных сімулятараў.

1. У праграмным забеспячэнні Intel Quartus Prime націсніце Прызначэнні ➤ Налады ➤ Налады EDA Tool.
2. У раздзеле Simulation выберыце ModelSim-Intel FPGA у якасці назвы інструмента. Захоўвайце налады па змаўчанні для фармату спісу выхадных сетак і каталога вываду.

Стварыце шаблон сцэнарыя ўстаноўкі сімулятара

Скрыпты ўстаноўкі сімулятара дапамогуць вам мадэляваць ядра IP у вашым дызайне. Выканайце наступныя дзеянні, каб стварыць шаблон сцэнарыя наладкі сімулятара для канкрэтнага пастаўшчыка для IP-модуляў у example дызайн. Затым вы можаце наладзіць гэты шаблон для вашых канкрэтных мэтаў мадэлявання.

1. Каб скампіляваць дызайн, націсніце Апрацоўка ➤ Пачаць кампіляцыю. Акно паведамленняў паказвае, калі кампіляцыя завершана.
2. Націсніце "Інструменты" ➤ "Стварыць сцэнарый наладкі сімулятара для IP". Захаваць каталог вываду па змаўчанні і па магчымасці выкарыстоўваць адносныя шляхі для сцэнарыя ўстаноўкі file. Шаблон скрыпта ўстаноўкі ствараецца ў каталогу, які вы ўказваеце.

Малюнак 3. Дыялогавае акно IP для стварэння сцэнарыяў наладкі сімулятара

Змяніце сцэнар наладкі сімулятара

Змяніце згенераваны сцэнар наладкі сімулятара, каб уключыць пэўныя каманды, якія мадэлююць ядра IP у праекце.

1. У тэкставым рэдактары адкрыйце /PLL_RAM/mentor/msim_setup.tcl file.
2. Стварыце новы тэкст file з імем mentor_example.do і захавайце яго ў каталогу /PLL_RAM/mentor/.
3. У файле msim_setup.tcl file, скапіруйце раздзел кода, змешчаны ў каментарыях ШАБЛОН ВЕРХНЯГА ЎЗРОЎНЯ – ПАЧАТОК і ШАБЛОН ВЕРХНЕГА ЎЗРОЎНЯ – КАНЕЦ, а затым устаўце гэты код у новы mentor_example.do file.
4. У mentor_example.do file, выдаліце ​​адзінкавыя сімвалы фунта (#) перад наступнымі вылучанымі радкамі, каб уключыць каманды кампіляцыі:

Малюнак 4. Раскаментуйце вылучаныя каманды мадэлявання ў скрыпце

1. Заменіце наступныя радкі ў mentor_exampскрыпт le.do:

Табліца 1. Укажыце значэнні ў mentor_exampСкрыпт le.do

Замяніць гэты радок	З гэтай лініяй
ўсталяваць QSYS_SIMDIR	../
відэаблог files>	vlog -vlog01compat -праца праца ../PLL_RAM.v vlog -vlog01compat -work працаваць ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work працаваць ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work працаваць ../ClockPLL/ClockPLL.v vlog -vlog01compat -праца праца ../RAMhub/RAMhub.v vlog -vlog01compat -праца праца ../testbench_1.v
набор TOP_LEVEL_NAME	ўсталяваць TOP_LEVEL_NAME tb
бег -а	дадаць хвалю * view структура view сігналы бягуць -усе

1. Захавайце /PLL_RAM/mentor/mentor_example.do file. На наступным малюнку паказаны mentor_example.do file пасля завяршэння рэвізій:

Малюнак 5. Завершаны сцэнар наладкі мадэлявання IP верхняга ўзроўню

Скампіляваць і змадэляваць дызайн

Запусціце mentor_ex верхняга ўзроўнюampскрыпт le.do у праграмным забеспячэнні ModelSim – Intel FPGA Edition для кампіляцыі і мадэлявання вашага дызайну.

1. Запусціце праграмнае забеспячэнне ModelSim – Intel FPGA Edition. Графічны інтэрфейс ModelSim – Intel FPGA Edition арганізуе элементы вашай сімуляцыі ў асобныя вокны і ўкладкі.
2. З каталога праекта PLL_RAM адкрыйце testbench_1.v file. Падобным чынам адкрыйце mentor/mentor_example.do file.
3. Каб адкрыць акно стэнаграмы, націсніце View ➤ Стэнаграма. Вы можаце ўводзіць каманды для ModelSim – Intel FPGA Edition непасрэдна ў акне стэнаграмы.
4. Увядзіце наступную каманду ў акне стэнаграмы і націсніце Enter: do mentor_example.do

Дызайн кампілюецца і мадэлюецца ў адпаведнасці з вашымі спецыфікацыямі ў mentor_exampсцэнар le.no. На наступным малюнку паказаны мадэлятар ModelSim – Intel FPGA Edition:

Малюнак 6. ModelSim – графічны інтэрфейс Intel FPGA Edition

View Формы сігналаў

Выканайце наступныя дзеянні, каб view сігналы ў форме сігналу мадэлявання testbench_1.v:

1. Націсніце акно Wave. Сімуляцыйная форма сігналу заканчваецца на 11030 нс, як паказвае тэставы стэнд. У акне Wave пералічаны сігналы CLOCK, WE, OFFSET, RESET_N і RD_DATA.

Малюнак 7. ModelSim – акно Intel FPGA Edition Wave

1. каб view сігналы ў канструкцыі pll_ram.v верхняга ўзроўню, націсніце ўкладку Sim. Акно Sim сінхранізуецца з акном Objects.

Малюнак 8. ModelSim – Intel FPGA Edition Sim і Objects Windows

1. каб view сігналізуе модуль верхняга ўзроўню, разгарніце папку tb на ўкладцы «Аб'екты». Аналагічным чынам разгарніце тэчку Test1. У акне Objects адлюстроўваюцца сігналы UP_module, DOWN_module, PLL_module і RAM_module.
2. У акне Sim пстрыкніце модуль пад Test1, каб адлюстраваць сігналы модуля ў акне Objects.
3. View бібліятэка мадэлявання files у акне бібліятэкі.

Малюнак 9. ModelSim – акно бібліятэкі Intel FPGA Edition

Дадайце сігналы ў сімуляцыю

Сігналы CLOCK, WE, OFFSET, RESET_N і RD_DATA аўтаматычна з'яўляюцца ў акне Wave, таму што дызайн верхняга ўзроўню вызначае гэтыя ўводы-вывады. Акрамя таго, пры жаданні вы можаце дадаць ўнутраныя сігналы да мадэлявання.

1. У акне Objects знайдзіце модулі UP_module, DOWN_module, PLL_module і RAM_module.
2. У акне «Аб'екты» абярыце RAM_module. Уваходы і выхады модуля
3. дысплей.

Малюнак 10. Акно дадання сігналаў у хвалю

1. Каб дадаць унутраныя сігналы паміж паніжаным лічыльнікам і двухпортавым модулем аператыўнай памяці, пстрыкніце правай кнопкай мышы rdaddress, а затым націсніце «Дадаць хвалю».
2. Каб дадаць унутраныя сігналы паміж лічыльнікам уверх і двухпортавым модулем аператыўнай памяці, пстрыкніце правай кнопкай мышы wraddress, а затым націсніце Add Wave. Акрамя таго, вы можаце перацягнуць гэтыя сігналы з акна "Аб'екты" ў акно "Хваля".
3. Каб згенераваць сігналы для новых сігналаў, якія вы дадаяце, націсніце Simulate ➤ Run ➤ Continue.

Паўторнае мадэляванне

Вы павінны паўторна запусціць мадэляванне, калі вы ўносіце змены ў налады мадэлявання, такія як даданне сігналаў у акно Wave або змяненне testbench_1.v file. Каб паўторна запусціць мадэляванне, выканайце наступныя дзеянні:

1. У сімулятары ModelSim – Intel FPGA Edition націсніце Simulate ➤ Restart. Захавайце параметры па змаўчанні і націсніце OK. Гэтыя параметры ачышчаюць сігналы і перазапускаюць час мадэлявання, захоўваючы неабходныя сігналы і налады.
   Заўвага: Акрамя таго, вы можаце паўторна запусціць /PLL_RAM/mentor/mentor_exampскрыпт le.do для паўторнага запуску мадэлявання ў камандным радку.
2. Націсніце «Імітацыя» ➤ «Выканаць» ➤ «Выканаць -усе». Тэставы стэнд_1.v file імітуе ў адпаведнасці са спецыфікацыямі тэставага стэнда. Каб працягнуць мадэляванне, націсніце Simulate ➤ Run ➤ Continue. Гэтая каманда працягвае мадэляванне, пакуль вы не націснеце кнопку «Стоп».

Змяніце Simulation Testbench

Testbench_1.v example testbench тэстуе толькі пэўны набор умоў і тэстаў. Вы можаце ўручную рэдагаваць testbench_1.v file у сімулятары ModelSim – Intel FPGA Edition, каб праверыць іншыя выпадкі і ўмовы:

1. Адкрыйце testbench_1.v file у сімулятары ModelSim – Intel FPGA Edition.
2. Пстрыкніце правай кнопкай мышы ў testbench_1.v file каб пацвердзіць, што file не ўстаноўлена толькі для чытання.
3. Увядзіце і захавайце любыя дадатковыя параметры testbench у testbench_1.v file.
4. Каб згенераваць сігналы для выпрабавальнага стэнда, які вы змяняеце, націсніце Simulate ➤ Restart.
5. Націсніце «Імітацыя» ➤ «Выканаць» ➤ «Выканаць -усе».

ModelSim – Кароткая гісторыя версій мадэлявання Intel FPGA Edition

Версія дакумента	Версія Intel Quartus Prime	Змены
2019.12.30	19.4	• Абноўленыя крокі і скрыншоты для Intel Quartus Prime Pro Edition версіі 19.4. • Абноўлены дызайн example file спасылка і змест.
2018.09.25	18.0	Выпраўлены сінтаксічныя памылкі ў mentor_exampСкрыпт le.do.
2018.05.07	18.0	Выдалены непатрэбны крок з Запусціце мадэляванне з каманднага радка працэдура.
2017.07.15	17.1	Першапачатковы выпуск.

Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.

• Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.

Дакументы / Рэсурсы

Intel UG-20093 ModelSim FPGA Edition Simulation [pdfКіраўніцтва карыстальніка UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Спасылкі

• Кіраўніцтва карыстальніка