intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

ເອກະສານນີ້ສະແດງໃຫ້ເຫັນວິທີການຈໍາລອງການອອກແບບ Intel® Quartus® Prime Pro Edition ໃນ ModelSim* – Intel FPGA Edition simulator. ການຈໍາລອງການອອກແບບຢືນຢັນການອອກແບບຂອງທ່ານກ່ອນທີ່ຈະດໍາເນີນໂຄງການອຸປະກອນ. ຊອບແວ Intel Quartus Prime ສ້າງການຈໍາລອງ files ສໍາລັບເຄື່ອງຈໍາລອງ EDA ທີ່ສະຫນັບສະຫນູນໃນລະຫວ່າງການລວບລວມການອອກແບບ.
ຮູບທີ 1. ModelSim – Intel FPGA Edition

ການຈໍາລອງການອອກແບບກ່ຽວຂ້ອງກັບການສ້າງ simulation files, ການລວບລວມຕົວແບບຈໍາລອງ, ແລ່ນ simulation, ແລະ viewໃນ​ຜົນ​ໄດ້​ຮັບ​. ຂັ້ນຕອນຕໍ່ໄປນີ້ອະທິບາຍຂັ້ນຕອນນີ້:

1. ເປີດ Example ການອອກແບບໃນຫນ້າ 4
2. ລະບຸການຕັ້ງຄ່າເຄື່ອງມື EDA ໃນໜ້າ 4
3. ສ້າງ Simulator Setup Script Template ຢູ່ໜ້າ 5
4. ປັບປຸງແກ້ໄຂ Simulator Setup Script ໃນໜ້າ 6
5. ລວບລວມແລະຈໍາລອງການອອກແບບໃນຫນ້າ 8
6. View ຮູບແບບຄື້ນສັນຍານໃນໜ້າ 9
7. ເພີ່ມສັນຍານໃສ່ການຈໍາລອງໃນຫນ້າ 11
8. Rerun Simulation ໃນຫນ້າ 12
9. ດັດແກ້ Simulation Testbench ໃນຫນ້າ 12

ເປີດ Example ການອອກແບບ

PLL_RAM example ການອອກແບບປະກອບມີ Intel FPGA IP cores ເພື່ອສະແດງໃຫ້ເຫັນການໄຫຼເຂົ້າຂອງ simulation ພື້ນຖານ. ດາວໂຫລດ example ການອອກແບບ files ແລະເປີດໂຄງການໃນຊອບແວ Intel Quartus Prime.
ໝາຍເຫດ: Quick-Start ນີ້ຮຽກຮ້ອງໃຫ້ມີຄວາມເຂົ້າໃຈພື້ນຖານຂອງ syntax ພາສາຄໍາອະທິບາຍຮາດແວແລະຂັ້ນຕອນການອອກແບບ Intel Quartus Prime, ດັ່ງທີ່ Intel Quartus Prime Pro Edition Foundation Online Training ອະທິບາຍ.

1. ດາວໂຫຼດ ແລະ unzip ການອອກແບບ Quartus_Pro_PLL_RAM.zip exampເລ.
2. ເປີດຕົວຊອບແວ Intel Quartus Prime Pro Edition ເວີຊັ່ນ 19.4 ຫຼືໃໝ່ກວ່າ.
3. ເພື່ອເປີດ exampໂຄງການອອກແບບ, ກົດ File ➤ ເປີດໂຄງການ, ເລືອກໂຄງການ pll_ram.qpf file, ແລະ​ຫຼັງ​ຈາກ​ນັ້ນ​ໃຫ້​ຄລິກ​ໃສ່ OK​.

ຮູບ 2. ໂຄງການ pll_ram ໃນ Intel Quartus Prime Pro Edition

ລະບຸການຕັ້ງຄ່າເຄື່ອງມື EDA

ລະບຸການຕັ້ງຄ່າເຄື່ອງມື EDA ເພື່ອສ້າງການຈໍາລອງ files ສໍາລັບ simulators ສະຫນັບສະຫນູນ.

1. ໃນຊອບແວ Intel Quartus Prime, ຄລິກ Assignments ➤ Settings ➤ EDA Tool Settings.
2. ພາຍໃຕ້ການຈໍາລອງ, ເລືອກ ModelSim-Intel FPGA ເປັນຊື່ເຄື່ອງມື. ຮັກສາການຕັ້ງຄ່າໄວ້ໃນຕອນຕົ້ນຂອງຮູບແບບສໍາລັບລາຍການຜົນຜະລິດສຸດທິ ແລະລາຍການຜົນຜະລິດ.

ສ້າງ Simulator Setup Script Template

ສະຄຣິບຕິດຕັ້ງເຄື່ອງຈຳລອງຊ່ວຍໃຫ້ທ່ານຈຳລອງຫຼັກ IP ໃນການອອກແບບຂອງທ່ານ. ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອສ້າງແບບຈໍາລອງການຕິດຕັ້ງສະຄິບແບບຈໍາລອງສະເພາະຜູ້ຂາຍສໍາລັບໂມດູນ IP ໃນ ex.ample ການອອກແບບ. ຫຼັງຈາກນັ້ນທ່ານສາມາດປັບແຕ່ງແມ່ແບບນີ້ສໍາລັບເປົ້າຫມາຍການຈໍາລອງສະເພາະຂອງທ່ານ.

1. ເພື່ອລວບລວມການອອກແບບ, ຄລິກ ການປະມວນຜົນ ➤ ເລີ່ມການລວບລວມ. ປ່ອງຢ້ຽມ Messages ຊີ້ບອກເມື່ອການລວບລວມຂໍ້ມູນສໍາເລັດ.
2. ຄລິກ Tools ➤ ສ້າງ Simulator Setup Script ສໍາລັບ IP. ຮັກສາໄດເລກະທໍລີ Output ເລີ່ມຕົ້ນແລະໃຊ້ເສັ້ນທາງທີ່ກ່ຽວຂ້ອງທຸກຄັ້ງທີ່ເປັນໄປໄດ້ສໍາລັບ script ການຕິດຕັ້ງ file. ແມ່ແບບ script ການຕິດຕັ້ງຈະສ້າງຢູ່ໃນໄດເລກະທໍລີທີ່ທ່ານລະບຸ.

ຮູບທີ 3. ສ້າງ Simulator Setup Scripts IP Dialog Box

ແກ້ໄຂສະຄຣິບການຕິດຕັ້ງ Simulator

ແກ້ໄຂສະຄຣິບຕິດຕັ້ງ simulator ທີ່ສ້າງຂຶ້ນເພື່ອເປີດໃຊ້ຄຳສັ່ງສະເພາະທີ່ຈຳລອງຫຼັກ IP ໃນໂຄງການ.

1. ໃນຕົວແກ້ໄຂຂໍ້ຄວາມ, ເປີດ /PLL_RAM/mentor/msim_setup.tcl file.
2. ສ້າງຂໍ້ຄວາມໃຫມ່ file ກັບຊື່ mentor_example.do ແລະບັນທຶກມັນໄວ້ໃນ /PLL_RAM/mentor/ directory.
3. ໃນ msim_setup.tcl file, ສຳເນົາສ່ວນຂອງລະຫັດທີ່ປິດໄວ້ພາຍໃນ TOP-LEVEL TEMPLATE – BEGIN ແລະ TOP-LEVEL TEMPLATE – END ຄຳເຫັນ, ແລ້ວວາງລະຫັດນີ້ໃສ່ໃນ mentor_ex ໃໝ່ample.do file.
4. ໃນ mentor_example.do file, ລຶບຕົວໜັງສືປອນດຽວ (#) ທີ່ຢູ່ຂ້າງໜ້າເສັ້ນທີ່ເນັ້ນໃສ່ຕໍ່ໄປນີ້ເພື່ອເປີດໃຊ້ຄຳສັ່ງການລວບລວມ:

ຮູບທີ 4. Uncomment Highlighted Simulation Commands in the Script

1. ແທນທີ່ແຖວຕໍ່ໄປນີ້ໃນ mentor_example.do script:

ຕາຕະລາງ 1. ລະບຸຄ່າໃນ mentor_example.do Script

ແທນທີ່ເສັ້ນນີ້	ດ້ວຍສາຍນີ້
ຕັ້ງ QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -work work../PLL_RAM.v vlog -vlog01compat -work work../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work../ClockPLL/ClockPLL.v vlog -vlog01compat -work work../RAMhub/RAMhub.v vlog -vlog01compat -work work../testbench_1.v
ຕັ້ງ TOP_LEVEL_NAME	ຕັ້ງ TOP_LEVEL_NAME tb
ແລ່ນ -a	ເພີ່ມຄື້ນ * view ໂຄງສ້າງ view ສັນຍານແລ່ນທັງຫມົດ

1. ບັນທຶກ /PLL_RAM/mentor/mentor_example.do file. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນ mentor_example.do file ຫຼັງ​ຈາກ​ການ​ແກ້​ໄຂ​ສໍາ​ເລັດ​ສົມ​ບູນ​:

ຮູບທີ 5. ສໍາເລັດການສໍາເລັດການກໍານົດການຈໍາລອງ IP ລະດັບເທິງ

ລວບລວມແລະຈໍາລອງການອອກແບບ

ດໍາເນີນການ mentor_ex ລະດັບສູງສຸດample.do script ໃນ ModelSim – ຊອບແວ Intel FPGA Edition ເພື່ອລວບລວມແລະຈໍາລອງການອອກແບບຂອງທ່ານ.

1. ເປີດຕົວຊອບແວ ModelSim – Intel FPGA Edition. ModelSim - Intel FPGA Edition GUI ຈັດອົງປະກອບຂອງການຈໍາລອງຂອງທ່ານເຂົ້າໄປໃນປ່ອງຢ້ຽມແລະແຖບແຍກຕ່າງຫາກ.
2. ຈາກໄດເລກະທໍລີໂຄງການ PLL_RAM, ເປີດ testbench_1.v file. ເຊັ່ນດຽວກັນ, ເປີດ mentor/mentor_example.do file.
3. ເພື່ອສະແດງໜ້າຈໍການຖອດຂໍ້ຄວາມ, ຄລິກ View ➤ ການຖອດຂໍ້ຄວາມ. ທ່ານສາມາດໃສ່ຄໍາສັ່ງສໍາລັບ ModelSim – Intel FPGA Edition ໂດຍກົງຢູ່ໃນປ່ອງຢ້ຽມການຖອດຂໍ້ຄວາມ.
4. ພິມຄໍາສັ່ງຕໍ່ໄປນີ້ຢູ່ໃນປ່ອງຢ້ຽມ Transcript ແລະຫຼັງຈາກນັ້ນກົດ Enter: do mentor_example.do

ການອອກແບບລວບລວມແລະຈໍາລອງ, ອີງຕາມການສະເພາະຂອງທ່ານໃນ mentor_example.no script. ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນ ModelSim – Intel FPGA Edition simulator:

ຮູບທີ 6. ModelSim – Intel FPGA Edition GUI

View ຮູບແບບຄື້ນສັນຍານ

ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອ view ສັນ​ຍານ​ໃນ​ຮູບ​ແບບ​ຄື້ນ​ຈໍາ​ລອງ testbench_1.v​:

1. ຄລິກທີ່ໜ້າຕ່າງ Wave. ຮູບແບບຄື້ນ simulation ສິ້ນສຸດລົງຢູ່ທີ່ 11030 ns, ດັ່ງທີ່ testbench ກໍານົດ. ໜ້າຈໍ Wave ຈະສະແດງສັນຍານ CLOCK, WE, OFFSET, RESET_N, ແລະ RD_DATA.

ຮູບທີ 7. ModelSim – Intel FPGA Edition Wave Window

1. ເຖິງ view ສັນຍານໃນການອອກແບບ pll_ram.v ລະດັບເທິງ, ໃຫ້ຄລິກໃສ່ແຖບ Sim. ປ່ອງຢ້ຽມຊິມ synchronizes ກັບປ່ອງຢ້ຽມວັດຖຸ.

ຮູບທີ 8. ModelSim – Intel FPGA Edition Sim and Objects Windows

1. ເຖິງ view ສັນຍານໂມດູນລະດັບສູງສຸດ, ຂະຫຍາຍໂຟນເດີ tb ໃນແຖບ Objects. ເຊັ່ນດຽວກັນ, ຂະຫຍາຍໂຟນເດີ Test1. ປ່ອງຢ້ຽມ Objects ສະແດງສັນຍານ UP_module, DOWN_module, PLL_module, ແລະ RAM_module.
2. ໃນປ່ອງຢ້ຽມ Sim, ໃຫ້ຄລິກໃສ່ໂມດູນພາຍໃຕ້ Test1 ເພື່ອສະແດງສັນຍານຂອງໂມດູນຢູ່ໃນປ່ອງຢ້ຽມ Objects.
3. View ຫ້ອງສະຫມຸດຈໍາລອງ files ໃນ​ປ່ອງ​ຢ້ຽມ​ຫ້ອງ​ສະ​ຫມຸດ​.

ຮູບທີ 9. ModelSim – Intel FPGA Edition Library Window

ເພີ່ມສັນຍານໃສ່ການຈໍາລອງ

ສັນຍານ CLOCK, WE, OFFSET, RESET_N, ແລະ RD_DATA ປະກົດຂຶ້ນໂດຍອັດຕະໂນມັດໃນໜ້າຕ່າງ Wave ເພາະວ່າການອອກແບບລະດັບສູງສຸດກຳນົດ I/O ເຫຼົ່ານີ້. ນອກຈາກນັ້ນ, ທ່ານສາມາດເລືອກເພີ່ມສັນຍານພາຍໃນກັບການຈໍາລອງ.

1. ໃນປ່ອງຢ້ຽມ Objects, ຊອກຫາໂມດູນ UP_module, DOWN_module, PLL_module, ແລະ RAM_module.
2. ຢູ່ໃນປ່ອງຢ້ຽມ Objects, ເລືອກ RAM_module. ວັດສະດຸປ້ອນ ແລະຜົນຜະລິດຂອງໂມດູນແມ່ນ
3. ຈໍສະແດງຜົນ.

ຮູບ 10. ເພີ່ມສັນຍານໃສ່ Wave Window

1. ເພື່ອເພີ່ມສັນຍານພາຍໃນລະຫວ່າງ down-counter ແລະ dual-port RAM module, ຄລິກຂວາ rdaddress ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ Add Wave.
2. ເພື່ອເພີ່ມສັນຍານພາຍໃນລະຫວ່າງໂມດູນ RAM ຂຶ້ນແລະສອງພອດ, ຄລິກຂວາໃສ່ wraddress ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ Add Wave. ອີກທາງເລືອກ, ທ່ານສາມາດລາກແລະວາງສັນຍານເຫຼົ່ານີ້ຈາກປ່ອງຢ້ຽມ Objects ໄປຫາປ່ອງຢ້ຽມ Wave.
3. ເພື່ອສ້າງຮູບແບບຄື້ນສໍາລັບສັນຍານໃຫມ່ທີ່ທ່ານເພີ່ມ, ຄລິກ Simulate ➤ Run ➤ ສືບຕໍ່.

Rerun Simulation

ທ່ານຕ້ອງແລ່ນການຈຳລອງຄືນໃໝ່ຖ້າທ່ານເຮັດການປ່ຽນແປງໃນການຕິດຕັ້ງການຈຳລອງ, ເຊັ່ນ: ການເພີ່ມສັນຍານໃສ່ໜ້າຕ່າງ Wave, ຫຼື ແກ້ໄຂ testbench_1.v. file. ປະຕິບັດຕາມຂັ້ນຕອນເຫຼົ່ານີ້ເພື່ອດໍາເນີນການຈໍາລອງຄືນໃຫມ່:

1. ໃນ ModelSim – Intel FPGA Edition simulator, ຄລິກ Simulate ➤ Restart. ຮັກສາທາງເລືອກໄວ້ໃນຕອນຕົ້ນແລະຄລິກ OK. ຕົວເລືອກເຫຼົ່ານີ້ລຶບລ້າງຮູບແບບຄື້ນ ແລະເລີ່ມເວລາການຈຳລອງຄືນໃໝ່, ໃນຂະນະທີ່ຮັກສາສັນຍານ ແລະການຕັ້ງຄ່າທີ່ຈຳເປັນ.
   ໝາຍເຫດ: ອີກທາງເລືອກ, ທ່ານສາມາດເອີ້ນໃຊ້ /PLL_RAM/mentor/mentor_ex ຄືນໃໝ່ample.do script ເພື່ອ re-run simulation ຢູ່ແຖວຄໍາສັ່ງ.
2. ກົດ Simulate ➤ Run ➤ Run -all. The testbench_1.v file simulates ອີງຕາມການສະເພາະຂອງ testbench. ເພື່ອສືບຕໍ່ການຈຳລອງ, ຄລິກ Simulate ➤ Run ➤ ສືບຕໍ່. ຄໍາສັ່ງນີ້ສືບຕໍ່ການຈໍາລອງຈົນກວ່າທ່ານຈະກົດປຸ່ມຢຸດ.

ປັບປຸງແກ້ໄຂ Simulation Testbench

testbench_1.v example testbench ທົດສອບພຽງແຕ່ເງື່ອນໄຂສະເພາະແລະກໍລະນີທົດສອບເທົ່ານັ້ນ. ທ່ານສາມາດແກ້ໄຂ testbench_1.v file ໃນ ModelSim - Intel FPGA Edition simulator ເພື່ອທົດສອບກໍລະນີແລະເງື່ອນໄຂອື່ນໆ:

1. ເປີດ testbench_1.v file ໃນ ModelSim – Intel FPGA Edition simulator.
2. ຄລິກຂວາໃນ testbench_1.v file ເພື່ອຢືນຢັນວ່າ file ບໍ່ໄດ້ຕັ້ງເປັນອ່ານເທົ່ານັ້ນ.
3. ໃສ່ແລະບັນທຶກຕົວກໍານົດການ testbench ເພີ່ມເຕີມໃນ testbench_1.v file.
4. ເພື່ອ​ສ້າງ​ຮູບ​ແບບ​ຄື້ນ​ສໍາ​ລັບ​ການ​ທົດ​ສອບ​ທີ່​ທ່ານ​ປັບ​ປຸງ​ແກ້​ໄຂ​, ໃຫ້​ຄລິກ​ໃສ່ Simulate ➤ Restart​.
5. ກົດ Simulate ➤ Run ➤ Run -all.

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

ສະບັບເອກະສານ	ລຸ້ນ Intel Quartus Prime	ການປ່ຽນແປງ
2019.12.30	19.4	• ອັບເດດຂັ້ນຕອນ ແລະຮູບໜ້າຈໍສຳລັບ Intel Quartus Prime Pro Edition ເວີຊັນ 19.4. • ອັບເດດການອອກແບບ example file ການເຊື່ອມໂຍງແລະເນື້ອຫາ.
2018.09.25	18.0	ແກ້ໄຂຂໍ້ຜິດພາດທາງໄວຍະກອນໃນ mentor_example.do Script.
2018.05.07	18.0	ເອົາຂັ້ນຕອນທີ່ບໍ່ຈໍາເປັນອອກຈາກ ແລ່ນ simulation ຢູ່ແຖວຄໍາສັ່ງ ຂັ້ນ​ຕອນ​ການ​.
2017.07.15	17.1	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel, ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ໄດ້ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຮັບຄໍາແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.

• ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.

ເອກະສານ / ຊັບພະຍາກອນ

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] ຄູ່ມືຜູ້ໃຊ້ UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້