intel UG-20093 ModelSim Edisi FPGA Simulasi

ModelSim* – Mulai Cepat Simulasi Edisi Intel® FPGA Intel® Quartus® Prime Pro Edition

Dokumen ini menunjukkan cara mensimulasikan desain Intel® Quartus® Prime Pro Edition di simulator ModelSim* – Intel FPGA Edition. Simulasi desain memverifikasi desain Anda sebelum pemrograman perangkat. Perangkat lunak Intel Quartus Prime menghasilkan simulasi files untuk simulator EDA yang didukung selama kompilasi desain.
Gambar 1. ModelSim – Edisi Intel FPGA

Simulasi desain melibatkan pembuatan simulasi files, menyusun model simulasi, menjalankan simulasi, dan viewhasil. Langkah-langkah berikut menjelaskan aliran ini:

1. Buka Eksample Desain pada halaman 4
2. Tentukan Pengaturan Alat EDA di halaman 4
3. Hasilkan Template Skrip Penyiapan Simulator di halaman 5
4. Ubah Skrip Penyiapan Simulator di halaman 6
5. Kompilasi dan Simulasikan Desain di halaman 8
6. View Bentuk Gelombang Sinyal di halaman 9
7. Menambahkan Sinyal ke Simulasi di halaman 11
8. Jalankan Ulang Simulasi di halaman 12
9. Modifikasi Simulasi Testbench di halaman 12

Buka Eksample Desain

Ex PLL_RAMampDesain file mencakup inti Intel FPGA IP untuk mendemonstrasikan aliran simulasi dasar. Unduh mantanample desain files dan buka proyek di perangkat lunak Intel Quartus Prime.
Catatan: Memulai Cepat ini memerlukan pemahaman dasar tentang sintaks bahasa deskripsi perangkat keras dan alur desain Intel Quartus Prime, seperti yang dijelaskan oleh Pelatihan Daring Yayasan Intel Quartus Prime Pro Edition Foundation.

1. Unduh dan unzip ex desain Quartus_Pro_PLL_RAM.zipampsaya.
2. Luncurkan perangkat lunak Intel Quartus Prime Pro Edition versi 19.4 atau lebih baru.
3. Untuk membuka mantanampproyek desain, klik File ➤ Buka Proyek, pilih proyek pll_ram.qpf file, lalu klik OK.

Gambar 2. Proyek pll_ram di Intel Quartus Prime Pro Edition

Tentukan Pengaturan Alat EDA

Tentukan pengaturan alat EDA untuk menghasilkan simulasi files untuk simulator yang didukung.

1. Di perangkat lunak Intel Quartus Prime, klik Assignments ➤ Settings ➤ EDA Tool Settings.
2. Di bawah Simulasi, pilih ModelSim-Intel FPGA sebagai nama Alat. Pertahankan pengaturan default untuk Format untuk netlist keluaran dan direktori Keluaran.

Hasilkan Templat Skrip Penyiapan Simulator

Skrip penyiapan simulator membantu Anda mensimulasikan inti IP dalam desain Anda. Ikuti langkah-langkah ini untuk menghasilkan templat skrip penyetelan simulator khusus vendor untuk modul IP di exampdesain le. Anda kemudian dapat menyesuaikan template ini untuk tujuan simulasi spesifik Anda.

1. Untuk mengkompilasi desain, klik Processing ➤ Start Compilation. Jendela Pesan menunjukkan kapan kompilasi selesai.
2. Klik Alat ➤ Hasilkan Skrip Penyiapan Simulator untuk IP. Pertahankan direktori Keluaran default dan Gunakan jalur relatif jika memungkinkan pengaturan untuk skrip penyiapan file. Templat skrip penyiapan dibuat di direktori yang Anda tentukan.

Gambar 3. Kotak Dialog Generate Simulator Setup Scripts IP

Ubah Skrip Penyiapan Simulator

Ubah skrip penyiapan simulator yang dibuat untuk mengaktifkan perintah khusus yang mensimulasikan inti IP dalam proyek.

1. Di editor teks, buka /PLL_RAM/mentor/msim_setup.tcl file.
2. Buat teks baru file dengan nama mentor_example.do dan simpan di direktori /PLL_RAM/mentor/.
3. Di msim_setup.tcl file, salin bagian kode yang terlampir dalam komentar TOP-LEVEL TEMPLATE – BEGIN dan TOP-LEVEL TEMPLATE – END, lalu tempelkan kode ini ke mentor_ex baruample.do file.
4. Di mentor_example.do file, hapus karakter satu pon (#) sebelum baris yang disorot berikut untuk mengaktifkan perintah kompilasi:

Gambar 4. Uncomment Perintah Simulasi yang Disorot dalam Skrip

1. Ganti baris berikut di mentor_exampskrip le.do:

Tabel 1. Tentukan Nilai di mentor_example.do Skrip

Ganti Baris ini	Dengan Garis ini
atur QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -kerja kerja ../PLL_RAM.v vlog -vlog01compat -kerja kerja ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -kerja kerja ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -kerja kerja ../ClockPLL/ClockPLL.v vlog -vlog01compat -kerja kerja ../RAMhub/RAMhub.v vlog -vlog01compat -kerja kerja ../testbench_1.v
setel TOP_LEVEL_NAME	setel TOP_LEVEL_NAME tb
lari -a	tambahkan gelombang * view struktur view sinyal berjalan -semua

1. Simpan /PLL_RAM/mentor/mentor_example.do file. Gambar berikut menunjukkan mentor_example.do file setelah revisi selesai:

Gambar 5. Skrip Penyiapan Simulasi IP Tingkat Atas yang Diselesaikan

Kompilasi dan Simulasikan Desain

Jalankan mentor_ex tingkat atasampskrip le.do di perangkat lunak ModelSim – Intel FPGA Edition untuk menyusun dan mensimulasikan desain Anda.

1. Luncurkan perangkat lunak ModelSim – Intel FPGA Edition. ModelSim – Intel FPGA Edition GUI mengatur elemen simulasi Anda ke dalam jendela dan tab terpisah.
2. Dari direktori proyek PLL_RAM, buka testbench_1.v file. Demikian pula, buka mentor/mentor_example.do file.
3. Untuk menampilkan jendela Transkrip, klik View ➤ Transkrip. Anda dapat memasukkan perintah untuk ModelSim – Intel FPGA Edition langsung di jendela Transkrip.
4. Ketik perintah berikut di jendela Transkrip lalu tekan Enter: do mentor_example.do

Desain dikompilasi dan disimulasikan, sesuai dengan spesifikasi Anda di mentor_example.no script. Gambar berikut menampilkan simulator ModelSim – Intel FPGA Edition:

Gambar 6. ModelSim – Intel FPGA Edition GUI

View Bentuk Gelombang Sinyal

Ikuti langkah-langkah berikut untuk view sinyal dalam bentuk gelombang simulasi testbench_1.v:

1. Klik jendela Gelombang. Bentuk gelombang simulasi berakhir pada 11030 ns, seperti yang ditentukan oleh testbench. Jendela Wave mencantumkan sinyal CLOCK, WE, OFFSET, RESET_N, dan RD_DATA.

Gambar 7. ModelSim – Jendela Gelombang Edisi Intel FPGA

1. Ke view sinyal dalam desain pll_ram.v tingkat atas, klik tab Sim. Jendela Sim disinkronkan dengan jendela Objek.

Gambar 8. ModelSim – Intel FPGA Edition Sim dan Objects Windows

1. Ke view sinyal modul tingkat atas, luaskan folder tb di tab Objek. Demikian pula, perluas folder Test1. Jendela Objek menampilkan sinyal UP_module, DOWN_module, PLL_module, dan RAM_module.
2. Di jendela Sim, klik modul di bawah Test1 untuk menampilkan sinyal modul di jendela Objek.
3. View perpustakaan simulasi files di jendela Library.

Gambar 9. ModelSim – Jendela Perpustakaan Intel FPGA Edition

Tambahkan Sinyal ke Simulasi

Sinyal CLOCK, WE, OFFSET, RESET_N, dan RD_DATA secara otomatis muncul di jendela Wave karena desain tingkat atas menentukan I/O ini. Selain itu, Anda dapat secara opsional menambahkan sinyal internal ke simulasi.

1. Di jendela Objek, cari modul UP_module, DOWN_module, PLL_module, dan RAM_module.
2. Di jendela Objek, pilih RAM_module. Input dan output modul adalah
3. menampilkan.

Gambar 10. Menambahkan Sinyal ke Jendela Gelombang

1. Untuk menambahkan sinyal internal antara modul RAM down-counter dan dual-port, klik kanan rdaddress lalu klik Add Wave.
2. Untuk menambahkan sinyal internal antara modul RAM up-counter dan dual-port, klik kanan wraddress lalu klik Add Wave. Sebagai alternatif, Anda dapat menarik dan melepaskan sinyal ini dari jendela Objek ke jendela Gelombang.
3. Untuk menghasilkan bentuk gelombang untuk sinyal baru yang Anda tambahkan, klik Simulasikan ➤ Jalankan ➤ Lanjutkan.

Jalankan Ulang Simulasi

Anda harus menjalankan ulang simulasi jika membuat perubahan pada pengaturan simulasi, seperti menambahkan sinyal ke jendela Wave, atau memodifikasi testbench_1.v file. Ikuti langkah-langkah ini untuk menjalankan kembali simulasi:

1. Di simulator ModelSim – Intel FPGA Edition, klik Simulate ➤ Restart. Pertahankan opsi default dan klik OK. Opsi ini menghapus bentuk gelombang dan memulai ulang waktu simulasi, sembari mempertahankan sinyal dan pengaturan yang diperlukan.
   Catatan: Alternatifnya, Anda dapat menjalankan kembali /PLL_RAM/mentor/mentor_exampskrip le.do untuk menjalankan kembali simulasi di baris perintah.
2. Klik Simulasikan ➤ Jalankan ➤ Jalankan -semua. testbench_1.v file mensimulasikan sesuai dengan spesifikasi testbench. Untuk melanjutkan simulasi, klik Simulasikan ➤ Jalankan ➤ Lanjutkan. Perintah ini melanjutkan simulasi hingga Anda mengklik tombol Stop.

Memodifikasi Testbench Simulasi

Testbench_1.v example testbench hanya menguji serangkaian kondisi dan kasus uji tertentu. Anda dapat mengedit testbench_1.v secara manual file di simulator ModelSim – Intel FPGA Edition untuk menguji kasus dan kondisi lain:

1. Buka testbench_1.v file di simulator ModelSim – Intel Edisi FPGA.
2. Klik kanan di testbench_1.v file untuk mengkonfirmasi bahwa file tidak disetel ke Baca Saja.
3. Masukkan dan simpan parameter testbench tambahan di testbench_1.v file.
4. Untuk menghasilkan bentuk gelombang untuk testbench yang Anda modifikasi, klik Simulate ➤ Restart.
5. Klik Simulasikan ➤ Jalankan ➤ Jalankan -semua.

ModelSim – Simulasi Edisi Intel FPGA Sejarah Revisi Mulai Cepat

Versi Dokumen	Versi Intel Quartus Prime	Perubahan
2019.12.30	19.4	• Langkah-langkah dan tangkapan layar yang diperbarui untuk Intel Quartus Prime Pro Edition versi 19.4. • Diperbarui desain example file tautan dan konten.
2018.09.25	18.0	Kesalahan sintaks yang diperbaiki di mentor_example.do Skrip.
2018.05.07	18.0	Menghapus langkah yang tidak perlu dari Jalankan Simulasi di Command Line prosedur.
2017.07.15	17.1	Rilis awal.

Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin performa produk FPGA dan semikonduktornya sesuai spesifikasi saat ini sesuai dengan garansi standar Intel, tetapi berhak melakukan perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan versi terbaru dari spesifikasi perangkat sebelum mengandalkan informasi yang dipublikasikan dan sebelum memesan produk atau layanan.

• Nama dan merek lain dapat diklaim sebagai milik orang lain.

Dokumen / Sumber Daya

intel UG-20093 ModelSim Edisi FPGA Simulasi [Bahasa Indonesia:] Panduan Pengguna UG-20093 ModelSim Simulasi Edisi FPGA, UG-20093, Simulasi Edisi ModelSim FPGA, Simulasi Edisi FPGA, Simulasi Edisi

Referensi

• Panduan Pengguna