intel UG-20093 ModelSim FPGA Edition Simulasi

ModelSim * - Simulasi Intel® FPGA Edition Gancang-Mimitian Intel® Quartus® Prime Pro Edition

Dokumén ieu nunjukkeun kumaha simulasi desain Intel® Quartus® Prime Pro Edition dina simulator ModelSim * - Intel FPGA Edition. Simulasi desain marios desain anjeun sateuacan pamrograman alat. Parangkat lunak Intel Quartus Prime ngahasilkeun simulasi files pikeun simulators EDA dirojong salila kompilasi desain.
angka 1. ModelSim - Intel FPGA Edition

Simulasi desain ngalibatkeun ngahasilkeun simulasi files, nyusun model simulasi, ngajalankeun simulasi, jeung viewdina hasil. Léngkah-léngkah ieu ngajelaskeun aliran ieu:

1. Buka Example Desain dina kaca 4
2. Sebutkeun Setélan Alat EDA dina kaca 4
3. Jieun Citakan Script Setup Simulator dina kaca 5
4. Robah Skrip Setup Simulator dina kaca 6
5. Nyusun sareng Simulasi Desain dina kaca 8
6. View Bentuk Gelombang Sinyal dina kaca 9
7. Tambahkeun Sinyal kana Simulasi dina kaca 11
8. Jalankeun deui Simulasi dina kaca 12
9. Robah Testbench Simulasi dina kaca 12

Buka Example Desain

The PLL_RAM example design ngawengku Intel FPGA IP cores pikeun demonstrate aliran simulasi dasar. Unduh mantanamprarancang files tur muka proyék dina software Intel Quartus Prime.
Catetan: Mimitian Gancang ieu peryogi pamahaman dasar tina sintaksis basa déskripsi hardware sareng aliran desain Intel Quartus Prime, sakumaha anu dijelaskeun dina Pelatihan Online Yayasan Intel Quartus Prime Pro Edition.

1. Unduh sareng unzip desain Quartus_Pro_PLL_RAM.zip example.
2. Jalankeun parangkat lunak Intel Quartus Prime Pro Edition versi 19.4 atanapi engké.
3. Pikeun muka urutampproyék desain le, klik File ➤ Buka Proyék, pilih proyék pll_ram.qpf file, teras klik OK.

Gambar 2. Proyék pll_ram dina Intel Quartus Prime Pro Edition

Sebutkeun Setélan Alat EDA

Sebutkeun setelan alat EDA pikeun ngahasilkeun simulasi files pikeun simulators dirojong.

1. Dina software Intel Quartus Prime, klik Assignments ➤ Settings ➤ EDA Tool Settings.
2. Dina Simulasi, pilih ModelSim-Intel FPGA salaku nami Alat. Tetep setélan standar pikeun Format pikeun netlist kaluaran jeung diréktori Kaluaran.

Ngahasilkeun Citakan Script Setup Simulator

Skrip pangaturan simulator ngabantosan anjeun nyontokeun inti IP dina desain anjeun. Turutan léngkah-léngkah ieu pikeun ngahasilkeun template skrip pangaturan simulator khusus pikeun modul IP di examprarancang. Anjeun teras tiasa nyaluyukeun template ieu pikeun tujuan simulasi khusus anjeun.

1. Pikeun nyusun desain, klik Processing ➤ Start Compilation. Jandéla Pesen nunjukkeun nalika kompilasi parantos réngsé.
2. Klik Pakakas ➤ Generate Simulator Setup Script pikeun IP. Tetep diréktori Kaluaran standar sarta Paké jalur relatif sabisana setelan pikeun skrip setelan file. Citakan skrip pangaturan dibangkitkeun dina diréktori anu anjeun tangtukeun.

Angka 3. Ngahasilkeun Simulator Setup Scripts IP Dialog Box

Ngaropéa Script Setup Simulator

Ngaropéa Aksara pangaturan simulator dihasilkeun pikeun ngaktipkeun paréntah husus nu simulate nu cores IP dina proyék nu.

1. Dina éditor téks, buka /PLL_RAM/mentor/msim_setup.tcl file.
2. Jieun téks anyar file kalawan ngaran mentor_example.do sarta simpen dina / PLL_RAM / mentor / diréktori.
3. Dina msim_setup.tcl file, salin bagian kode anu katutup dina TOP-LEVEL TEMPLATE - BEGIN sareng TOP-LEVEL TEMPLATE - END komentar, teras lebetkeun kode ieu kana mentor_ex anyarample.do file.
4. Dina mentor_example.do file, hapus karakter pound tunggal (#) sateuacan garis disorot di handap ieu pikeun ngaktipkeun paréntah kompilasi:

Gambar 4. Uncomment Sorotan Simulasi Paréntah dina Script

1. Ngaganti garis handap dina mentor_exampskrip le.do:

meja 1. Sebutkeun Nilai dina mentor_example.do Aksara

Ganti Jalur ieu	Kalayan Jalur ieu
set QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -karya gawé ../PLL_RAM.v vlog -vlog01compat -karya gawé ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -gawé gawé ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -gawé gawé ../ClockPLL/ClockPLL.v vlog -vlog01compat -gawé gawé ../RAMhub/RAMhub.v vlog -vlog01compat -gawé gawé ../testbench_1.v
setel TOP_LEVEL_NAME	setel TOP_LEVEL_NAME tb
ngajalankeun -a	tambahkeun gelombang * view struktur view sinyal ngajalankeun -sadaya

1. Simpen file /PLL_RAM/mentor/mentor_example.do file. Gambar di handap ieu nunjukkeun mentor_example.do file sanggeus révisi réngsé:

angka 5. Réngsé Top-Level IP simulasi Setup Script

Nyusun sareng Simulasi Desain

Jalankeun mentor_ex tingkat luhurampAksara le.do dina ModelSim - software Intel FPGA Edition pikeun compile sarta simulate desain Anjeun.

1. Ngajalankeun ModelSim - software Intel FPGA Edition. ModelSim - Intel FPGA Edition GUI ngatur unsur simulasi anjeun kana jandéla sareng tab anu misah.
2. Ti diréktori proyék PLL_RAM, buka testbench_1.v file. Nya kitu, buka mentor / mentor_example.do file.
3. Pikeun mintonkeun jandela Transkrip, klik View ➤ Transkrip. Anjeun tiasa ngasupkeun paréntah pikeun ModelSim - Intel FPGA Edition langsung dina jandela Transcript.
4. Ketik paréntah di handap ieu dina jandela Transkrip teras pencét Lebetkeun: do mentor_example.do

Desain compiles na simulates, nurutkeun spésifikasi anjeun dina mentor_example.euweuh naskah. Gambar di handap ieu nunjukkeun simulator ModelSim - Intel FPGA Edition:

angka 6. ModelSim - Intel FPGA Edition GUI

View Bentuk Gelombang Sinyal

Turutan léngkah ieu pikeun view sinyal dina bentuk gelombang simulasi testbench_1.v:

1. Klik jandela Wave. Bentuk gelombang simulasi ends dina 11030 ns, sakumaha testbench nangtukeun. Jandéla Wave daptar sinyal CLOCK, WE, OFFSET, RESET_N, sareng RD_DATA.

angka 7. ModelSim - Intel FPGA Edition Wave Jandela

1. Ka view sinyal dina desain pll_ram.v tingkat luhur, klik tab Sim. Jandéla Sim nyingkronkeun sareng jandela Objék.

angka 8. ModelSim - Intel FPGA Edition Sim jeung objék Windows

1. Ka view sinyal modul tingkat luhur, dilegakeun folder tb dina tab Objék. Nya kitu, dilegakeun folder Test1. Jandéla Objects mintonkeun sinyal UP_module, DOWN_module, PLL_module, sareng RAM_module.
2. Dina jandéla Sim, klik modul dina Test1 pikeun nembongkeun sinyal modul dina jandela Objék.
3. View perpustakaan simulasi files dina jandela Perpustakaan.

angka 9. ModelSim - Intel FPGA Edition Perpustakaan Jandela

Tambahkeun Sinyal kana simulasi

Sinyal CLOCK, WE, OFFSET, RESET_N, sareng RD_DATA sacara otomatis muncul dina jandela Wave sabab desain tingkat luhur ngahartikeun I/O ieu. Salaku tambahan, anjeun tiasa nambihan sinyal internal kana simulasi.

1. Dina jandéla Objects, panggihan modul UP_module, DOWN_module, PLL_module, sareng RAM_module.
2. Dina jandéla Objects, pilih RAM_module. Input sareng kaluaran modul nyaéta
3. tampilan.

Angka 10. Tambahkeun Sinyal Pikeun Jandéla Gelombang

1. Nambahkeun sinyal internal antara handap-counter sarta modul RAM dual-port,-klik katuhu rdaddress lajeng klik Tambahkeun Wave.
2. Nambahkeun sinyal internal antara up-counter na dual-port modul RAM,-klik katuhu wraddress lajeng klik Tambahkeun Wave. Alternatipna, Anjeun bisa nyéred tur ngaleupas sinyal ieu tina jandela Objects ka jandela Wave.
3. Pikeun ngahasilkeun bentuk gelombang pikeun sinyal anyar anu anjeun tambahkeun, klik Simulate ➤ Jalankeun ➤ Teruskeun.

Ngajalankeun deui simulasi

Anjeun kedah ngajalankeun deui simulasi upami anjeun ngarobih setélan simulasi, sapertos nambihan sinyal kana jandela Wave, atanapi ngarobih testbench_1.v. file. Turutan léngkah ieu pikeun ngajalankeun deui simulasi:

1. Dina simulator ModelSim - Intel FPGA Edition, klik Simulate ➤ Balikan deui. Tetep pilihan standar teras klik OK. Pilihan ieu mupus bentuk gelombang sareng balikan deui waktos simulasi, bari nahan sinyal sareng setélan anu diperyogikeun.
   Catetan: Alternatipna, anjeun tiasa ngajalankeun deui /PLL_RAM/mentor/mentor_example.do skrip pikeun ulang ngajalankeun simulasi dina garis paréntah.
2. Klik Simulate ➤ Run ➤ Run -all. The testbench_1.v file simulates nurutkeun spésifikasi testbench. Pikeun neruskeun simulasi, klik Simulate ➤ Jalankeun ➤ Teruskeun. Paréntah ieu neruskeun simulasi dugi ka klik tombol Stop.

Ngaropéa Testbench simulasi

The testbench_1.v example testbench tés ngan hiji set husus kaayaan jeung test kasus. Anjeun tiasa sacara manual ngédit testbench_1.v file dina simulator ModelSim - Intel FPGA Edition pikeun nguji kasus sareng kaayaan anu sanés:

1. Buka testbench_1.v file dina ModelSim - Intel FPGA Edition simulator.
2. Klik-katuhu dina testbench_1.v file pikeun mastikeun yén file teu disetel ka Read Only.
3. Lebetkeun tur simpen sagala parameter testbench tambahan dina testbench_1.v file.
4. Pikeun ngahasilkeun bentuk gelombang pikeun testbench nu Anjeun modifikasi, klik Simulate ➤ Balikan deui.
5. Klik Simulate ➤ Run ➤ Run -all.

ModelSim - Intel FPGA Edition Simulasi Gancang-Mimitian Révisi Sajarah

Vérsi Dokumén	Intel Quartus Prime Vérsi	Parobahan
2019.12.30	19.4	• léngkah diropéa sarta Potret layar pikeun Intel Quartus Prime Pro Edition Vérsi 19.4. • ex design diropéaample file link jeung eusi.
2018.09.25	18.0	Kasalahan sintaksis anu dilereskeun dina mentor_example.do Aksara.
2018.05.07	18.0	Dipiceun hambalan teu perlu ti Jalankeun Simulasi di Jalur Komando prosedur.
2017.07.15	17.1	Pelepasan awal.

Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, sareng merek Intel sanés mangrupikeun mérek dagang Intel Corporation atanapi anak perusahaanna. Intel ngajamin kinerja produk FPGA sareng semikonduktor na kana spésifikasi ayeuna saluyu sareng garansi standar Intel, tapi ngagaduhan hak pikeun ngarobih naon waé produk sareng jasa iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa.

• Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur.

Dokumén / Sumberdaya

intel UG-20093 ModelSim FPGA Edition Simulasi [pdf] Pituduh pamaké UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Rujukan

• Manual pamaké