intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Þetta skjal sýnir hvernig á að líkja eftir Intel® Quartus® Prime Pro Edition hönnun í ModelSim* – Intel FPGA Edition hermir. Hönnunarhermi staðfestir hönnun þína fyrir forritun tækis. Intel Quartus Prime hugbúnaðurinn býr til uppgerð files fyrir studda EDA herma við hönnunarsamsetningu.
Mynd 1. ModelSim – Intel FPGA Edition

Hönnunarhermi felur í sér að búa til uppgerð files, að setja saman hermilíkön, keyra uppgerðina og viewvið niðurstöðurnar. Eftirfarandi skref lýsa þessu flæði:

1. Opnaðu ExampLe Design á síðu 4
2. Tilgreindu EDA tólstillingar á síðu 4
3. Búðu til uppsetningarforskriftarsniðmát fyrir hermir á síðu 5
4. Breyttu Simulator Setup Script á síðu 6
5. Taktu saman og líktu eftir hönnuninni á síðu 8
6. View Merkjabylgjur á síðu 9
7. Bættu merkjum við uppgerðina á síðu 11
8. Endurræstu Simulation á síðu 12
9. Breyttu Simulation Testbekknum á síðu 12

Opnaðu Example Hönnun

PLL_RAM tdampHönnunin inniheldur Intel FPGA IP kjarna til að sýna fram á grunn uppgerð flæðisins. Sækja fyrrverandiample hönnun files og opnaðu verkefnið í Intel Quartus Prime hugbúnaðinum.
Athugið: Þessi flýtiræsing krefst grunnskilnings á setningafræði vélbúnaðarlýsingar og Intel Quartus Prime hönnunarflæðisins, eins og Intel Quartus Prime Pro Edition Foundation Online Training lýsir.

1. Sæktu og pakkaðu upp Quartus_Pro_PLL_RAM.zip hönnuninni tdample.
2. Ræstu Intel Quartus Prime Pro Edition hugbúnaðarútgáfu 19.4 eða nýrri.
3. Til að opna fyrrverandiampLe hönnunarverkefni, smelltu File ➤ Opnaðu Project, veldu pll_ram.qpf verkefnið file, og smelltu síðan á Í lagi.

Mynd 2. pll_ram verkefni í Intel Quartus Prime Pro Edition

Tilgreindu EDA Tool Settings

Tilgreindu EDA tólstillingar til að búa til uppgerð files fyrir studda herma.

1. Í Intel Quartus Prime hugbúnaðinum, smelltu á Assignments ➤ Settings ➤ EDA Tool Settings.
2. Undir Simulation, veldu ModelSim-Intel FPGA sem heiti tólsins. Haltu sjálfgefnum stillingum fyrir Format for output netlist og Output map.

Búðu til uppsetningarforskriftarsniðmát fyrir hermir

Simulator uppsetningarforskriftir hjálpa þér að líkja eftir IP kjarna í hönnun þinni. Fylgdu þessum skrefum til að búa til sniðmát fyrir uppsetningarforskriftarsniðmát fyrir uppsetningarhandrit fyrir IP-einingarnar í tdample hönnun. Þú getur síðan sérsniðið þetta sniðmát að sérstökum hermimarkmiðum þínum.

1. Til að setja saman hönnunina, smelltu á Vinnsla ➤ Byrjaðu samantekt. Skilaboðaglugginn gefur til kynna hvenær samantekt er lokið.
2. Smelltu á Verkfæri ➤ Búa til uppsetningarforskrift hermir fyrir IP. Haltu sjálfgefna úttaksskránni og Notaðu hlutfallslegar slóðir þegar mögulegt er stilling fyrir uppsetningarforskriftina file. Uppsetningarforskriftarsniðmátið myndar í möppunni sem þú tilgreinir.

Mynd 3. Búa til IP valmynd fyrir uppsetningarforskriftir fyrir hermir

Breyttu Simulator Setup Script

Breyttu útbúnu uppsetningarforritinu fyrir hermir til að virkja sérstakar skipanir sem líkja eftir IP-kjarna í verkefninu.

1. Í textaritli skaltu opna /PLL_RAM/mentor/msim_setup.tcl file.
2. Búðu til nýjan texta file með nafninu mentor_example.do og vistaðu það í /PLL_RAM/mentor/ möppunni.
3. Í msim_setup.tcl file, afritaðu hluta kóðans sem fylgir TOP-LEVEL TEMPLATE – BEGIN og TOP-LEVEL TEMPLATE – END athugasemdunum og límdu síðan þennan kóða inn í nýja mentor_example.do file.
4. Í mentor_example.do file, eyddu stöfum með stakt pund (#) á undan eftirfarandi auðkenndu línum til að virkja safnskipanir:

Mynd 4. Uncomment auðkenndar hermunaskipanir í skriftunni

1. Skiptu um eftirfarandi línur í mentor_example.do handrit:

Tafla 1. Tilgreindu gildi í mentor_example.do Script

Skiptu um þessa línu	Með þessari línu
stilltu QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -vinna vinna ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
stilltu TOP_LEVEL_NAME	stilltu TOP_LEVEL_NAME tb
hlaupa -a	bæta við bylgju * view uppbyggingu view merki keyra -allt

1. Vistaðu /PLL_RAM/mentor/mentor_example.do file. Eftirfarandi mynd sýnir mentor_example.do file eftir að endurskoðun er lokið:

Mynd 5. Lokið uppsetningarforskrift fyrir IP Simulation á efstu stigi

Taktu saman og líktu eftir hönnuninni

Keyrðu mentor_example.do forskrift í ModelSim – Intel FPGA Edition hugbúnaðinum til að setja saman og líkja eftir hönnun þinni.

1. Ræstu ModelSim – Intel FPGA Edition hugbúnaðinn. ModelSim – Intel FPGA Edition GUI skipuleggur þætti uppgerðarinnar í aðskilda glugga og flipa.
2. Frá PLL_RAM verkefnaskrá, opnaðu testbench_1.v file. Á sama hátt, opnaðu mentor/mentor_example.do file.
3. Til að birta afritsgluggann, smelltu á View ➤ Afrit. Þú getur slegið inn skipanir fyrir ModelSim – Intel FPGA Edition beint í Transcript gluggann.
4. Sláðu inn eftirfarandi skipun í Transcript gluggann og ýttu síðan á Enter: do mentor_example.do

Hönnunin safnar saman og líkir eftir, í samræmi við forskriftir þínar í mentor_example.no handrit. Eftirfarandi mynd sýnir ModelSim – Intel FPGA Edition hermir:

Mynd 6. ModelSim – Intel FPGA Edition GUI

View Merkisbylgjuform

Fylgdu þessum skrefum til að view merki í testbench_1.v hermibylgjuforminu:

1. Smelltu á Wave gluggann. Hermibylgjuformið endar á 11030 ns, eins og prófunarbekkurinn tilgreinir. Bylgjuglugginn sýnir CLOCK, WE, OFFSET, RESET_N og RD_DATA merkin.

Mynd 7. ModelSim – Intel FPGA Edition Wave Window

1. Til view merki í efsta stigi pll_ram.v hönnun, smelltu á Sim flipann. Sim glugginn samstillist við Objects gluggann.

Mynd 8. ModelSim – Intel FPGA Edition Sim og Objects Windows

1. Til view merki á efsta stigi mát, stækkaðu tb möppuna í Objects flipanum. Á sama hátt skaltu stækka Test1 möppuna. Hlutaglugginn sýnir UP_module, DOWN_module, PLL_module og RAM_module merki.
2. Í Sim glugganum, smelltu á einingu undir Test1 til að sýna merki einingarinnar í Objects glugganum.
3. View uppgerð bókasafnsins files í bókasafnsglugganum.

Mynd 9. ModelSim – Intel FPGA Edition bókasafnsgluggi

Bættu merkjum við uppgerðina

CLOCK, WE, OFFSET, RESET_N og RD_DATA merki birtast sjálfkrafa í Wave glugganum vegna þess að efsta stigi hönnunin skilgreinir þessi I/O. Að auki geturðu valfrjálst bætt innri merkjum við uppgerðina.

1. Í Objects glugganum, finndu UP_module, DOWN_module, PLL_module og RAM_module einingarnar.
2. Í Objects glugganum skaltu velja RAM_module. Inntak og úttak einingarinnar eru
3. sýna.

Mynd 10. Bæta merkjum við bylgjuglugga

1. Til að bæta innri merkjum á milli niður-teljarans og tvítengis RAM einingarinnar, hægrismelltu á rdaddress og smelltu síðan á Add Wave.
2. Til að bæta innri merkjum á milli upp-teljarans og tvítengja RAM einingarinnar, hægrismelltu á wraddress og smelltu síðan á Add Wave. Að öðrum kosti geturðu dregið og sleppt þessum merkjum úr Objects glugganum í Wave gluggann.
3. Til að búa til bylgjulögin fyrir nýju merkin sem þú bætir við, smelltu á Simulate ➤ Run ➤ Continue.

Endurræstu uppgerð

Þú verður að endurræsa uppgerðina ef þú gerir breytingar á uppsetningu uppgerðarinnar, eins og að bæta merkjum við Wave gluggann eða breyta testbench_1.v file. Fylgdu þessum skrefum til að endurræsa uppgerð:

1. Í ModelSim – Intel FPGA Edition hermir, smelltu á Simulate ➤ Restart. Haltu sjálfgefnum valkostum og smelltu á OK. Þessir valkostir hreinsa bylgjuformin og endurræsa hermitímann, en halda nauðsynlegum merkjum og stillingum.
   Athugið: Að öðrum kosti geturðu keyrt /PLL_RAM/mentor/mentor_ex afturample.do forskrift til að endurkeyra uppgerð á skipanalínunni.
2. Smelltu Simulate ➤ Run ➤ Run -all. Prófbekkurinn_1.v file líkir eftir prófunarbekknum. Til að halda áfram uppgerð, smelltu á Simulate ➤ Run ➤ Continue. Þessi skipun heldur uppgerðinni áfram þar til þú smellir á Stöðva hnappinn.

Breyttu Simulation Testbench

Testbekkurinn_1.v tdampLe testbench prófar aðeins tiltekið sett af skilyrðum og prófunartilfellum. Þú getur handvirkt breytt testbench_1.v file í ModelSim – Intel FPGA Edition hermir til að prófa önnur tilvik og aðstæður:

1. Opnaðu testbekkinn_1.v file í ModelSim – Intel FPGA Edition hermir.
2. Hægrismelltu á testbench_1.v file til að staðfesta að hæstv file er ekki stillt á Read Only.
3. Sláðu inn og vistaðu allar viðbótarfæribreytur prófunarbekksins í testbench_1.v file.
4. Til að búa til bylgjulögin fyrir prófunarbekk sem þú breytir, smelltu á Simulate ➤ Restart.
5. Smelltu á Simulate ➤ Run ➤ Run -all.

ModelSim – Intel FPGA Edition Simulation Quick-Start endurskoðunarsaga

Skjalaútgáfa	Intel Quartus Prime útgáfa	Breytingar
2019.12.30	19.4	• Uppfærð skref og skjámyndir fyrir Intel Quartus Prime Pro Edition útgáfu 19.4. • Uppfærð hönnun tdample file hlekkur og efni.
2018.09.25	18.0	Lagfærðar setningafræðivillur í mentor_example.do Script.
2018.05.07	18.0	Fjarlægði óþarfa skref úr Keyrðu uppgerð á skipanalínu málsmeðferð.
2017.07.15	17.1	Upphafleg útgáfa.

Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu.

• Önnur nöfn og vörumerki má gera tilkall til sem eign annarra.

Skjöl / auðlindir

intel UG-20093 ModelSim FPGA Edition Simulation [pdfNotendahandbók UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Heimildir

• Notendahandbók