Nios V-processor Intel FPGA IP-software
Nios® V-processor Intel® FPGA IP release-opmerkingen
Het Intel® FPGA IP-versienummer (XYZ) kan veranderen met elke Intel Quartus® Prime-softwareversie. Een verandering in:
- X duidt op een ingrijpende herziening van het IP. Als u de Intel Quartus Prime-software bijwerkt, moet u het IP-adres opnieuw genereren.
- Y geeft aan dat het IP-adres nieuwe functies bevat. Genereer uw IP opnieuw om deze nieuwe functies op te nemen.
- Z geeft aan dat het IP-adres kleine wijzigingen bevat. Genereer uw IP opnieuw om deze wijzigingen op te nemen.
Gerelateerde informatie
- Nios V-processorreferentiehandleiding
Biedt informatie over de prestatiebenchmarks van de Nios V-processor, processorarchitectuur, het programmeermodel en de kernimplementatie (Gebruikershandleiding Intel Quartus Prime Pro Edition).
- Nios II en Embedded IP-releaseopmerkingen
- Nios V Embedded Processor-ontwerphandboek
Beschrijft hoe u de tools het meest effectief kunt gebruiken, beveelt ontwerpstijlen en werkwijzen aan voor het ontwikkelen, debuggen en optimaliseren van ingebedde systemen met behulp van de Nios® V-processor en door Intel geleverde tools (Gebruikershandleiding Intel Quartus Prime Pro Edition). - Nios® V Processor Softwareontwikkelaarshandboek
Beschrijft de softwareontwikkelomgeving van de Nios® V-processor, de beschikbare tools en het proces om software te bouwen die op de Nios® V-processor kan worden uitgevoerd (Gebruikershandleiding Intel Quartus Prime Pro Edition).
Nios® V/m-processor Intel FPGA IP (Intel Quartus Prime Pro Edition) Release-opmerkingen
Nios® V/m-processor Intel FPGA IP v22.3.0
Tabel 1. v22.3.0 2022.09.26
| Intel Quartus Prime-versie | Beschrijving | Invloed |
| 22.3 | • Verbeterde prefetch-logica. De volgende prestatie- en benchmarkcijfers bijgewerkt:
— FMAX - Gebied – Dhrystone – KernMark • Verwijder de exceptionOffset- en exceptionAgent-parameters uit _hw.tcl. Opmerking: Had alleen invloed op de BSP-generatie. Geen impact op RTL of circuit. • Gewijzigde foutopsporingsreset: - Ndm_reset_in-poort toegevoegd - Hernoemd dbg_reset naar dbg_reset_out. |
– |
Nios® V/m-processor Intel FPGA IP v21.3.0
Tabel 2.v21.3.0 2022.06.21
| Intel Quartus Prime-versie | Beschrijving | Invloed |
| 22.2 | • Een interface voor resetverzoeken toegevoegd
• Ongebruikte signalen verwijderd die een Latch-interface veroorzaakten • Probleem met het opnieuw instellen van fouten opgelost: — De routing van ndmreset bijgewerkt om te voorkomen dat de debug-module opnieuw wordt ingesteld. |
– |
Nios® V/m-processor Intel FPGA IP v21.2.0
Tabel 3. v21.2.0 2022.04.04
| Intel Quartus Prime-versie | Beschrijving | Invloed |
| 22.1 | • Nieuw ontwerp toegevoegd, bijvampbestanden in de Nios® V/m Processor Intel FPGA IP kernparametereditor:
— uC/TCP-IP IPerf Examphet ontwerp — uC/TCP-IP Simple Socket Server Bijvamphet ontwerp |
– |
| • Bugfix:
— Problemen opgelost die onbetrouwbare toegang tot de MARCHID-, MIMPID- en MVENDORID CSR's veroorzaakten. — Resetmogelijkheid van de debug-module ingeschakeld, zodat de kern kan worden gereset via een debugger. — Ondersteuning voor trigger ingeschakeld. De Nios V-processorkern ondersteunt 1 trigger. — Gemelde synthesewaarschuwingen en pluisproblemen opgelost. — Een probleem opgelost met het debug-ROM dat een beschadiging in de retourvector veroorzaakte. — Een probleem opgelost dat toegang tot GPR 31 vanuit de debug-module verhinderde. |
– |
Nios V/m-processor Intel FPGA IP v21.1.1
Tabel 4. v21.1.1 2021.12.13
| Intel Quartus Prime-versie | Beschrijving | Invloed |
| 21.4 | • Bugfix:
— Triggerregisters toegankelijk, maar triggers werden niet ondersteund. Probleem opgelost. |
Ongeldige instructie-uitzondering gevraagd bij toegang tot triggerregisters. |
| • Nieuw ontwerpvoorbeeld toegevoegdampbestand in de Nios V/m Processor Intel FPGA IP-kernparametereditor.
— GSFI Bootloader Examphet ontwerp — SDM Bootloader Examphet ontwerp |
– |
Nios V/m-processor Intel FPGA IP v21.1.0
Tabel 5.v21.1.0 2021.10.04
| Intel Quartus Prime-versie | Beschrijving | Invloed |
| 21.3 | Eerste release | – |
Nios V/m-processor Intel FPGA IP (Intel Quartus Prime Standard Edition) Releaseopmerkingen
Nios V/m-processor Intel FPGA IP v1.0.0
Tabel 6. v1.0.0 2022.10.31
| Intel Quartus Prime-versie | Beschrijving | Invloed |
| 22.1e | Eerste release. | – |
Archieven
Intel Quartus Prime Pro-editie
Archief van de Nios V-processorreferentiehandleiding
Raadpleeg de Nios® V-processorreferentiehandleiding voor de nieuwste en eerdere versies van deze gebruikershandleiding. Als er geen IP- of softwareversie wordt vermeld, is de gebruikershandleiding voor de vorige IP- of softwareversie van toepassing.
IP-versies zijn hetzelfde als de Intel Quartus Prime Design Suite-softwareversies tot v19.1. Vanaf Intel Quartus Prime Design Suite-softwareversie 19.2 of hoger hebben IP-cores een nieuw IP-versiebeheerschema.
Nios V Embedded Processor Design Handboek Archief
Voor de nieuwste en eerdere versies van deze gebruikershandleiding raadpleegt u het Nios® V Embedded Processor Design Handbook. Als er geen IP- of softwareversie wordt vermeld, is de gebruikershandleiding voor de vorige IP- of softwareversie van toepassing.
IP-versies zijn hetzelfde als de Intel Quartus Prime Design Suite-softwareversies tot v19.1. Vanaf Intel Quartus Prime Design Suite-softwareversie 19.2 of hoger hebben IP-cores een nieuw IP-versiebeheerschema.
Archief van Nios V Processor Softwareontwikkelaarshandboek
Voor de nieuwste en eerdere versies van deze gebruikershandleiding raadpleegt u het Nios® V Processor Software Developer Handbook. Als er geen IP- of softwareversie wordt vermeld, is de gebruikershandleiding voor de vorige IP- of softwareversie van toepassing.
IP-versies zijn hetzelfde als de Intel Quartus Prime Design Suite-softwareversies tot v19.1. Vanaf Intel Quartus Prime Design Suite-softwareversie 19.2 of hoger hebben IP-cores een nieuw IP-versiebeheerschema.
Intel Quartus Prime Standard-editie
Raadpleeg de volgende gebruikershandleidingen voor informatie over de Nios V-processor voor de Intel Quartus Prime Standard Edition.
Gerelateerde informatie
- Nios® V Embedded Processor Design Handbook Beschrijft hoe u de tools het meest effectief kunt gebruiken, beveelt ontwerpstijlen aan en praktijken voor het ontwikkelen, debuggen en optimaliseren van embedded systemen met behulp van de Nios® V-processor en door Intel geleverde tools (Gebruikershandleiding Intel Quartus Prime Standard Edition ).
Nios® V-processorreferentiehandleiding
- Biedt informatie over de prestatiebenchmarks van de Nios V-processor, processorarchitectuur, het programmeermodel en de kernimplementatie (Gebruikershandleiding Intel Quartus Prime Standard Edition).
Nios® V Processor Softwareontwikkelaarshandboek
- Beschrijft de softwareontwikkelomgeving van de Nios® V-processor, de tools die beschikbaar zijn en het proces om software te bouwen die op de Nios® V-processor kan worden uitgevoerd (Gebruikershandleiding Intel Quartus Prime Standard Edition).
Nios® V-processor Intel® FPGA IP release-opmerkingen 8
Documenten / Bronnen
 |
Intel Nios V-processor Intel FPGA IP-software [pdf] Gebruikershandleiding Nios V Processor Intel FPGA IP-software, Processor Intel FPGA IP-software, FPGA IP-software, IP-software, Software |
 |
Intel Nios V-processor Intel FPGA IP [pdf] Gebruikershandleiding Nios V-processor Intel FPGA IP, processor Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
