intel UG-20093 ModelSim Phiên bản FPGA Mô phỏng
ModelSim* – Khởi động nhanh mô phỏng phiên bản Intel® FPGA Phiên bản Intel® Quartus® Prime Pro
Tài liệu này trình bày cách mô phỏng thiết kế Intel® Quartus® Prime Pro Edition trong ModelSim* – trình mô phỏng Intel FPGA Edition. Mô phỏng thiết kế xác minh thiết kế của bạn trước khi lập trình thiết bị. Phần mềm Intel Quartus Prime tạo mô phỏng files cho các trình mô phỏng EDA được hỗ trợ trong quá trình biên dịch thiết kế.
Hình 1. ModelSim – Phiên bản Intel FPGA
Mô phỏng thiết kế liên quan đến việc tạo mô phỏng files, biên dịch các mô hình mô phỏng, chạy mô phỏng và viewkết quả. Các bước sau đây mô tả quy trình này:
- Mở Example Thiết kế ở trang 4
- Chỉ định Cài đặt Công cụ EDA trên trang 4
- Tạo Mẫu Tập lệnh Cài đặt Trình mô phỏng ở trang 5
- Sửa đổi Tập lệnh Cài đặt Trình mô phỏng ở trang 6
- Biên dịch và Mô phỏng Thiết kế ở trang 8
- View Dạng sóng tín hiệu ở trang 9
- Thêm Tín hiệu vào Mô phỏng ở trang 11
- Chạy lại Mô phỏng ở trang 12
- Sửa đổi Simulation Testbench ở trang 12
Mở Example thiết kế
PLL_RAM cũampThiết kế tập tin bao gồm các lõi Intel FPGA IP để thể hiện quy trình mô phỏng cơ bản. Tải về người cũampthiết kế le files và mở dự án trong phần mềm Intel Quartus Prime.
Ghi chú: Bắt đầu nhanh này yêu cầu hiểu biết cơ bản về cú pháp ngôn ngữ mô tả phần cứng và quy trình thiết kế Intel Quartus Prime, như Chương trình đào tạo trực tuyến về nền tảng Intel Quartus Prime Pro Edition mô tả.
- Tải xuống và giải nén thiết kế cũ Quartus_Pro_PLL_RAM.zipamplà.
- Chạy phiên bản phần mềm Intel Quartus Prime Pro Edition 19.4 trở lên.
- Để mở người yêu cũampdự án thiết kế le, bấm vào File ➤ Mở Project, chọn project pll_ram.qpf file, sau đó nhấp vào OK.
Hình 2. Dự án pll_ram trong Phiên bản Intel Quartus Prime Pro
Chỉ định Cài đặt Công cụ EDA
Chỉ định cài đặt công cụ EDA để tạo mô phỏng files cho các trình mô phỏng được hỗ trợ.
- Trong phần mềm Intel Quartus Prime, nhấp vào Bài tập ➤ Cài đặt ➤ Cài đặt Công cụ EDA.
- Trong Mô phỏng, chọn ModelSim-Intel FPGA làm tên Công cụ. Giữ lại cài đặt mặc định cho Định dạng cho danh sách đầu ra và thư mục đầu ra.
Tạo Mẫu tập lệnh thiết lập trình mô phỏng
Kịch bản thiết lập trình mô phỏng giúp bạn mô phỏng các lõi IP trong thiết kế của mình. Thực hiện theo các bước sau để tạo mẫu tập lệnh thiết lập trình giả lập dành riêng cho nhà cung cấp cho các mô-đun IP trong ví dụample thiết kế. Sau đó, bạn có thể tùy chỉnh mẫu này cho các mục tiêu mô phỏng cụ thể của mình.
- Để biên dịch thiết kế, nhấp vào Xử lý ➤ Bắt đầu biên dịch. Cửa sổ Tin nhắn cho biết khi quá trình biên dịch hoàn tất.
- Nhấp vào Công cụ ➤ Tạo tập lệnh thiết lập trình mô phỏng cho IP. Giữ lại thư mục Đầu ra mặc định và Sử dụng các đường dẫn tương đối bất cứ khi nào có thể cài đặt cho tập lệnh thiết lập file. Mẫu tập lệnh thiết lập được tạo trong thư mục mà bạn chỉ định.
Hình 3. Hộp thoại Generate Simulator Setup Scripts IP
Sửa đổi tập lệnh thiết lập trình mô phỏng
Sửa đổi tập lệnh thiết lập giả lập đã tạo để kích hoạt các lệnh cụ thể mô phỏng các lõi IP trong dự án.
- Trong trình soạn thảo văn bản, hãy mở /PLL_RAM/mentor/msim_setup.tcl file.
- Tạo một văn bản mới file với tên mentor_example.do và lưu vào thư mục /PLL_RAM/mentor/.
- Trong msim_setup.tcl file, sao chép phần mã được đính kèm trong các nhận xét MẪU CẤP CAO NHẤT – BEGIN và TEMPLATE CẤP CAO – KẾT THÚC, sau đó dán mã này vào mentor_ex mớiample.do file.
- Trong người cố vấn_example.do file, hãy xóa các ký tự đơn pound (#) trước các dòng được đánh dấu sau để bật các lệnh biên dịch:
Hình 4. Các lệnh mô phỏng được tô sáng không ghi chú trong tập lệnh
- Thay thế các dòng sau trong mentor_exampkịch bản le.do:
Bảng 1. Chỉ định Giá trị trong mentor_examptập lệnh le.do
| Thay dòng này | Với dòng này |
| đặt QSYS_SIMDIR | ../ |
| vlog files> |
vlog -vlog01compat -work làm việc ../PLL_RAM.v vlog -vlog01compat -work công việc ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work công việc ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work công việc ../ClockPLL/ClockPLL.v vlog -vlog01compat -work công việc ../RAMhub/RAMhub.v vlog -vlog01compat -work công việc ../testbench_1.v |
| đặt TOP_LEVEL_NAME | đặt TOP_LEVEL_NAME tb |
| chạy -a |
thêm sóng * view kết cấu view tín hiệu chạy -all |
- Lưu /PLL_RAM/mentor/mentor_example.do file. Hình dưới đây cho thấy mentor_example.do file sau khi sửa đổi hoàn tất:
Hình 5. Tập lệnh thiết lập mô phỏng IP cấp cao nhất đã hoàn thành
Biên dịch và mô phỏng thiết kế
Chạy mentor_ex cấp cao nhấtample.do trong phần mềm ModelSim – Intel FPGA Edition để biên dịch và mô phỏng thiết kế của bạn.
- Khởi chạy phần mềm ModelSim – Intel FPGA Edition. ModelSim – GUI phiên bản Intel FPGA tổ chức các yếu tố mô phỏng của bạn thành các cửa sổ và tab riêng biệt.
- Từ thư mục dự án PLL_RAM, mở testbench_1.v file. Tương tự, mở mentor/mentor_example.do file.
- Để hiển thị cửa sổ Transcript, bấm View ➤ Bảng điểm. Bạn có thể nhập lệnh cho ModelSim – Phiên bản Intel FPGA trực tiếp trong cửa sổ Transcript.
- Nhập lệnh sau vào cửa sổ Transcript rồi nhấn Enter: do mentor_example.do
Thiết kế biên dịch và mô phỏng, theo thông số kỹ thuật của bạn trong mentor_example.no script. Hình dưới đây minh họa ModelSim – trình giả lập Phiên bản Intel FPGA:
Hình 6. ModelSim – GUI phiên bản Intel FPGA
View Dạng sóng tín hiệu
Thực hiện theo các bước sau để view tín hiệu trong dạng sóng mô phỏng testbench_1.v:
- Nhấp vào cửa sổ Wave. Dạng sóng mô phỏng kết thúc ở 11030 ns, như testbench chỉ định. Cửa sổ Wave liệt kê các tín hiệu CLOCK, WE, OFFSET, RESET_N và RD_DATA.
Hình 7. ModelSim – Cửa sổ sóng phiên bản Intel FPGA
- ĐẾN view các tín hiệu trong thiết kế pll_ram.v cấp cao nhất, nhấp vào tab Sim. Cửa sổ Sim đồng bộ hóa với cửa sổ Đối tượng.
Hình 8. ModelSim – Phiên bản Intel FPGA Sim và các đối tượng Windows
- ĐẾN view tín hiệu mô-đun cấp cao nhất, hãy mở rộng thư mục tb trong tab Đối tượng. Tương tự, mở rộng thư mục Test1. Cửa sổ Đối tượng hiển thị các tín hiệu UP_module, DOWN_module, PLL_module và RAM_module.
- Trong cửa sổ Sim, nhấp vào một mô-đun trong Test1 để hiển thị các tín hiệu của mô-đun trong cửa sổ Đối tượng.
- View thư viện mô phỏng files trong cửa sổ Thư viện.
Hình 9. ModelSim – Cửa sổ thư viện phiên bản Intel FPGA
Thêm Tín hiệu vào Mô phỏng
Các tín hiệu CLOCK, WE, OFFSET, RESET_N và RD_DATA tự động xuất hiện trong cửa sổ Wave vì thiết kế cấp cao nhất xác định các I/O này. Ngoài ra, bạn có thể tùy chọn thêm các tín hiệu bên trong để mô phỏng.
- Trong cửa sổ Đối tượng, tìm các mô-đun UP_module, DOWN_module, PLL_module và RAM_module.
- Trong cửa sổ Đối tượng, chọn RAM_module. Đầu vào và đầu ra của mô-đun là
- trưng bày.
Hình 10. Thêm tín hiệu vào cửa sổ Wave
- Để thêm các tín hiệu bên trong giữa bộ đếm xuống và mô-đun RAM cổng kép, bấm chuột phải vào rdaddress rồi bấm vào Thêm sóng.
- Để thêm các tín hiệu bên trong giữa bộ đếm lên và mô-đun RAM cổng kép, bấm chuột phải vào địa chỉ và sau đó bấm vào Thêm sóng. Ngoài ra, bạn có thể kéo và thả các tín hiệu này từ cửa sổ Đối tượng sang cửa sổ Sóng.
- Để tạo dạng sóng cho các tín hiệu mới mà bạn thêm vào, hãy nhấp vào Mô phỏng ➤ Chạy ➤ Tiếp tục.
Chạy lại mô phỏng
Bạn phải chạy lại mô phỏng nếu bạn thay đổi thiết lập mô phỏng, chẳng hạn như thêm tín hiệu vào cửa sổ Wave hoặc sửa đổi testbench_1.v file. Làm theo các bước sau để chạy lại mô phỏng:
- Trong trình giả lập ModelSim – Phiên bản Intel FPGA, nhấp vào Mô phỏng ➤ Khởi động lại. Giữ nguyên các tùy chọn mặc định và nhấn OK. Các tùy chọn này xóa dạng sóng và khởi động lại thời gian mô phỏng, đồng thời giữ lại các tín hiệu và cài đặt cần thiết.
Ghi chú: Ngoài ra, bạn có thể chạy lại /PLL_RAM/mentor/mentor_example.do để chạy lại mô phỏng tại dòng lệnh. - Nhấp vào Mô phỏng ➤ Chạy ➤ Chạy -all. testbench_1.v file mô phỏng theo thông số kỹ thuật của testbench. Để tiếp tục mô phỏng, nhấp vào Mô phỏng ➤ Chạy ➤ Tiếp tục. Lệnh này tiếp tục mô phỏng cho đến khi bạn nhấp vào nút Dừng.
Sửa đổi Testbench mô phỏng
testbench_1.v cũample testbench chỉ kiểm tra một tập hợp các điều kiện và trường hợp kiểm tra cụ thể. Bạn có thể chỉnh sửa testbench_1.v theo cách thủ công file trong ModelSim – trình giả lập Phiên bản Intel FPGA để kiểm tra các trường hợp và điều kiện khác:
- Mở testbench_1.v file trong ModelSim – trình giả lập Phiên bản Intel FPGA.
- Nhấp chuột phải vào testbench_1.v file để xác nhận rằng file không được đặt thành Chỉ đọc.
- Nhập và lưu bất kỳ tham số testbench bổ sung nào trong testbench_1.v file.
- Để tạo dạng sóng cho testbench mà bạn sửa đổi, hãy nhấp vào Mô phỏng ➤ Khởi động lại.
- Nhấp vào Mô phỏng ➤ Chạy ➤ Chạy -all.
ModelSim – Lịch sử sửa đổi bắt đầu nhanh mô phỏng phiên bản Intel FPGA
| Phiên bản tài liệu | Phiên bản Intel Quartus Prime | Thay đổi |
| 2019.12.30 | 19.4 | • Cập nhật các bước và ảnh chụp màn hình cho Intel Quartus Prime Pro Edition phiên bản 19.4.
• Cập nhật thiết kế cũample file liên kết và nội dung. |
| 2018.09.25 | 18.0 | Sửa lỗi cú pháp trong mentor_examptập lệnh le.do. |
| 2018.05.07 | 18.0 | Đã xóa bước không cần thiết khỏi Chạy Mô phỏng tại Dòng lệnh
thủ tục. |
| 2017.07.15 | 17.1 | Phiên bản phát hành đầu tiên. |
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu khác của Intel là thương hiệu của Tập đoàn Intel hoặc các công ty con của Tập đoàn. Intel đảm bảo hiệu suất của các sản phẩm FPGA và chất bán dẫn của mình theo các thông số kỹ thuật hiện hành theo bảo hành tiêu chuẩn của Intel, nhưng bảo lưu quyền thay đổi bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc trách nhiệm pháp lý phát sinh từ ứng dụng hoặc việc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật thiết bị trước khi dựa vào bất kỳ thông tin được công bố nào và trước khi đặt hàng sản phẩm hoặc dịch vụ.
- Những tên và thương hiệu khác có thể được coi là tài sản của người khác.
Tài liệu / Tài nguyên
 |
intel UG-20093 ModelSim Phiên bản FPGA Mô phỏng [tập tin pdf] Hướng dẫn sử dụng Mô phỏng phiên bản FPGA UG-20093 ModelSim, UG-20093, Mô phỏng phiên bản ModelSim FPGA, Mô phỏng phiên bản FPGA, Mô phỏng phiên bản |
