Uigaji wa Toleo la Intel UG-20093 ModelSim FPGA

ModelSim* – Uigaji wa Toleo la Intel® FPGA Anza Haraka Intel® Quartus® Prime Pro Edition

Hati hii inaonyesha jinsi ya kuiga muundo wa Intel® Quartus® Prime Pro Edition katika ModelSim* - kiigaji cha Toleo la Intel FPGA. Uigaji wa muundo huthibitisha muundo wako kabla ya kutayarisha kifaa. Programu ya Intel Quartus Prime inazalisha simulizi files kwa viigaji vya EDA vinavyotumika wakati wa uundaji wa muundo.
Kielelezo 1. ModelSim - Toleo la Intel FPGA

Uigaji wa muundo unahusisha kutoa uigaji files, kuandaa mifano ya uigaji, kuendesha simulation, na viewkwa matokeo. Hatua zifuatazo zinaelezea mtiririko huu:

1. Fungua Example Design kwenye ukurasa wa 4
2. Bainisha Mipangilio ya Zana ya EDA kwenye ukurasa wa 4
3. Tengeneza Kiolezo cha Hati ya Kuweka Kiiga kwenye ukurasa wa 5
4. Rekebisha Hati ya Kuweka Kiigaji kwenye ukurasa wa 6
5. Kusanya na Uige Ubunifu kwenye ukurasa wa 8
6. View Mawimbi ya Mawimbi kwenye ukurasa wa 9
7. Ongeza Ishara kwa Uigaji kwenye ukurasa wa 11
8. Rudia Uigaji kwenye ukurasa wa 12
9. Rekebisha Simulation Testbench kwenye ukurasa wa 12

Fungua Exampna Ubunifu

PLL_RAM ya zamaniampmuundo wa le unajumuisha viini vya IP vya Intel FPGA ili kuonyesha mtiririko wa msingi wa uigaji. Pakua exampna kubuni files na ufungue mradi huo katika programu ya Intel Quartus Prime.
Kumbuka: Kuanza kwa Haraka huku kunahitaji ufahamu wa kimsingi wa sintaksia ya lugha ya maelezo ya maunzi na mtiririko wa muundo wa Intel Quartus Prime, kama Intel Quartus Prime Pro Edition Foundation Foundation inavyofafanua.

1. Pakua na ufungue muundo wa zip wa Quartus_Pro_PLL_RAM. example.
2. Zindua toleo la programu ya Intel Quartus Prime Pro Edition 19.4 au matoleo mapya zaidi.
3. Ili kufungua exampna mradi wa kubuni, bonyeza File ➤ Fungua Mradi, chagua mradi wa pll_ram.qpf file, na kisha ubofye Sawa.

Kielelezo 2. Mradi wa pll_ram katika Toleo la Intel Quartus Prime Pro

Bainisha Mipangilio ya Zana ya EDA

Bainisha mipangilio ya zana ya EDA ili kuzalisha simulizi files kwa viigaji vinavyoungwa mkono.

1. Katika programu ya Intel Quartus Prime, bofya Kazi ➤ Mipangilio ➤ Mipangilio ya Zana ya EDA.
2. Chini ya Uigaji, chagua ModelSim-Intel FPGA kama jina la Zana. Hifadhi mipangilio chaguo-msingi ya Umbizo la orodha ya pato na saraka ya Pato.

Tengeneza Kiolezo cha Hati ya Kuweka Kiigaji

Hati za usanidi wa kiigaji hukusaidia kuiga misimbo ya IP katika muundo wako. Fuata hatua hizi ili kutoa kiolezo cha hati ya kiigaji maalum cha muuzaji kwa moduli za IP katika zamani.ampna kubuni. Kisha unaweza kubinafsisha kiolezo hiki kwa malengo yako mahususi ya uigaji.

1. Ili kukusanya muundo, bofya Uchakataji ➤ Anza Ukusanyaji. Dirisha la Messages linaonyesha wakati utungaji umekamilika.
2. Bofya Zana ➤ Tengeneza Hati ya Kuweka Kiigaji kwa IP. Hifadhi saraka chaguo-msingi ya Pato na Tumia njia zinazohusiana kila inapowezekana kuweka hati ya usanidi file. Kiolezo cha hati ya usanidi huzalisha kwenye saraka unayobainisha.

Kielelezo 3. Tengeneza Sanduku la Maongezi ya IP ya Hati za Kuweka Hati za Kiiga

Rekebisha Hati ya Kuweka Kiigaji

Rekebisha hati ya usanidi ya kiigaji kilichoundwa ili kuwezesha amri mahususi zinazoiga misimbo ya IP kwenye mradi.

1. Katika kihariri cha maandishi, fungua /PLL_RAM/mentor/msim_setup.tcl file.
2. Unda maandishi mapya file kwa jina mentor_example.do na uihifadhi kwenye saraka /PLL_RAM/mentor/.
3. Katika msim_setup.tcl file, nakili sehemu ya msimbo iliyoambatanishwa ndani ya TOP-LEVEL TEMPLATE - BEGIN na TOP-LEVEL TEMPLATE - END maoni, na kisha ubandike msimbo huu kwenye mentor_ex mpya.ampkufanya file.
4. Katika mshauri_exampkufanya file, futa pauni moja (#) herufi zinazotangulia mistari ifuatayo iliyoangaziwa ili kuwezesha amri za ujumuishaji:

Kielelezo cha 4. Amri Zilizoangaziwa za Uigaji kwenye Hati

1. Badilisha mistari ifuatayo kwenye mentor_examphati ya le.do:

Jedwali 1. Bainisha Maadili katika mshauri_exampHati ya le.do

Badilisha Mstari huu	Na Mstari huu
weka QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -fanya kazi ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
weka TOP_LEVEL_NAME	weka TOP_LEVEL_NAME tb
kukimbia -a	ongeza wimbi * view muundo view ishara kukimbia -wote

1. Hifadhi /PLL_RAM/mentor/mentor_exampkufanya file. Kielelezo kifuatacho kinaonyesha mshauri_exampkufanya file baada ya marekebisho kukamilika:

Mchoro 5. Hati Iliyokamilika ya Uwekaji wa Uigaji wa IP ya Ngazi ya Juu

Kusanya na Kuiga Usanifu

Endesha mshauri_ex wa kiwango cha juuamphati ya le.do katika programu ya Toleo la ModelSim - Intel FPGA ili kukusanya na kuiga muundo wako.

1. Zindua programu ya Toleo la ModelSim - Intel FPGA. GUI ya Toleo la ModelSim - Intel FPGA hupanga vipengele vya uigaji wako katika madirisha na vichupo tofauti.
2. Kutoka kwa saraka ya mradi wa PLL_RAM, fungua testbench_1.v file. Vile vile, fungua mshauri/mentor_exampkufanya file.
3. Ili kuonyesha dirisha la Nakala, bofya View ➤ Nakala. Unaweza kuingiza amri za ModelSim - Toleo la Intel FPGA moja kwa moja kwenye dirisha la Nakala.
4. Andika amri ifuatayo kwenye dirisha la Nakala kisha ubonyeze Enter: do mentor_exampkufanya

Muundo huu unajumuisha na kuiga, kulingana na maelezo yako katika mentor_examphakuna hati. Kielelezo kifuatacho kinaonyesha kielelezo cha ModelSim - Intel FPGA Edition:

Kielelezo 6. ModelSim - Intel FPGA Toleo la GUI

View Mawimbi ya Mawimbi

Fuata hatua hizi ili view ishara katika muundo wa mawimbi ya testbench_1.v:

1. Bonyeza dirisha la Wimbi. Muundo wa wimbi la kuiga huisha kwa 11030 ns, kama testbench inavyobainisha. Dirisha la Wimbi huorodhesha ishara za CLOCK, WE, OFFSET, RESET_N na RD_DATA.

Kielelezo 7. ModelSim - Dirisha la Wimbi la Toleo la Intel FPGA

1. Kwa view ishara katika muundo wa kiwango cha juu pll_ram.v, bofya kichupo cha Sim. Dirisha la Sim linasawazisha na dirisha la Vitu.

Kielelezo 8. ModelSim - Toleo la Intel FPGA Sim na Vitu vya Windows

1. Kwa view ishara za moduli za kiwango cha juu, panua folda ya tb kwenye kichupo cha Vitu. Vile vile, panua folda ya Test1. Dirisha la Objects linaonyesha UP_moduli, DOWN_module, PLL_module, na mawimbi ya RAM_moduli.
2. Katika dirisha la Sim, bofya moduli iliyo chini ya Test1 ili kuonyesha ishara za moduli kwenye dirisha la Vitu.
3. View maktaba ya simulizi files kwenye dirisha la Maktaba.

Kielelezo 9. ModelSim - Dirisha la Maktaba ya Toleo la Intel FPGA

Ongeza Ishara kwenye Uigaji

Ishara za CLOCK, WE, OFFSET, RESET_N, na RD_DATA huonekana kiotomatiki kwenye dirisha la Wimbi kwa sababu muundo wa kiwango cha juu hufafanua hizi I/O. Kwa kuongeza, unaweza kuongeza kwa hiari ishara za ndani kwenye simulation.

1. Katika dirisha la Objects, tafuta UP_module, DOWN_module, PLL_module, na RAM_moduli.
2. Katika dirisha la Vitu, chagua RAM_module. Ingizo na matokeo ya moduli ni
3. kuonyesha.

Kielelezo 10. Ongeza Ishara kwa Dirisha la Wimbi

1. Ili kuongeza mawimbi ya ndani kati ya moduli ya RAM ya chini-kaunta na bandari mbili, bofya kulia rdaddress kisha ubofye Ongeza Wimbi.
2. Ili kuongeza mawimbi ya ndani kati ya moduli ya RAM ya juu-kaunta na ya bandari mbili, bofya karata ya kulia na kisha ubofye Ongeza Wimbi. Vinginevyo, unaweza kuburuta na kuacha ishara hizi kutoka kwa dirisha la Vitu hadi dirisha la Wimbi.
3. Ili kutengeneza muundo wa mawimbi kwa ishara mpya unazoongeza, bofya Iga ➤ Endesha ➤ Endelea.

Rudia Uigaji

Ni lazima utekeleze uigaji upya ikiwa utafanya mabadiliko kwenye usanidi wa uigaji, kama vile kuongeza mawimbi kwenye dirisha la Wimbi, au kurekebisha testbench_1.v file. Fuata hatua hizi ili kutekeleza uigaji tena:

1. Katika kiigaji cha Toleo la ModelSim – Intel FPGA, bofya Iga ➤ Anzisha Upya. Hifadhi chaguo-msingi na ubofye Sawa. Chaguzi hizi hufuta fomu za wimbi na kuanzisha upya wakati wa kuiga, huku zikihifadhi ishara na mipangilio muhimu.
   Kumbuka: Vinginevyo, unaweza kuendesha tena /PLL_RAM/mentor/mentor_examphati ya le.do ili kuendesha tena simulizi kwenye safu ya amri.
2. Bofya Simulate ➤ Run ➤ Run -yote. The testbench_1.v file huiga kulingana na vipimo vya testbench. Ili kuendelea na uigaji, bofya Iga ➤ Endesha ➤ Endelea. Amri hii inaendelea kuiga hadi ubofye kitufe cha Acha.

Rekebisha Simulation Testbench

The testbench_1.v example testbench hujaribu tu seti maalum ya masharti na kesi za mtihani. Unaweza kuhariri mwenyewe testbench_1.v file katika ModelSim - kielelezo cha Toleo la Intel FPGA ili kujaribu kesi na masharti mengine:

1. Fungua testbench_1.v file katika ModelSim - kiigaji cha Toleo la Intel FPGA.
2. Bofya kulia kwenye testbench_1.v file ili kuthibitisha kuwa file haijawekwa kuwa Kusoma Pekee.
3. Ingiza na uhifadhi vigezo vyovyote vya ziada vya testbench katika testbench_1.v file.
4. Ili kuunda muundo wa mawimbi kwa benchi ya majaribio unayorekebisha, bofya Iga ➤ Anzisha Upya.
5. Bofya Simulate ➤ Run ➤ Run -yote.

ModelSim - Historia ya Marekebisho ya Kuanza kwa Haraka ya Toleo la Intel FPGA

Toleo la Hati	Toleo kuu la Intel Quartus	Mabadiliko
2019.12.30	19.4	• Hatua na picha za skrini zilizosasishwa za Toleo la 19.4 la Intel Quartus Prime Pro. • Muundo uliosasishwa kwa mfanoample file kiungo na maudhui.
2018.09.25	18.0	Hitilafu za sintaksia zilizosahihishwa katika mentor_exampHati ya le.do.
2018.05.07	18.0	Imeondolewa hatua isiyo ya lazima kutoka Endesha Simulation kwenye Mstari wa Amri utaratibu.
2017.07.15	17.1	Kutolewa kwa awali.

Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, na alama zingine za Intel ni chapa za biashara za Intel Corporation au kampuni zake tanzu. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma.

• Majina na chapa zingine zinaweza kudaiwa kama mali ya wengine.

Nyaraka / Rasilimali

Uigaji wa Toleo la Intel UG-20093 ModelSim FPGA [pdf] Mwongozo wa Mtumiaji Uigaji wa Toleo la UG-20093 ModelSim FPGA, UG-20093, Uigaji Toleo la ModelSim FPGA, Uigaji Toleo la FPGA, Uigaji Toleo

Marejeleo

• Mwongozo wa Mtumiaji