intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – סימולציית Intel® FPGA Edition התחלה מהירה של Intel® Quartus® Prime Pro Edition

מסמך זה מדגים כיצד לדמות עיצוב Intel® Quartus® Prime Pro Edition בסימולטור ModelSim* – Intel FPGA Edition. הדמיית עיצוב מאמתת את העיצוב שלך לפני תכנות המכשיר. תוכנת Intel Quartus Prime מייצרת סימולציה files עבור סימולטורים נתמכים של EDA במהלך הידור עיצוב.
איור 1. ModelSim - מהדורת Intel FPGA

הדמיית עיצוב כוללת יצירת סימולציה files, הידור מודלים של סימולציה, הפעלת הסימולציה, ו viewבתוצאות. השלבים הבאים מתארים זרימה זו:

1. פתח את האקסample Design בעמוד 4
2. ציין את הגדרות כלי EDA בעמוד 4
3. צור תבנית סקריפט להגדרת סימולטור בעמוד 5
4. שנה את סקריפט הגדרת הסימולטור בעמוד 6
5. הידור והדמיה של העיצוב בעמוד 8
6. View צורות גל אות בעמוד 9
7. הוסף אותות לסימולציה בעמוד 11
8. הפעל מחדש סימולציה בעמוד 12
9. שנה את ספסל המבחן של הסימולציה בעמוד 12

פתח את האקסample Design

הדוגמה של PLL_RAMampהעיצוב כולל ליבות Intel FPGA IP כדי להדגים את זרימת הסימולציה הבסיסית. הורד את האקסampלעיצוב files ופתח את הפרויקט בתוכנת Intel Quartus Prime.
פֶּתֶק: התחלה מהירה זו דורשת הבנה בסיסית של תחביר שפת תיאור החומרה וזרימת העיצוב של Intel Quartus Prime, כפי שמתארת ​​ההדרכה המקוונת של Intel Quartus Prime Pro Edition Foundation.

1. הורד ופתח את העיצוב Quartus_Pro_PLL_RAM.zip לדוגמהample.
2. הפעל את תוכנת Intel Quartus Prime Pro Edition גרסה 19.4 ואילך.
3. כדי לפתוח את האקסampלפרויקט העיצוב, לחץ File ➤ פתח את הפרויקט, בחר בפרויקט pll_ram.qpf file, ולאחר מכן לחץ על אישור.

איור 2. פרויקט pll_ram במהדורת Intel Quartus Prime Pro

ציין הגדרות כלי EDA

ציין הגדרות של כלי EDA ליצירת סימולציה files עבור סימולטורים נתמכים.

1. בתוכנת Intel Quartus Prime, לחץ על Assignments ➤ Settings ➤ EDA Tool Settings.
2. תחת סימולציה, בחר ModelSim-Intel FPGA כשם ​​הכלי. שמור על הגדרות ברירת המחדל עבור Format for output netlist וספריית פלט.

צור תבנית סקריפט להגדרת סימולטור

סקריפטים להגדרת סימולטור עוזרים לך לדמות את ליבות ה-IP בעיצוב שלך. בצע את השלבים הבאים כדי ליצור את תבנית הסקריפט להגדרת סימולטור הספציפית לספק עבור מודולי ה-IP ב-exampלעיצוב. לאחר מכן תוכל להתאים אישית את התבנית הזו למטרות הסימולציה הספציפיות שלך.

1. כדי להרכיב את העיצוב, לחץ על עיבוד ➤ התחל קומפילציה. חלון ההודעות מציין מתי ההידור הושלם.
2. לחץ על כלים ➤ צור סקריפט הגדרת סימולטור עבור IP. שמור על ספריית הפלט המוגדרת כברירת מחדל והגדרות השתמש בנתיבים יחסיים בכל פעם שניתן עבור סקריפט ההתקנה file. תבנית סקריפט ההתקנה נוצרת בספרייה שתציין.

איור 3. צור סקריפטים להגדרת סימולטור תיבת דו-שיח IP

שנה את סקריפט הגדרת הסימולטור

שנה את סקריפט הגדרת הסימולטור שנוצר כדי לאפשר פקודות ספציפיות המדמות את ליבות ה-IP בפרויקט.

1. בעורך טקסט, פתח את הקובץ /PLL_RAM/mentor/msim_setup.tcl file.
2. צור טקסט חדש file עם השם mentor_example.do ושמור אותו בספריה /PLL_RAM/mentor/.
3. בקובץ msim_setup.tcl file, העתק את קטע הקוד המצורף בתוך ההערות TOP-LEVEL TEMPLATE – BEGIN ו-TOP-LEVEL TEMPLATE – END, ולאחר מכן הדבק את הקוד הזה ב- mentor_ex החדשample.do file.
4. במנטור_אקסample.do file, מחק את התווים של פאונד בודד (#) לפני השורות המודגשות הבאות כדי לאפשר פקודות הידור:

איור 4. פקודות סימולציה מודגשות ללא הערות בסקריפט

1. החלף את השורות הבאות ב-mentor_exampסקריפט le.do:

טבלה 1. ציין ערכים ב- mentor_exampסקריפט le.do

החלף את הקו הזה	עם הקו הזה
הגדר QSYS_SIMDIR	../
ולוג files>	vlog -vlog01compat -עבודה עבודה ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -עבודה עבודה ../RAMhub/RAMhub.v vlog -vlog01compat -עבודה עבודה ../testbench_1.v
הגדר את TOP_LEVEL_NAME	הגדר את TOP_LEVEL_NAME tb
לרוץ -א	הוסף גל* view מִבְנֶה view אותות פועלים -הכל

1. שמור את /PLL_RAM/mentor/mentor_example.do file. האיור הבא מציג את המנטור_example.do file לאחר השלמת התיקונים:

איור 5. סקריפט התקנת הדמיית IP ברמה העליונה הושלם

הידור והדמיה של העיצוב

הפעל את המנטור_ex ברמה העליונהampסקריפט le.do בתוכנת ModelSim – Intel FPGA Edition כדי להדר ולדמות את העיצוב שלך.

1. הפעל את תוכנת ModelSim – Intel FPGA Edition. ה-ModelSim – Intel FPGA Edition GUI מארגן את מרכיבי הסימולציה שלך בחלונות וכרטיסיות נפרדות.
2. מתוך ספריית הפרויקט PLL_RAM, פתח את testbench_1.v file. באופן דומה, פתח את המנטור/מנטור_example.do file.
3. כדי להציג את חלון התמלול, לחץ View ➤ תמלול. אתה יכול להזין פקודות עבור ModelSim - Intel FPGA Edition ישירות בחלון תמלול.
4. הקלד את הפקודה הבאה בחלון תמלול ולאחר מכן הקש Enter: do mentor_example.do

העיצוב אוסף ומדמה, לפי המפרט שלך ב- mentor_exampסקריפט le.no. האיור הבא מציג את סימולטור ModelSim - Intel FPGA Edition:

איור 6. ModelSim – Intel FPGA Edition GUI

View צורות גל אות

בצע את השלבים הבאים כדי view אותות בצורת גל הדמיית testbench_1.v:

1. לחץ על חלון Wave. צורת הגל של הסימולציה מסתיימת ב-11030 ns, כפי שמציין ספסל הבדיקה. חלון הגל מפרט את האותות CLOCK, WE, OFFSET, RESET_N ו-RD_DATA.

איור 7. ModelSim - חלון Wave Edition של Intel FPGA

1. אֶל view האותות בעיצוב pll_ram.v ברמה העליונה, לחץ על הכרטיסייה Sim. חלון ה-Sim מסתנכרן עם חלון האובייקטים.

איור 8. ModelSim - Intel FPGA Edition Sim ו- Objects Windows

1. אֶל view את אותות המודול ברמה העליונה, הרחב את תיקיית tb בלשונית אובייקטים. באופן דומה, הרחב את התיקיה Test1. חלון האובייקטים מציג את האותות UP_module, DOWN_module, PLL_module ו-RAM_module.
2. בחלון ה-Sim, לחץ על מודול תחת Test1 כדי להציג את האותות של המודול בחלון האובייקטים.
3. View ספריית הסימולציה files בחלון הספרייה.

איור 9. ModelSim - חלון ספריית מהדורת Intel FPGA

הוסף אותות לסימולציה

האותות CLOCK, WE, OFFSET, RESET_N ו-RD_DATA מופיעים אוטומטית בחלון Wave מכיוון שהעיצוב ברמה העליונה מגדיר את ה-I/O הללו. בנוסף, ניתן להוסיף אותות פנימיים לסימולציה באופן אופציונלי.

1. בחלון האובייקטים, אתר את המודולים UP_module, DOWN_module, PLL_module ו-RAM_module.
2. בחלון האובייקטים, בחר RAM_module. הכניסות והיציאות של המודול הן
3. לְהַצִיג.

איור 10. הוסף אותות לחלון גל

1. כדי להוסיף את האותות הפנימיים בין מודול ה-Down-Counter ומודול RAM עם יציאות כפולות, לחץ לחיצה ימנית על rdaddress ולאחר מכן לחץ על Add Wave.
2. כדי להוסיף את האותות הפנימיים בין מודול ה-RAM המונה למעלה ומודול יציאות כפולות, לחץ לחיצה ימנית על wraddress ולאחר מכן לחץ על הוסף Wave. לחלופין, ניתן לגרור ולשחרר את האותות הללו מחלון האובייקטים לחלון ה-Wave.
3. כדי ליצור את צורות הגל עבור האותות החדשים שתוסיף, לחץ על סימולציה ➤ הפעלה ➤ המשך.

הפעל מחדש סימולציה

עליך להפעיל מחדש את הסימולציה אם תבצע שינויים בהגדרת הסימולציה, כגון הוספת אותות לחלון ה-Wave, או שינוי ה-testbench_1.v file. בצע את השלבים הבאים כדי להפעיל מחדש סימולציה:

1. בסימולטור ModelSim – Intel FPGA Edition, לחץ על סימולציה ➤ הפעל מחדש. שמור על אפשרויות ברירת המחדל ולחץ על אישור. אפשרויות אלה מנקות את צורות הגל ומפעילות מחדש את זמן הסימולציה, תוך שמירה על האותות וההגדרות הדרושים.
   פֶּתֶק: לחלופין, אתה יכול להפעיל מחדש את /PLL_RAM/mentor/mentor_exampסקריפט le.do כדי להפעיל מחדש סימולציה בשורת הפקודה.
2. לחץ על סימולציה ➤ הפעלה ➤ הפעלה - הכל. שולחן הבדיקה_1.v file מדמה לפי מפרטי ספסל הבדיקה. כדי להמשיך בסימולציה, לחץ על סימולציה ➤ הפעלה ➤ המשך. פקודה זו ממשיכה את הסימולציה עד שתלחץ על כפתור עצור.

שנה את ספסל המבחן של הסימולציה

ה-testbench_1.v example testbench בודק רק סט ספציפי של תנאים ומקרי בדיקה. אתה יכול לערוך באופן ידני את testbench_1.v file בסימולטור ModelSim - Intel FPGA Edition לבדיקת מקרים ותנאים אחרים:

1. פתח את testbench_1.v file בסימולטור ModelSim – Intel FPGA Edition.
2. לחץ לחיצה ימנית ב-testbench_1.v file כדי לאשר כי file אינו מוגדר לקריאה בלבד.
3. הזן ושמור כל פרמטרים נוספים של testbench ב-testbench_1.v file.
4. כדי ליצור את צורות הגל עבור ספסל בדיקה שאתה משנה, לחץ על סימולציה ➤ הפעל מחדש.
5. לחץ על סימולציה ➤ הפעלה ➤ הפעלה - הכל.

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

גרסת מסמך	גרסת Intel Quartus Prime	שינויים
2019.12.30	19.4	• שלבים וצילומי מסך מעודכנים עבור Intel Quartus Prime Pro Edition גרסה 19.4. • עיצוב מעודכן למשלample file קישור ותוכן.
2018.09.25	18.0	תיקנו שגיאות תחביר ב- mentor_exampסקריפט le.do.
2018.05.07	18.0	הוסר שלב מיותר מ הפעל סימולציה בשורת הפקודה נוֹהָל.
2017.07.15	17.1	שחרור ראשוני.

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים.

• ניתן לתבוע שמות ומותגים אחרים כרכושם של אחרים.

מסמכים / משאבים

intel UG-20093 ModelSim FPGA Edition Simulation [pdfמדריך למשתמש UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

הפניות

• מדריך למשתמש