intel UG-20093 ModelSim FPGA Edition Симулација

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Овој документ покажува како да се симулира дизајн на Intel® Quartus® Prime Pro Edition во симулаторот ModelSim* – Intel FPGA Edition. Симулацијата на дизајнот го потврдува вашиот дизајн пред програмирањето на уредот. Софтверот Intel Quartus Prime генерира симулација files за поддржани симулатори на EDA за време на компилацијата на дизајнот.
Слика 1. ModelSim – Intel FPGA Edition

Дизајн симулација вклучува генерирање симулација files, составување модели за симулација, извршување на симулацијата и viewсо резултатите. Следниве чекори го опишуваат овој тек:

1. Отворете го Example Дизајн на страница 4
2. Наведете ги поставките за алатката EDA на страница 4
3. Создадете шаблон за скрипта за поставување симулатор на страница 5
4. Изменете ја скриптата за поставување симулатор на страница 6
5. Компилирајте и симулирајте го дизајнот на страница 8
6. View Сигнални бранови форми на страница 9
7. Додадете сигнали во симулацијата на страница 11
8. Повторете ја симулацијата на страница 12
9. Изменете го тестбенч за симулација на страница 12

Отворете го Exampле Дизајн

PLL_RAM прampДизајнот вклучува Intel FPGA IP јадра за да се демонстрира основниот тек на симулацијата. Преземете го ексampдизајн files и отворете го проектот во софтверот Intel Quartus Prime.
Забелешка: Овој брз почеток бара основно разбирање на синтаксата на јазикот за опис на хардверот и протокот на дизајн на Intel Quartus Prime, како што опишува онлајн обуката на фондацијата Intel Quartus Prime Pro Edition.

1. Преземете и отпакувајте го дизајнот Quartus_Pro_PLL_RAM.zip прampле.
2. Стартувајте го софтверот Intel Quartus Prime Pro Edition верзија 19.4 или понова.
3. Да се ​​отвори ексampле дизајн проект, кликнете File ➤ Отворете го проектот, изберете го проектот pll_ram.qpf file, а потоа кликнете OK.

Слика 2. Проект pll_ram во Intel Quartus Prime Pro Edition

Наведете ги поставките за алатката EDA

Наведете ги поставките за алатката EDA за да генерирате симулација files за поддржани симулатори.

1. Во софтверот Intel Quartus Prime, кликнете Assignments ➤ Settings ➤ EDA Tool Settings.
2. Под Симулација, изберете ModelSim-Intel FPGA како име на алатката. Задржете ги стандардните поставки за Формат за излезна мрежа и директориум за излез.

Генерирајте шаблон за скрипта за поставување симулатор

Скриптите за поставување на симулатор ви помагаат да ги симулирате IP-јадрата во вашиот дизајн. Следете ги овие чекори за да генерирате шаблон скрипта за поставување симулатор специфичен за продавачот за IP-модулите во ексampдизајн. Потоа можете да го прилагодите овој шаблон за вашите специфични цели за симулација.

1. За да го компајлирате дизајнот, кликнете на Обработка ➤ Започнете со компилација. Прозорецот Пораки покажува кога е завршена компилацијата.
2. Кликнете на Алатки ➤ Генерирајте скрипта за поставување симулатор за IP. Задржете го стандардниот директориум за излез и Користете релативни патеки секогаш кога е можно поставките за скриптата за поставување file. Шаблонот за скрипта за поставување генерира во директориумот што го наведовте.

Слика 3. Генерирање на скрипти за поставување на симулатор за IP дијалог

Изменете ја скриптата за поставување симулатор

Изменете ја генерираната скрипта за поставување симулатор за да овозможите специфични команди кои ги симулираат IP-јадрата во проектот.

1. Во текстуален уредувач, отворете го /PLL_RAM/mentor/msim_setup.tcl file.
2. Направете нов текст file со име mentor_example.do и зачувај го во директориумот /PLL_RAM/mentor/.
3. Во msim_setup.tcl file, копирајте го делот од кодот приложен во коментарите шаблон од ВРВ НИВО – ПОЧЕТОК и шаблон од врвно ниво – КРАЈ, а потоа залепете го овој код во новиот mentor_example.do file.
4. Во менторот_ексample.do file, избришете ги знаците од една фунта (#) кои претходат на следните означени линии за да ги овозможите командите за компилација:

Слика 4. Откачете ги означените наредби за симулација во скриптата

1. Заменете ги следните редови во mentor_exampскрипта le.do:

Табела 1. Наведете вредности во mentor_example.do Скрипта

Заменете ја оваа линија	Со оваа линија
поставете QSYS_SIMDIR	../
блог files>	vlog -vlog01compat -работа работа ../PLL_RAM.v vlog -vlog01compat -работа работа ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -работа работа ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -работа работа ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
постави TOP_LEVEL_NAME	постави TOP_LEVEL_NAME tb
трчај -а	додај бран * view структура view сигнали работи -сите

1. Зачувајте го /PLL_RAM/mentor/mentor_example.do file. На следната слика е прикажан mentor_example.do file по завршувањето на ревизиите:

Слика 5. Завршена скрипта за поставување IP симулација на највисоко ниво

Компилирајте и симулирајте го дизајнот

Стартувај го mentor_ex од највисоко нивоample.do скрипта во софтверот ModelSim – Intel FPGA Edition за компајлирање и симулирање на вашиот дизајн.

1. Стартувајте го софтверот ModelSim – Intel FPGA Edition. GUI на ModelSim – Intel FPGA Edition ги организира елементите на вашата симулација во посебни прозорци и картички.
2. Од директориумот на проектот PLL_RAM, отворете го testbench_1.v file. Слично, отворете го менторот/ментор_ексample.do file.
3. За да се прикаже прозорецот Препис, кликнете View ➤ Препис. Можете да внесете команди за ModelSim – Intel FPGA Edition директно во прозорецот Transcript.
4. Внесете ја следнава команда во прозорецот Транскрипт и потоа притиснете Enter: do mentor_example.do

Дизајнот се компајлира и симулира, според вашите спецификации во mentor_exampле.нема скрипта. На следната слика е прикажан симулаторот ModelSim – Intel FPGA Edition:

Слика 6. ModelSim – Intel FPGA Edition GUI

View Сигнални бранови форми

Следете ги овие чекори за да view сигнали во симулациската бранова форма на testbench_1.v:

1. Кликнете на прозорецот Wave. Симулациската бранова форма завршува на 11030 ns, како што одредува тест-бенч. Прозорецот Wave ги наведува сигналите CLOCK, WE, OFFSET, RESET_N и RD_DATA.

Слика 7. ModelSim – Прозорец за бранови на Intel FPGA Edition

1. На view на сигналите во дизајнот pll_ram.v од највисоко ниво, кликнете на картичката Sim. Прозорецот SIM се синхронизира со прозорецот Објекти.

Слика 8. ModelSim – Intel FPGA Edition Sim и Objects Windows

1. На view сигнализира модулот од највисоко ниво, проширете ја папката tb во јазичето Објекти. Слично, проширете ја папката Test1. Прозорецот Objects ги прикажува сигналите UP_module, DOWN_module, PLL_module и RAM_module.
2. Во прозорецот Sim, кликнете на модул под Test1 за да се прикажат сигналите на модулот во прозорецот Objects.
3. View библиотеката за симулација files во прозорецот Библиотека.

Слика 9. Прозорец за библиотека на ModelSim – Intel FPGA Edition

Додадете сигнали на симулацијата

Сигналите CLOCK, WE, OFFSET, RESET_N и RD_DATA автоматски се појавуваат во прозорецот Wave бидејќи дизајнот на највисоко ниво ги дефинира овие I/O. Дополнително, можете опционално да додадете внатрешни сигнали на симулацијата.

1. Во прозорецот Objects, лоцирајте ги модулите UP_module, DOWN_module, PLL_module и RAM_module.
2. Во прозорецот Објекти, изберете RAM_module. Влезовите и излезите на модулот се
3. приказ.

Слика 10. Додадете сигнали во прозорецот со бранови

1. За да ги додадете внатрешните сигнали помеѓу модулот за RAM со шалтер и со двојна порта, кликнете со десното копче на адресата и потоа кликнете Додај бран.
2. За да ги додадете внатрешните сигнали помеѓу RAM-модулот со шалтер и со двојна порта, кликнете со десното копче на wraddress и потоа кликнете на Add Wave. Алтернативно, можете да ги повлечете и испуштите овие сигнали од прозорецот Објекти до прозорецот Wave.
3. За да ги генерирате брановите форми за новите сигнали што ги додавате, кликнете Симулирај ➤ Стартувај ➤ Продолжи.

Симулација за повторување

Мора повторно да ја извршите симулацијата ако направите промени во поставувањето на симулацијата, како што се додавање сигнали во прозорецот Wave или менување на testbench_1.v file. Следете ги овие чекори за да ја повторите симулацијата:

1. Во симулаторот ModelSim – Intel FPGA Edition, кликнете Simulate ➤ Restart. Задржете ги стандардните опции и кликнете OK. Овие опции ги чистат брановите форми и го рестартираат времето на симулација, додека ги задржуваат потребните сигнали и поставки.
   Забелешка: Алтернативно, можете повторно да ја стартувате /PLL_RAM/mentor/mentor_example.do скрипта за повторно да се изврши симулација во командната линија.
2. Кликнете Simulate ➤ Run ➤ Run -all. The testbench_1.v file симулира според спецификациите на тест-бенч. За да продолжите со симулацијата, кликнете Simulate ➤ Run ➤ Continue. Оваа команда ја продолжува симулацијата додека не кликнете на копчето Стоп.

Изменете го тестбенч за симулација

The testbench_1.v прample testbench тестира само специфичен сет на услови и тест случаи. Можете рачно да го уредите testbench_1.v file во симулаторот ModelSim – Intel FPGA Edition за тестирање други случаи и услови:

1. Отворете го testbench_1.v file во симулаторот ModelSim – Intel FPGA Edition.
2. Кликнете со десното копче на тестот_1.v file да се потврди дека file не е поставено на Само за читање.
3. Внесете и зачувајте ги сите дополнителни параметри на тест-бенч во тестбенч_1.v file.
4. За да ги генерирате брановите форми за тест-клупа што ја менувате, кликнете Симулирај ➤ Рестартирај.
5. Кликнете Simulate ➤ Run ➤ Run -all.

ModelSim – Историја на ревизии за брз почеток на симулација на Intel FPGA Edition

Верзија на документ	Интел Quartus Prime верзија	Промени
2019.12.30	19.4	• Ажурирани чекори и слики од екранот за верзијата 19.4 на Intel Quartus Prime Pro Edition. • Ажуриран дизајн прample file линк и содржина.
2018.09.25	18.0	Поправени синтаксички грешки во mentor_example.do Скрипта.
2018.05.07	18.0	Отстранет непотребниот чекор од Извршете симулација на командната линија постапка.
2017.07.15	17.1	Почетно ослободување.

Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира извршување на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Интел, но го задржува правото да прави промени на сите производи и услуги во секое време без најава. Интел не превзема никаква одговорност или одговорност што произлегува од апликацијата или употребата на какви било информации, производ или услуга опишани овде, освен како што е изрично договорено во писмена форма од страна на Intel. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги.

• Други имиња и брендови може да се бараат како сопственост на други.

Документи / ресурси

intel UG-20093 ModelSim FPGA Edition Симулација [pdf] Упатство за корисникот UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Референци

• Упатство за употреба