intel UG-20093 ModelSim FPGA Edition Simulazioa

ModelSim* - Intel® FPGA Edition Simulazioa abiarazte azkarra Intel® Quartus® Prime Pro Edition

Dokumentu honek Intel® Quartus® Prime Pro Edition diseinua nola simulatu erakusten du ModelSim* - Intel FPGA Edition simulagailuan. Diseinu-simulazioak zure diseinua egiaztatzen du gailua programatu aurretik. Intel Quartus Prime softwareak simulazioa sortzen du files onartzen diren EDA simulagailuetarako diseinua konpilatzean.
1. Irudia ModelSim – Intel FPGA Edizioa

Diseinu-simulazioak simulazioa sortzea dakar files, simulazio-ereduak osatuz, simulazioa exekutatu eta viewemaitzak ematea. Hurrengo urratsek fluxu hau deskribatzen dute:

1. Ireki Example Diseinua 4. orrialdean
2. Zehaztu EDA tresnaren ezarpenak 4. orrialdean
3. Sortu simulagailua konfiguratzeko script txantiloia 5. orrialdean
4. Aldatu simulagailua konfiguratzeko scripta 6. orrialdean
5. Konpilatu eta Simulatu Diseinua 8. orrialdean
6. View Seinalearen uhin-formak 9. orrialdean
7. Gehitu seinaleak simulazioari 11. orrialdean
8. Berriro exekutatu simulazioa 12. orrialdean
9. Aldatu Simulation Testbench 12. orrialdean

Ireki Example Diseinua

PLL_RAM adibidezampdiseinuak Intel FPGA IP nukleoak ditu oinarrizko simulazio-fluxua erakusteko. Deskargatu example diseinua files eta ireki proiektua Intel Quartus Prime softwarean.
Oharra: Hasiera azkar honek hardware deskribapen-lengoaiaren sintaxiaren eta Intel Quartus Prime diseinu-fluxuaren oinarrizko ulermena eskatzen du, Intel Quartus Prime Pro Edition Foundation Lineako Prestakuntzak deskribatzen duen moduan.

1. Deskargatu eta deskonprimitu Quartus_Pro_PLL_RAM.zip diseinua adibidezample.
2. Abiarazi Intel Quartus Prime Pro Edition softwarearen 19.4 bertsioa edo berriagoa.
3. Adibample design project, egin klik File ➤ Ireki Proiektua, hautatu pll_ram.qpf proiektua file, eta, ondoren, sakatu Ados.

2. irudia pll_ram proiektua Intel Quartus Prime Pro Edition-n

Zehaztu EDA tresnaren ezarpenak

Zehaztu EDA tresnaren ezarpenak simulazioa sortzeko files onartzen diren simulagailuetarako.

1. Intel Quartus Prime softwarean, sakatu Zereginak ➤ Ezarpenak ➤ EDA tresnaren ezarpenak.
2. Simulazioa atalean, hautatu ModelSim-Intel FPGA Tresnaren izen gisa. Mantendu ezarpen lehenetsiak Irteerako sare-zerrendarako formatua eta Irteera direktorioa.

Sortu simulagailua konfiguratzeko script txantiloia

Simulagailuen konfigurazio-scriptek zure diseinuan IP nukleoak simulatzen laguntzen dizute. Jarraitu urrats hauek hornitzailearen espezifikoko simulagailuen konfigurazio script txantiloia sortzeko, adibidez, IP moduluetarakoample diseinua. Ondoren, txantiloi hau pertsonaliza dezakezu simulazio-helburu zehatzetarako.

1. Diseinua konpilatzeko, sakatu Prozesatzen ➤ Hasi konpilazioa. Mezuak leihoak konpilazioa noiz amaitu den adierazten du.
2. Sakatu Tresnak ➤ Sortu IP-rako simulagailua konfiguratzeko scripta. Mantendu Irteera direktorioa lehenetsia eta Erabili bide erlatiboak ahal den guztietan konfigurazio script-erako file. Konfigurazio script txantiloia zuk zehazten duzun direktorioan sortzen da.

3. Irudia Sortu simulagailuaren konfigurazio-gidoiak IP elkarrizketa-koadroa

Aldatu simulagailua konfiguratzeko scripta

Aldatu sortutako simulagailuaren konfigurazio scripta proiektuko IP nukleoak simulatzen dituzten komando espezifikoak gaitzeko.

1. Testu-editore batean, ireki /PLL_RAM/mentor/msim_setup.tcl file.
2. Sortu testu berri bat file mentor_ex izenarekinample.do eta gorde /PLL_RAM/mentor/ direktorioan.
3. msim_setup.tcl-en file, kopiatu GOI-MAILAKO TXANTILOI - HASI eta GOI-MAILAKO TXANTILOI - BUKATU iruzkinetan sartutako kodea, eta itsatsi kode hau mentor_ex berrianample.do file.
4. Mentor_ex-enample.do file, ezabatu marka bakarreko (#) karaktereak nabarmendutako lerro hauen aurreko konpilazio komandoak gaitzeko:

4. irudia. Iruzkinak kendu gidoian nabarmendutako simulazio-komandoak

1. Ordeztu honako lerro hauek mentor_ex-enample.do gidoia:

1. taula. Zehaztu balioak mentor_ex-enample.do Gidoia

Ordeztu lerro hau	Lerro honekin
ezarri QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
ezarri TOP_LEVEL_NAME	ezarri TOP_LEVEL_NAME tb
korrika -a	gehitu olatu* view egitura view seinaleak run -all

1. Gorde /PLL_RAM/mentor/mentor_example.do file. Ondorengo irudiak mentor_ex erakusten duample.do file berrikusketak amaitu ondoren:

5. Irudia. Goi-mailako IP simulazioaren konfigurazio-gidoia osatua

Konpilatu eta Simulatu Diseinua

Exekutatu goi-mailako mentor_example.do gidoia ModelSim - Intel FPGA Edition softwarean zure diseinua konpilatu eta simulatzeko.

1. Abiarazi ModelSim - Intel FPGA Edition softwarea. ModelSim - Intel FPGA Edition GUI-k zure simulazioaren elementuak leiho eta fitxa bereizietan antolatzen ditu.
2. PLL_RAM proiektuaren direktoriotik, ireki testbench_1.v file. Era berean, ireki mentor/mentor_example.do file.
3. Transcript leihoa bistaratzeko, egin klik View ➤ Transkripzioa. ModelSim - Intel FPGA Edition-rako komandoak zuzenean sar ditzakezu Transcript leihoan.
4. Idatzi komando hau Transcript leihoan eta, ondoren, sakatu Sartu: do mentor_example.do

Diseinua konpilatu eta simulatzen da, zure zehaztapenen arabera mentor_example.ez gidoirik. Hurrengo irudiak ModelSim - Intel FPGA Edition simulagailua erakusten du:

6. Irudia ModelSim – Intel FPGA Edition GUI

View Seinalearen uhin-formak

Jarraitu urrats hauek egiteko view seinaleak testbench_1.v simulazio-uhin-forman:

1. Egin klik Wave leihoan. Simulazio-uhin-forma 11030 ns-an amaitzen da, proba-bankuak zehazten duen moduan. Wave leihoak CLOCK, WE, OFFSET, RESET_N eta RD_DATA seinaleak zerrendatzen ditu.

7. Irudia ModelSim – Intel FPGA Edition Wave Window

1. To view goi-mailako pll_ram.v diseinuko seinaleak, egin klik Sim fitxan. Sim leihoa Objektuen leihoarekin sinkronizatzen da.

8. Irudia ModelSim – Intel FPGA Edition Sim eta Objects Windows

1. To view goi-mailako moduluaren seinaleak, zabaldu tb karpeta Objektuak fitxan. Era berean, zabaldu Test1 karpeta. Objektuak leihoak UP_module, DOWN_module, PLL_module eta RAM_module seinaleak erakusten ditu.
2. Sim leihoan, egin klik Test1 azpian dagoen modulu bat Objektuak leihoan moduluaren seinaleak bistaratzeko.
3. View simulazio liburutegia files Liburutegiko leihoan.

9. Irudia ModelSim – Intel FPGA Edition Liburutegiaren Leihoa

Gehitu seinaleak simulazioari

CLOCK, WE, OFFSET, RESET_N eta RD_DATA seinaleak automatikoki agertzen dira Wave leihoan, goi-mailako diseinuak I/O hauek definitzen dituelako. Horrez gain, aukeran barne-seinaleak gehi ditzakezu simulazioari.

1. Objektuak leihoan, kokatu UP_module, DOWN_module, PLL_module eta RAM_module moduluak.
2. Objektuak leihoan, hautatu RAM_module. Moduluaren sarrerak eta irteerak dira
3. bistaratzea.

10. Irudia Gehitu Seinaleak Wave Leihoari

1. Beheko kontagailuaren eta ataka bikoitzeko RAM moduluaren barne-seinaleak gehitzeko, egin klik eskuineko botoiarekin rdaddress eta, ondoren, egin klik Gehitu Wave.
2. Kontagailuaren eta ataka bikoitzeko RAM moduluaren arteko barne-seinaleak gehitzeko, egin klik eskuineko botoiarekin wraddress eta, ondoren, sakatu Gehitu Wave. Bestela, seinale hauek arrastatu eta jaregin ditzakezu Objektuak leihotik Wave leihora.
3. Gehitzen dituzun seinale berrien uhin-formak sortzeko, sakatu Simulatu ➤ Exekutatu ➤ Jarraitu.

Berriro exekutatu simulazioa

Simulazioa berriro exekutatu behar duzu simulazioaren konfigurazioan aldaketak egiten badituzu, adibidez, Wave leihoan seinaleak gehitzen badituzu edo testbench_1.v aldatzen baduzu. file. Jarraitu urrats hauek simulazioa berriro exekutatzeko:

1. ModelSim – Intel FPGA Edition simulagailuan, egin klik Simulatu ➤ Berrabiarazi. Mantendu aukera lehenetsiak eta egin klik Ados. Aukera hauek uhin-formak garbitu eta simulazio-denbora berrabiarazi, beharrezko seinaleak eta ezarpenak mantenduz.
   Oharra: Bestela, berriro exekutatu dezakezu /PLL_RAM/mentor/mentor_example.do script-a simulazioa berriro exekutatzeko komando lerroan.
2. Sakatu Simulatu ➤ Exekutatu ➤ Exekutatu -all. Testbench_1.v file proba-bankuaren zehaztapenen arabera simulatzen du. Simulazioan jarraitzeko, sakatu Simulatu ➤ Exekutatu ➤ Jarraitu. Komando honek simulazioa jarraitzen du Gelditu botoia sakatu arte.

Aldatu Simulazio Testbench-a

Testbench_1.v adibample testbench-ek baldintza eta proba kasu multzo zehatz bat baino ez du probatzen. Testbench_1.v eskuz edita dezakezu file ModelSim - Intel FPGA Edition simulagailuan beste kasu eta baldintza batzuk probatzeko:

1. Ireki testbench_1.v file ModelSim – Intel FPGA Edition simulagailuan.
2. Egin klik eskuineko botoiarekin testbench_1.v file dela baieztatzeko file ez dago Irakurtzeko soilik moduan ezarrita.
3. Sartu eta gorde testbench-eko parametro osagarriak testbench_1.v-n file.
4. Aldatzen duzun proba-banku baterako uhin-formak sortzeko, sakatu Simulatu ➤ Berrabiarazi.
5. Sakatu Simulatu ➤ Exekutatu ➤ Exekutatu -all.

ModelSim - Intel FPGA Edition Simulation Quick-Start Berrikuspen Historia

Dokumentuaren bertsioa	Intel Quartus Prime bertsioa	Aldaketak
2019.12.30	19.4	• Intel Quartus Prime Pro Edition 19.4 bertsiorako urrats eta pantaila-argazki eguneratuak. • Diseinu eguneratua adibidezample file esteka eta edukia.
2018.09.25	18.0	Sintaxi akatsak zuzendu dira mentor_ex-enample.do Gidoia.
2018.05.07	18.0	Behar ez zen urratsa kendu da Exekutatu simulazioa Komando lerroan prozedura.
2017.07.15	17.1	Hasierako kaleratzea.

Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa eta beste Intel marka Intel Corporation edo bere filialen marka komertzialak dira. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik.

• Beste izen eta marka batzuk beste batzuen jabetza direla erreklamatu daitezke.

Dokumentuak / Baliabideak

intel UG-20093 ModelSim FPGA Edition Simulazioa [pdfErabiltzailearen gida UG-20093 ModelSim FPGA edizioaren simulazioa, UG-20093, ModelSim FPGA edizioaren simulazioa, FPGA edizioaren simulazioa, edizioaren simulazioa

Erreferentziak

• Erabiltzailearen eskuliburua