intel UG-20093 ModelSim FPGA Edition სიმულაცია

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

ეს დოკუმენტი აჩვენებს, თუ როგორ უნდა მოხდეს Intel® Quartus® Prime Pro Edition დიზაინის სიმულაცია ModelSim* – Intel FPGA Edition სიმულატორში. დიზაინის სიმულაცია ამოწმებს თქვენს დიზაინს მოწყობილობის დაპროგრამებამდე. Intel Quartus Prime პროგრამული უზრუნველყოფა ქმნის სიმულაციას files მხარდაჭერილი EDA სიმულატორებისთვის დიზაინის შედგენის დროს.
სურათი 1. ModelSim – Intel FPGA Edition

დიზაინის სიმულაცია გულისხმობს სიმულაციის გენერირებას files, სიმულაციური მოდელების შედგენა, სიმულაციის გაშვება და viewშედეგების მიღება. შემდეგი ნაბიჯები აღწერს ამ ნაკადს:

1. გახსენით Exampდიზაინი მე-4 გვერდზე
2. მიუთითეთ EDA Tool Settings მე-4 გვერდზე
3. შექმენით Simulator Setup Script შაბლონი მე-5 გვერდზე
4. შეცვალეთ Simulator Setup Script მე-6 გვერდზე
5. დიზაინის შედგენა და სიმულაცია მე-8 გვერდზე
6. View სიგნალის ტალღების ფორმები მე-9 გვერდზე
7. დაამატეთ სიგნალები სიმულაციას მე-11 გვერდზე
8. განმეორებითი სიმულაცია მე-12 გვერდზე
9. Simulation Testbench-ის შეცვლა მე-12 გვერდზე

გახსენით Example დიზაინი

PLL_RAM ყოფილიampდიზაინი მოიცავს Intel FPGA IP ბირთვებს ძირითადი სიმულაციური ნაკადის დემონსტრირებისთვის. ჩამოტვირთეთ ყოფილიampდიზაინი files და გახსენით პროექტი Intel Quartus Prime პროგრამულ უზრუნველყოფაში.
შენიშვნა: ეს სწრაფი დაწყება მოითხოვს ტექნიკის აღწერილობის ენის სინტაქსისა და Intel Quartus Prime დიზაინის ნაკადის საბაზისო გაგებას, როგორც ამას Intel Quartus Prime Pro Edition Foundation ონლაინ ტრენინგი აღწერს.

1. ჩამოტვირთეთ და გახსენით Quartus_Pro_PLL_RAM.zip დიზაინი exampლე.
2. გაუშვით Intel Quartus Prime Pro Edition პროგრამული უზრუნველყოფის ვერსია 19.4 ან უფრო ახალი.
3. გასახსნელად ყოფილიampდიზაინის პროექტი, დააწკაპუნეთ File ➤ გახსენით პროექტი, აირჩიეთ pll_ram.qpf პროექტი fileდა შემდეგ დააწკაპუნეთ OK.

სურათი 2. pll_ram პროექტი Intel Quartus Prime Pro გამოცემაში

მიუთითეთ EDA Tool Settings

სიმულაციის გენერირებისთვის მიუთითეთ EDA ინსტრუმენტის პარამეტრები files მხარდაჭერილი სიმულატორებისთვის.

1. Intel Quartus Prime პროგრამულ უზრუნველყოფაში დააწკაპუნეთ Assignments ➤ Settings ➤ EDA Tool Settings.
2. სიმულაციის ქვეშ აირჩიეთ ModelSim-Intel FPGA ინსტრუმენტის სახელად. შეინარჩუნეთ ნაგულისხმევი პარამეტრები Format გამომავალი netlist-ისთვის და Output დირექტორიასთვის.

შექმენით სიმულატორის დაყენების სკრიპტის შაბლონი

სიმულატორის დაყენების სკრიპტები დაგეხმარებათ თქვენი დიზაინის IP ბირთვების სიმულაციაში. მიჰყევით ამ ნაბიჯებს, რათა გენერიროთ გამყიდველის სპეციფიკური სიმულატორის დაყენების სკრიპტის შაბლონი IP მოდულებისთვის ყოფილიampდიზაინი. ამის შემდეგ შეგიძლიათ ამ შაბლონის მორგება თქვენი კონკრეტული სიმულაციური მიზნებისთვის.

1. დიზაინის შესადგენად დააწკაპუნეთ Processing ➤ Start Compilation. შეტყობინებების ფანჯარა მიუთითებს, როდის დასრულებულია შედგენა.
2. დააწკაპუნეთ ინსტრუმენტებზე ➤ გენერირება Simulator Setup Script for IP. შეინახეთ ნაგულისხმევი გამომავალი დირექტორია და გამოიყენეთ შედარებითი ბილიკები, როდესაც ეს შესაძლებელია, დაყენების სკრიპტის პარამეტრი file. დაყენების სკრიპტის შაბლონი წარმოიქმნება თქვენს მიერ მითითებულ დირექტორიაში.

სურათი 3. სიმულატორის დაყენების სკრიპტების IP დიალოგის გენერირება

შეცვალეთ სიმულატორის დაყენების სკრიპტი

შეცვალეთ გენერირებული სიმულატორის დაყენების სკრიპტი, რათა ჩართოთ კონკრეტული ბრძანებები, რომლებიც ახდენენ პროექტში IP ბირთვების სიმულაციას.

1. ტექსტურ რედაქტორში გახსენით /PLL_RAM/mentor/msim_setup.tcl file.
2. შექმენით ახალი ტექსტი file სახელით mentor_example.do და შეინახეთ /PLL_RAM/mentor/ დირექტორიაში.
3. msim_setup.tcl-ში file, დააკოპირეთ TOP-LEVEL TEMPLATE – BEGIN და TOP-LEVEL TEMPLATE – END კომენტარების განყოფილება, შემდეგ კი ჩასვით ეს კოდი ახალ mentor_ex-შიampლე.დო file.
4. მენტორში_ყოფილიampლე.დო file, წაშალეთ ერთი ფუნტი (#) სიმბოლოები, რომლებიც წინ უძღვის შემდეგ მონიშნულ ხაზებს, რათა ჩართოთ კომპილაციის ბრძანებები:

სურათი 4. სკრიპტში მონიშნული სიმულაციის ბრძანებების გაუქმება

1. შეცვალეთ შემდეგი სტრიქონები mentor_ex-შიample.do სკრიპტი:

ცხრილი 1. მიუთითეთ მნიშვნელობები mentor_ex-შიample.do სკრიპტი

შეცვალეთ ეს ხაზი	ამ ხაზით
დააყენეთ QSYS_SIMDIR	.. /
ვლოგი files>	vlog -vlog01compat - სამუშაო სამუშაო ../PLL_RAM.v vlog -vlog01compat -სამუშაო სამუშაო ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -სამუშაო სამუშაო ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -სამუშაო სამუშაო ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
დააყენეთ TOP_LEVEL_NAME	დააყენეთ TOP_LEVEL_NAME tb
გაშვება -ა	ტალღის დამატება * view სტრუქტურა view სიგნალები გაშვებულია -ყველა

1. შეინახეთ /PLL_RAM/mentor/mentor_exampლე.დო file. შემდეგი სურათი გვიჩვენებს mentor_exampლე.დო file რევიზიების დასრულების შემდეგ:

სურათი 5. დასრულებული ზედა დონის IP სიმულაციის დაყენების სკრიპტი

დიზაინის შედგენა და სიმულაცია

გაუშვით უმაღლესი დონის mentor_example.do სკრიპტი ModelSim – Intel FPGA Edition პროგრამაში თქვენი დიზაინის შედგენისა და სიმულაციისთვის.

1. გაუშვით ModelSim – Intel FPGA Edition პროგრამული უზრუნველყოფა. ModelSim – Intel FPGA Edition GUI აწყობს თქვენი სიმულაციის ელემენტებს ცალკეულ ფანჯრებში და ჩანართებში.
2. PLL_RAM პროექტის დირექტორიადან გახსენით testbench_1.v file. ანალოგიურად, გახსენით mentor/mentor_exampლე.დო file.
3. ტრანსკრიპტის ფანჯრის სანახავად დააწკაპუნეთ View ➤ ტრანსკრიპტი. თქვენ შეგიძლიათ შეიყვანოთ ბრძანებები ModelSim – Intel FPGA Edition-ისთვის პირდაპირ ტრანსკრიპტის ფანჯარაში.
4. ჩაწერეთ შემდეგი ბრძანება ტრანსკრიპტის ფანჯარაში და შემდეგ დააჭირეთ Enter: do mentor_exampლე.დო

დიზაინი ადგენს და სიმულაციას ახდენს თქვენი სპეციფიკაციების შესაბამისად mentor_ex-შიampარ არის სცენარი. შემდეგი სურათი გვიჩვენებს ModelSim - Intel FPGA Edition სიმულატორი:

სურათი 6. ModelSim – Intel FPGA Edition GUI

View სიგნალის ტალღის ფორმები

მიჰყევით ამ ნაბიჯებს view სიგნალები testbench_1.v სიმულაციური ტალღის ფორმაში:

1. დააჭირეთ ტალღის ფანჯარას. სიმულაციური ტალღის ფორმა მთავრდება 11030 ns-ზე, როგორც ამას ტესტის მაგიდა განსაზღვრავს. Wave ფანჯარაში ჩამოთვლილია CLOCK, WE, OFFSET, RESET_N და RD_DATA სიგნალები.

სურათი 7. ModelSim – Intel FPGA Edition Wave Window

1. რომ view სიგნალებს ზედა დონის pll_ram.v დიზაინში, დააწკაპუნეთ Sim ჩანართზე. Sim ფანჯარა სინქრონიზებულია ობიექტების ფანჯარასთან.

სურათი 8. ModelSim – Intel FPGA Edition Sim and Objects Windows

1. რომ view ზედა დონის მოდულის სიგნალებს, გააფართოვეთ tb საქაღალდე Objects ჩანართში. ანალოგიურად, გააფართოვეთ Test1 საქაღალდე. ობიექტების ფანჯარა აჩვენებს UP_module, DOWN_module, PLL_module და RAM_module სიგნალებს.
2. Sim ფანჯარაში დააწკაპუნეთ მოდულზე Test1-ის ქვეშ მოდულის სიგნალების საჩვენებლად Objects ფანჯარაში.
3. View სიმულაციის ბიბლიოთეკა files ბიბლიოთეკის ფანჯარაში.

სურათი 9. ModelSim – Intel FPGA Edition Library Window

დაამატეთ სიგნალები სიმულაციას

CLOCK, WE, OFFSET, RESET_N და RD_DATA სიგნალები ავტომატურად გამოჩნდება Wave ფანჯარაში, რადგან ზედა დონის დიზაინი განსაზღვრავს ამ I/O-ს. გარდა ამისა, თქვენ შეგიძლიათ სურვილისამებრ დაამატოთ შიდა სიგნალები სიმულაციაში.

1. ობიექტების ფანჯარაში იპოვნეთ UP_module, DOWN_module, PLL_module და RAM_module მოდულები.
2. ობიექტების ფანჯარაში აირჩიეთ RAM_module. მოდულის შეყვანა და გამომავალი არის
3. ჩვენება.

სურათი 10. სიგნალების დამატება ტალღის ფანჯარაში

1. შიდა სიგნალების დასამატებლად ქვედა მრიცხველის და ორმაგი პორტის RAM მოდულს შორის, დააწკაპუნეთ მარჯვენა ღილაკით rdaddress და შემდეგ დააწკაპუნეთ Add Wave.
2. შიდა სიგნალების დასამატებლად ზედა counter და dual-port RAM მოდულს შორის, დააწკაპუნეთ მარჯვენა ღილაკით wraddress და შემდეგ დააწკაპუნეთ Add Wave. ალტერნატიულად, შეგიძლიათ გადაათრიოთ და ჩამოაგდოთ ეს სიგნალები ობიექტების ფანჯრიდან ტალღის ფანჯარაში.
3. თქვენ მიერ დამატებული ახალი სიგნალებისთვის ტალღის ფორმების შესაქმნელად, დააწკაპუნეთ სიმულაციაზე ➤ გაშვებაზე ➤ გაგრძელებაზე.

განმეორებითი სიმულაცია

თქვენ უნდა გაიმეოროთ სიმულაცია, თუ შეიტანთ ცვლილებებს სიმულაციის პარამეტრებში, როგორიცაა სიგნალების დამატება Wave ფანჯარაში ან შეცვალეთ testbench_1.v. file. მიჰყევით ამ ნაბიჯებს სიმულაციის ხელახლა გასაშვებად:

1. ModelSim – Intel FPGA Edition სიმულატორში დააწკაპუნეთ სიმულაციაზე ➤ გადატვირთვა. შეინახეთ ნაგულისხმევი პარამეტრები და დააჭირეთ OK. ეს ოფციები ასუფთავებს ტალღის ფორმებს და გადატვირთავს სიმულაციის დროს, ამავდროულად ინარჩუნებს საჭირო სიგნალებს და პარამეტრებს.
   შენიშვნა: ალტერნატიულად, შეგიძლიათ ხელახლა გაუშვათ /PLL_RAM/mentor/mentor_example.do სკრიპტი სიმულაციის ხელახლა გასაშვებად ბრძანების ხაზზე.
2. დააჭირეთ სიმულაცია ➤ გაშვება ➤ გაშვება -ყველა. ტესტის მაგიდა_1.ვ file სიმულაციას ახდენს ტესტის სკამების სპეციფიკაციების მიხედვით. სიმულაციის გასაგრძელებლად დააწკაპუნეთ Simulate ➤ Run ➤ Continue. ეს ბრძანება აგრძელებს სიმულაციას მანამ, სანამ არ დააჭერთ Stop ღილაკს.

Simulation Testbench-ის შეცვლა

The testbench_1.v example testbench ამოწმებს მხოლოდ სპეციფიკურ პირობებს და ტესტის შემთხვევებს. თქვენ შეგიძლიათ ხელით შეცვალოთ testbench_1.v file ModelSim – Intel FPGA Edition სიმულატორში სხვა შემთხვევებისა და პირობების შესამოწმებლად:

1. გახსენით testbench_1.v file ModelSim – Intel FPGA Edition სიმულატორში.
2. დააწკაპუნეთ მაუსის მარჯვენა ღილაკით testbench_1.v file იმის დასადასტურებლად, რომ file არ არის დაყენებული მხოლოდ წაკითხვაზე.
3. შეიყვანეთ და შეინახეთ testbench-ის დამატებითი პარამეტრები testbench_1.v-ში file.
4. ტალღის ფორმების გენერირებისთვის ტესტის სკამისთვის, რომელსაც თქვენ შეცვლით, დააწკაპუნეთ სიმულაციაზე ➤ გადატვირთვა.
5. დააჭირეთ სიმულაცია ➤ გაშვება ➤ გაშვება -ყველა.

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

დოკუმენტის ვერსია	Intel Quartus Prime ვერსია	ცვლილებები
2019.12.30	19.4	• განახლებული ნაბიჯები და ეკრანის ანაბეჭდები Intel Quartus Prime Pro Edition 19.4 ვერსიისთვის. • განახლებული დიზაინი ყოფილიample file ბმული და შინაარსი.
2018.09.25	18.0	გაასწორა სინტაქსის შეცდომები mentor_ex-შიample.do სკრიპტი.
2018.05.07	18.0	ამოღებულია არასაჭირო ნაბიჯი გაუშვით სიმულაცია ბრძანების ხაზზე პროცედურა.
2017.07.15	17.1	თავდაპირველი გამოშვება.

ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე.

• სხვა სახელები და ბრენდები შეიძლება მოითხოვონ, როგორც სხვების საკუთრება.

დოკუმენტები / რესურსები

intel UG-20093 ModelSim FPGA Edition სიმულაცია [pdf] მომხმარებლის სახელმძღვანელო UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

ცნობები

• მომხმარებლის სახელმძღვანელო