intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Hoʻomaka wikiwiki ʻo Intel® Quartus® Prime Pro Edition

Hōʻike kēia palapala i ka hoʻohālike ʻana i kahi hoʻolālā Intel® Quartus® Prime Pro Edition ma ka ModelSim* – Intel FPGA Edition simulator. Hōʻoia ka hoʻolālā hoʻolālā i kāu hoʻolālā ma mua o ka hoʻolālā ʻana o ka hāmeʻa. Hoʻokumu ka polokalamu Intel Quartus Prime i ka simulation files no nā simulators EDA i kākoʻo ʻia i ka wā hoʻolālā hoʻolālā.
Kiʻi 1. ModelSim - Intel FPGA Edition

Hoʻopili ka hoʻolālā hoʻolālā i ka hoʻokumu ʻana i ka simulation files, ka houluulu ana i na kumu hoohalike, e holo ana i ka hoohalike, a viewi nā hopena. Hōʻike kēia mau ʻanuʻu i kēia kahe:

1. E wehe i ka Example Design ma ka ʻaoʻao 4
2. E wehewehe i ka EDA Tool Settings ma ka ʻaoʻao 4
3. E hana i kahi hōʻailona hōʻano hoʻonohonoho Simulator ma ka ʻaoʻao 5
4. Hoʻololi i ka Palapala Hoʻonohonoho Simulator ma ka ʻaoʻao 6
5. E hōʻuluʻulu a hoʻohālikelike i ka Hoʻolālā ma ka ʻaoʻao 8
6. View Nā ʻano hawewe hōʻailona ma ka ʻaoʻao 9
7. Hoʻohui i nā hōʻailona i ka Simulation ma ka ʻaoʻao 11
8. Hoʻomaka hou i ka Simulation ma ka ʻaoʻao 12
9. Hoʻololi i ka Simulation Testbench ma ka ʻaoʻao 12

E wehe i ka Example Hoʻolālā

ʻO ka PLL_RAM exampʻO ka hoʻolālā e pili ana i nā cores IP FPGA IP e hōʻike i ke kahe simulation kumu. Hoʻoiho i ka example manao files a wehe i ka papahana ma ka polokalamu Intel Quartus Prime.
Nānā: Pono kēia Quick-Start i ka ʻike maʻamau o ka syntax ʻōlelo wehewehe hardware a me ke kahe hoʻolālā Intel Quartus Prime, e like me ka wehewehe ʻana o ka Intel Quartus Prime Pro Edition Foundation Online Training.

1. Hoʻoiho a wehe i ka hoʻolālā Quartus_Pro_PLL_RAM.zip example.
2. E hoʻokuʻu i ka polokalamu polokalamu Intel Quartus Prime Pro Edition 19.4 a i ʻole ma hope.
3. E wehe i ka example papahana hoʻolālā, kaomi File ➤ Open Project, koho i ka papahana pll_ram.qpf file, a laila kaomi iā OK.

Kiʻi 2. Pll_ram Project ma ka Intel Quartus Prime Pro Edition

E wehewehe i nā hoʻonohonoho hāmeʻa EDA

E wehewehe i nā hoʻonohonoho hāmeʻa EDA no ka hana ʻana i ka hoʻohālikelike files no nā simulators i kākoʻo ʻia.

1. Ma ka polokalamu Intel Quartus Prime, kaomi i nā Assignments ➤ Settings ➤ EDA Tool Settings.
2. Ma lalo o ka Simulation, koho i ModelSim-Intel FPGA e like me ka inoa mea hana. E hoʻopaʻa i nā hoʻonohonoho paʻamau no Format no ka netlist pukana a me ka papa kuhikuhi Output.

E hana i ka la'ana mo'olelo ho'onohonoho Simulator

Kōkua nā palapala hoʻonohonoho simulator iā ʻoe e hoʻohālikelike i nā cores IP i kāu hoʻolālā. E hāhai i kēia mau ʻanuʻu e hoʻohua i ka mea kūʻai aku-specific simulator setup script template no nā modules IP i ka example manao. A laila hiki iā ʻoe ke hoʻopilikino i kēia template no kāu mau pahuhopu simulation kikoʻī.

1. No ka hōʻuluʻulu ʻana i ka hoʻolālā, kaomi i ka Processing ➤ Start Compilation. Hōʻike ka puka makani Messages i ka pau ʻana o ka hōʻuluʻulu ʻana.
2. Kaomi i nā mea hana ➤ E hana i ka palapala hoʻonohonoho simulator no IP. E hoʻopaʻa i ka papa kuhikuhi Output paʻamau a hoʻohana i nā ala pili i ka wā e hiki ai ke hoʻonohonoho i ka palapala hoʻonohonoho file. Hoʻokumu ka ʻatikala hoʻonohonoho i ka papa kuhikuhi āu i kuhikuhi ai.

Kiʻi 3. Hoʻokumu i nā palapala hoʻonohonoho simulator IP Dialog Box

Hoʻololi i ka palapala hoʻonohonoho Simulator

Hoʻololi i ka palapala hoʻonohonoho simulator i hana ʻia e hiki ai i nā kauoha kikoʻī e hoʻohālikelike i nā cores IP i ka papahana.

1. Ma kahi hoʻoponopono kikokikona, wehe i ka /PLL_RAM/mentor/msim_setup.tcl file.
2. E hana i kikokikona hou file me ka inoa mentor_example.do a mālama iā ia ma ka papa kuhikuhi /PLL_RAM/mentor/.
3. Ma ka msim_setup.tcl file, kope i ka ʻāpana o ke code i hoʻopaʻa ʻia i loko o ka TOP-LEVEL TEMPLATE – BEGIN a me TOP-LEVEL TEMPLATE – END manaʻo, a laila hoʻopili i kēia code i loko o ka mentor_ex hou.ample.do file.
4. I loko o ka mentor_example.do file, e holoi i ka paona hoʻokahi (#) ma mua o nā laina i hōʻike ʻia e hiki ai i nā kauoha hōʻuluʻulu:

Kiʻi 4. Uncomment Highlighted Simulation Commands in the Script

1. E hoʻololi i kēia mau laina ma ka mentor_examppalapala le.do:

Papa 1. E wehewehe i ka waiwai ma ka mentor_example.do Palapala

Hoʻololi i kēia Laina	Me keia Laina
hoʻonoho iā QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -hana hana ../PLL_RAM.v vlog -vlog01compat -hana hana ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -hana hana ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -hana hana ../ClockPLL/ClockPLL.v vlog -vlog01compat -hana hana ../RAMhub/RAMhub.v vlog -vlog01compat -hana hana ../testbench_1.v
hoʻonoho iā TOP_LEVEL_NAME	hoʻonoho iā TOP_LEVEL_NAME tb
holo -a	hoʻohui i ka nalu * view hale kūkulu view holo nā hōʻailona -all

1. E mālama i ka /PLL_RAM/mentor/mentor_example.do file. Hōʻike kēia kiʻi i ka mentor_example.do file ma hope o ka pau ʻana o nā hoʻoponopono:

Kiʻi 5. Hoʻopiha ʻia i ka papa kuhikuhi hoʻonohonoho hoʻonohonoho hoʻonohonoho hoʻonohonoho kiʻekiʻe kiʻekiʻe IP

Hoʻohui a hoʻohālikelike i ka Hoʻolālā

E holo i ka pae kiʻekiʻe mentor_example.do script i loko o ka ModelSim - Intel FPGA Edition lako polokalamu e hōʻuluʻulu a hoʻohālike i kāu hoʻolālā.

1. E hoʻokuʻu i ka polokalamu ModelSim - Intel FPGA Edition. Hoʻonohonoho ka ModelSim - Intel FPGA Edition GUI i nā mea o kāu simulation i nā puka makani a me nā ʻāpana.
2. Mai ka papa kuhikuhi papahana PLL_RAM, wehe i ka testbench_1.v file. E like me, wehe i ka mentor/mentor_example.do file.
3. E hōʻike i ka puka makani Transcript, kaomi View ➤ Palapala. Hiki iā ʻoe ke hoʻokomo i nā kauoha no ModelSim - Intel FPGA Edition pololei ma ka puka makani Transcript.
4. Kākau i kēia kauoha i loko o ka puka makani Transcript a laila kaomi iā Enter: do mentor_example.do

Hoʻopili a hoʻohālikelike ka hoʻolālā, e like me kāu mau kikoʻī ma ka mentor_example.no palapala. Hōʻike kēia kiʻi i ka ModelSim - Intel FPGA Edition simulator:

Kiʻi 6. ModelSim - Intel FPGA Edition GUI

View Nā ʻano hawewe hōʻailona

E hahai i kēia mau ʻanuʻu e view nā hōʻailona ma ka testbench_1.v simulation waveform:

1. Kaomi i ka puka makani Wave. Hoʻopau ka hawewe simulation ma 11030 ns, e like me ka mea i hōʻike ʻia e ka testbench. Hōʻike ka puka makani Wave i nā hōʻailona CLOCK, WE, OFFSET, RESET_N, a me RD_DATA.

Kiʻi 7. ModelSim - Intel FPGA Edition Wave Window

1. I ka view nā hōʻailona ma ka papahana pll_ram.v kiʻekiʻe, e kaomi i ka ʻaoʻao Sim. Hoʻopili ka puka makani Sim me ka puka makani Objects.

Kiʻi 8. ModelSim - Intel FPGA Edition Sim a me nā mea Windows

1. I ka view nā hōʻailona module kiʻekiʻe, e hoʻonui i ka waihona tb ma ka pā Nā mea. Pēlā nō, hoʻonui i ka waihona Test1. Hōʻike ka puka makani Objects i nā hōʻailona UP_module, DOWN_module, PLL_module, a me RAM_module.
2. Ma ka pukaaniani Sim, e kaomi i kahi module ma lalo o Test1 e hōʻike i nā hōʻailona o ka module ma ka puka aniani Objects.
3. View ka hale waihona puke simulation files ma ka pukaaniani waihona.

Kiʻi 9. ModelSim - Intel FPGA Edition Library Window

Hoʻohui i nā hōʻailona i ka Simulation

Hōʻike koke ʻia nā hōʻailona CLOCK, WE, OFFSET, RESET_N, a me RD_DATA i ka puka makani Wave no ka mea, ʻo ka hoʻolālā pae kiʻekiʻe e wehewehe i kēia I/O. Eia hou, hiki iā ʻoe ke hoʻohui i nā hōʻailona kūloko i ka simulation.

1. Ma ka pukaaniani Objects, e huli i ka UP_module, DOWN_module, PLL_module, a me RAM_module modules.
2. Ma ka puka aniani, koho RAM_module. ʻO nā mea hoʻokomo a me nā mea hoʻopuka o ka module
3. hōʻike.

Kiʻi 10. Hoʻohui i nā hōʻailona i ka puka makani hawewe

1. No ka hoʻohui ʻana i nā hōʻailona kūloko ma waena o ka module RAM down-counter a me ʻelua-port, kaomi ʻākau rdaddress a laila kaomi i ka Add Wave.
2. No ka hoʻohui ʻana i nā hōʻailona kūloko ma waena o ka module RAM up-counter a me ʻelua-port, kaomi ʻākau i ka wraddress a laila kaomi i Add Wave. ʻO kahi ʻē aʻe, hiki iā ʻoe ke kauo a hoʻokuʻu i kēia mau hōʻailona mai ka puka aniani Objects a i ka puka makani Wave.
3. No ka hana ʻana i nā ʻano nalu no nā hōʻailona hou āu e hoʻohui ai, kaomi i ka Simulate ➤ Run ➤ Continue.

Hoʻomaka hou i ka hoʻohālikelike

Pono ʻoe e hana hou i ka simulation inā hoʻololi ʻoe i ka hoʻonohonoho simulation, e like me ka hoʻohui ʻana i nā hōʻailona i ka puka makani Wave, a i ʻole ka hoʻololi ʻana i ka testbench_1.v file. E hahai i kēia mau ʻanuʻu e hoʻomaka hou i ka simulation:

1. Ma ka ModelSim - Intel FPGA Edition simulator, kaomi i ka Simulate ➤ Hoʻomaka hou. E mālama i nā koho paʻamau a kaomi iā OK. Hoʻomaʻemaʻe kēia mau koho i nā nalu a hoʻomaka hou i ka manawa simulation, me ka mālama ʻana i nā hōʻailona a me nā hoʻonohonoho pono.
   Nānā: ʻO kahi koho, hiki iā ʻoe ke holo hou i ka /PLL_RAM/mentor/mentor_example.do script e holo hou i ka simulation ma ka laina kauoha.
2. Kaomi iā Simulate ➤ Run ➤ Run -all. ʻO ka testbench_1.v file simulates e like me nā kikoʻī testbench. No ka hoʻomau i ka hoʻohālike, kaomi i ka Simulate ➤ Run ➤ Continue. Ke hoʻomau nei kēia kauoha i ka simulation a hiki i kou kaomi ʻana i ke pihi Stop.

Hoʻololi i ka Simulation Testbench

ʻO ka testbench_1.v example testbench e ho'āʻo wale i kahi kiko'ī o nā kūlana a me nā hihia ho'āʻo. Hiki iā ʻoe ke hoʻoponopono lima i ka testbench_1.v file i ka ModelSim - Intel FPGA Edition simulator e hoʻāʻo i nā hihia ʻē aʻe a me nā kūlana:

1. E wehe i ka testbench_1.v file i ka ModelSim - Intel FPGA Edition simulator.
2. Kaomi ʻākau ma ka testbench_1.v file e hōʻoia i ka file ʻaʻole i hoʻonohonoho ʻia i ka heluhelu wale nō.
3. E hoʻokomo a mālama i nā ʻāpana hōʻike ʻē aʻe ma ka testbench_1.v file.
4. No ka hana ʻana i nā ʻano nalu no kahi papa hoʻāʻo āu e hoʻololi ai, kaomi i ka Simulate ➤ Hoʻomaka hou.
5. Kaomi iā Simulate ➤ Run ➤ Run -all.

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

Palapala Palapala	ʻO Intel Quartus Prime Version	Nā hoʻololi
2019.12.30	19.4	• Nā ʻanuʻu hou a me nā kiʻi paʻi kiʻi no Intel Quartus Prime Pro Edition version 19.4. • Hoʻohou i ka hoʻolālā example file loulou a me ka ʻike.
2018.09.25	18.0	Hoʻoponopono ʻia nā hewa syntax ma mentor_example.do Palapala.
2018.05.07	18.0	Wehe ʻia kahi ʻanuʻu pono ʻole mai Holo i ka Simulation ma ka laina kauoha kaʻina hana.
2017.07.15	17.1	Hoʻokuʻu mua.

Huina Intel. Ua mālama ʻia nā kuleana āpau. ʻO Intel, ka Intel logo, a me nā hōʻailona Intel ʻē aʻe he mau hōʻailona o Intel Corporation a i ʻole kāna mau lālā. Mālama ʻo Intel i ka hana o kāna mau huahana FPGA a me semiconductor i nā kikoʻī o kēia manawa e like me ka palapala hōʻoia maʻamau o Intel, akā aia ke kuleana e hoʻololi i nā huahana a me nā lawelawe i kēlā me kēia manawa me ka ʻole o ka hoʻolaha. ʻAʻole ʻo Intel i kuleana a i ʻole kuleana e puka mai ana mai ka noi a i ʻole ka hoʻohana ʻana i kekahi ʻike, huahana, a i ʻole lawelawe i wehewehe ʻia ma ʻaneʻi koe wale nō i ʻae ʻia ma ke kākau ʻana e Intel. Manaʻo ʻia nā mea kūʻai aku Intel e loaʻa i ka mana hou o nā kikoʻī o nā hāmeʻa ma mua o ka hilinaʻi ʻana i kekahi ʻike i paʻi ʻia a ma mua o ke kau ʻana i nā kauoha no nā huahana a i ʻole nā ​​​​lawelawe.

• Hiki ke koi ʻia nā inoa a me nā hōʻailona ʻē aʻe ma ke ʻano he waiwai o nā poʻe ʻē aʻe.

Palapala / Punawai

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] Ke alakaʻi hoʻohana UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Nā kuhikuhi

• Palapala Hoʻohana