Intel UG-20093 ModelSim FPGA Edition Simulazzjoni

ModelSim* – Intel® FPGA Edition Simulazzjoni Quick-Start Intel® Quartus® Prime Pro Edition

Dan id-dokument juri kif tissimula disinn Intel® Quartus® Prime Pro Edition fis-simulatur ModelSim* – Intel FPGA Edition. Is-simulazzjoni tad-disinn tivverifika d-disinn tiegħek qabel l-ipprogrammar tal-apparat. Is-softwer Intel Quartus Prime jiġġenera simulazzjoni files għal simulaturi EDA appoġġjati waqt il-kumpilazzjoni tad-disinn.
Figura 1. ModelSim – Edizzjoni Intel FPGA

Is-simulazzjoni tad-disinn tinvolvi l-ġenerazzjoni tas-simulazzjoni files, il-kumpilazzjoni ta ' mudelli ta ' simulazzjoni, tmexxija tas-simulazzjoni, u viewir-riżultati. Il-passi li ġejjin jiddeskrivu dan il-fluss:

1. Iftaħ l-Eżample Disinn f’paġna 4
2. Speċifika Settings tal-Għodda EDA f'paġna 4
3. Iġġenera Mudell ta' Skript tas-Setup tas-Simulatur f'paġna 5
4. Immodifika l-Iskript tas-Setup tas-Simulatur f’paġna 6
5. Iġbor u Simula d-Disinn f’paġna 8
6. View Forom ta’ Mewġ tas-Sinjal f’paġna 9
7. Żid Sinjali mas-Simulazzjoni f’paġna 11
8. Erġa' wettaq Simulazzjoni f'paġna 12
9. Immodifika l-Bank tat-Test tas-Simulazzjoni f’paġna 12

Iftaħ l-Eżample Disinn

Il-PLL_RAM example disinn jinkludi Intel FPGA cores IP biex juri l-fluss ta 'simulazzjoni bażika. Niżżel l-example disinn files u tiftaħ il-proġett fis-softwer Intel Quartus Prime.
Nota: Dan Quick-Start jeħtieġ fehim bażiku tas-sintassi tal-lingwa tad-deskrizzjoni tal-ħardwer u l-fluss tad-disinn Intel Quartus Prime, kif jiddeskrivi t-Taħriġ Online tal-Fondazzjoni Intel Quartus Prime Pro Edition.

1. Niżżel u unzip id-disinn Quartus_Pro_PLL_RAM.zip example.
2. Niedi l-verżjoni tas-softwer Intel Quartus Prime Pro Edition 19.4 jew aktar tard.
3. Biex tiftaħ l-example proġett tad-disinn, ikklikkja File ➤ Proġett Miftuħ, agħżel il-proġett pll_ram.qpf file, u mbagħad ikklikkja OK.

Figura 2. pll_ram Proġett fl-Intel Quartus Prime Pro Edition

Speċifika Settings tal-Għodda tal-EDA

Speċifika l-issettjar tal-għodda EDA biex tiġġenera simulazzjoni files għal simulaturi appoġġjati.

1. Fis-softwer Intel Quartus Prime, ikklikkja Assenji ➤ Settings ➤ EDA Tool Settings.
2. Taħt Simulazzjoni, agħżel ModelSim-Intel FPGA bħala l-isem tal-Għodda. Żomm is-settings default għall-Format għall-output netlist u Output direttorju.

Iġġenera Mudell ta' Script ta' Setup ta' Simulatur

L-iskripts tas-setup tas-simulatur jgħinuk biex tissimula l-qlub tal-IP fid-disinn tiegħek. Segwi dawn il-passi biex tiġġenera l-mudell tal-kitba tas-setup tas-simulatur speċifiku għall-bejjiegħ għall-moduli IP fl-example disinn. Tista' mbagħad tippersonalizza dan il-mudell għall-għanijiet speċifiċi ta' simulazzjoni tiegħek.

1. Biex tiġbor id-disinn, ikklikkja Ipproċessar ➤ Ibda l-Kompilazzjoni. It-tieqa tal-Messaġġi tindika meta l-kumpilazzjoni tkun lesta.
2. Ikklikkja Għodda ➤ Iġġenera Script tas-Setup tas-Simulatur għall-IP. Żomm id-direttorju tal-output default u Uża mogħdijiet relattivi kull meta jkun possibbli l-issettjar għall-iskrittura tas-setup file. Il-mudell tal-kitba tas-setup jiġġenera fid-direttorju li tispeċifika.

Figura 3. Iġġenera Scripts Setup Simulatur Kaxxa tad-Djalogu IP

Immodifika l-Iskrittura tas-Setup tas-Simulatur

Immodifika l-iskrittura tas-setup tas-simulatur iġġenerat biex tippermetti kmandi speċifiċi li jissimulaw il-qlub tal-IP fil-proġett.

1. F'editur tat-test, iftaħ il-/PLL_RAM/mentor/msim_setup.tcl file.
2. Oħloq test ġdid file bl-isem mentor_example.do u ssalvaha fid-direttorju /PLL_RAM/mentor/.
3. Fil-msim_setup.tcl file, ikkopja s-sezzjoni tal-kodiċi magħluqa fi ħdan il-KUMMENTI TAL-MUDELL TA’ L-OGĦLA LIVELL – BIDU u TMIEM TA’ L-OGĦLA LIVELL, u mbagħad waħħal dan il-kodiċi fil-mentor_ex il-ġdidample.do file.
4. Fil-mentor_example.do file, ħassar il-karattri tal-lira waħda (#) ta' qabel il-linji enfasizzati li ġejjin biex tippermetti kmandi ta' kumpilazzjoni:

Figura 4. Uncomm Enfasizzat Kmandi ta' Simulazzjoni fl-Iskript

1. Ibdel il-linji li ġejjin fil-mentor_exampskript le.do:

Tabella 1. Speċifika l-Valuri fil-mentor_example.do Script

Ibdel din il-Linja	B'din il-Linja
issettja QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
issettja TOP_LEVEL_NAME	issettja TOP_LEVEL_NAME tb
run -a	żid il-mewġ * view struttura view sinjali run -all

1. Ħlief il-/PLL_RAM/mentor/mentor_example.do file. Il-figura li ġejja turi l-mentor_example.do file wara li r-reviżjonijiet ikunu kompluti:

Figura 5. Skript ta' Setup ta' Simulazzjoni tal-IP tal-Ogħla Livell komplut

Ikkompila u Simula d-Disinn

Mexxi l-mentor_ex tal-ogħla livellampl-iskrittura le.do fis-softwer ModelSim – Intel FPGA Edition biex tiġbor u tissimula d-disinn tiegħek.

1. Niedi s-softwer ModelSim – Intel FPGA Edition. Il-ModelSim – Intel FPGA Edition GUI torganizza l-elementi tas-simulazzjoni tiegħek fi twieqi u tabs separati.
2. Mid-direttorju tal-proġett PLL_RAM, iftaħ it-testbench_1.v file. Bl-istess mod, iftaħ il-mentor/mentor_example.do file.
3. Biex turi t-tieqa tat-Traskrizzjoni, ikklikkja View ➤ Traskrizzjoni. Tista' ddaħħal kmandi għal ModelSim – Intel FPGA Edition direttament fit-tieqa tat-Traskrizzjoni.
4. Ittajpja l-kmand li ġej fit-tieqa tat-Traskrizzjoni u mbagħad agħfas Enter: do mentor_example.do

Id-disinn jikkompila u jissimula, skond l-ispeċifikazzjonijiet tiegħek fil-mentor_example.no script. Il-figura li ġejja turi s-simulatur ModelSim – Intel FPGA Edition:

Figura 6. ModelSim – Intel FPGA Edition GUI

View Forom ta' Mewġ tas-Sinjal

Segwi dawn il-passi biex view sinjali fil-forma tal-mewġ tas-simulazzjoni testbench_1.v:

1. Ikklikkja t-tieqa tal-mewġ. Il-forma tal-mewġ tas-simulazzjoni tispiċċa f'11030 ns, kif jispeċifika t-testbench. It-tieqa Wave telenka s-sinjali CLOCK, WE, OFFSET, RESET_N, u RD_DATA.

Figura 7. ModelSim – Intel FPGA Edition Wave Window

1. Biex view is-sinjali fid-disinn tal-ogħla livell pll_ram.v, ikklikkja t-tab Sim. It-tieqa Sim tissinkronizza mat-tieqa tal-Oġġetti.

Figura 8. ModelSim – Intel FPGA Edition Sim u Oġġetti Windows

1. Biex view is-sinjali tal-modulu tal-ogħla livell, jespandu l-folder tb fit-tab Oġġetti. Bl-istess mod, jespandi l-folder Test1. It-tieqa Oġġetti turi s-sinjali UP_module, DOWN_module, PLL_module, u RAM_module.
2. Fit-tieqa Sim, ikklikkja modulu taħt Test1 biex turi s-sinjali tal-modulu fit-tieqa tal-Oġġetti.
3. View il-librerija ta' simulazzjoni files fit-tieqa tal-Librerija.

Figura 9. ModelSim – Tieqa tal-Librerija tal-Edizzjoni tal-Intel FPGA

Żid Sinjali mas-Simulazzjoni

Is-sinjali CLOCK, WE, OFFSET, RESET_N, u RD_DATA jidhru awtomatikament fit-tieqa Wave minħabba li d-disinn tal-ogħla livell jiddefinixxi dawn l-I/O. Barra minn hekk, tista 'b'għażla żżid sinjali interni mas-simulazzjoni.

1. Fit-tieqa Oġġetti, sib il-moduli UP_module, DOWN_module, PLL_module, u RAM_module.
2. Fit-tieqa Oġġetti, agħżel RAM_module. L-inputs u l-outputs tal-modulu huma
3. wiri.

Figura 10. Żid Sinjali Mat-Tieqa tal-Mewġ

1. Biex iżżid is-sinjali interni bejn il-modulu RAM down-counter u dual-port, ikklikkja rdaddress bil-lemin u mbagħad ikklikkja Żid mewġ.
2. Biex iżżid is-sinjali interni bejn il-modulu RAM up-counter u dual-port, ikklikkja fuq il-lemin fuq wraddress u mbagħad ikklikkja Żid mewġ. Alternattivament, tista 'tkaxkar u waqqa' dawn is-sinjali mit-tieqa tal-Oġġetti għat-tieqa tal-mewġ.
3. Biex tiġġenera l-forom tal-mewġ għas-sinjali l-ġodda li żżid, ikklikkja Simula ➤ Mexxi ➤ Kompli.

Simulazzjoni mill-ġdid

Int trid terġa' tmexxi s-simulazzjoni jekk tagħmel bidliet fis-setup tas-simulazzjoni, bħal żżid sinjali fit-tieqa Wave, jew timmodifika t-testbench_1.v file. Segwi dawn il-passi biex terġa' tħaddem is-simulazzjoni:

1. Fis-simulatur ModelSim – Intel FPGA Edition, ikklikkja Simulate ➤ Nerġgħu. Żomm l-għażliet default u kklikkja OK. Dawn l-għażliet ikklerjaw il-formoli tal-mewġ u jerġgħu jibdew il-ħin tas-simulazzjoni, filwaqt li jżommu s-sinjali u s-settings meħtieġa.
   Nota: Alternattivament, tista' terġa' tħaddem il-/PLL_RAM/mentor/mentor_exampscript le.do biex terġa' tħaddem is-simulazzjoni fil-linja tal-kmand.
2. Ikklikkja Simula ➤ Mexxi ➤ Mexxi -all. It-testbench_1.v file jissimula skond l-ispeċifikazzjonijiet tal-bank tat-test. Biex tkompli s-simulazzjoni, ikklikkja Simula ➤ Mexxi ➤ Kompli. Dan il-kmand ikompli s-simulazzjoni sakemm tikklikkja l-buttuna Waqqaf.

Immodifika l-Bank tat-Test tas-Simulazzjoni

It-testbench_1.v example testbench jittestja biss sett speċifiku ta' kundizzjonijiet u każijiet tat-test. Tista' teditja manwalment it-testbench_1.v file fis-simulatur ModelSim – Intel FPGA Edition biex jiġu ttestjati każijiet u kundizzjonijiet oħra:

1. Iftaħ it-testbench_1.v file fis-simulatur ModelSim – Intel FPGA Edition.
2. Ikklikkja bil-lemin fit-testbench_1.v file biex tikkonferma li l- file mhix issettjata għal Read Only.
3. Daħħal u ssejvja kwalunkwe parametru ta' testbench addizzjonali fit-testbench_1.v file.
4. Biex tiġġenera l-forom tal-mewġ għal testbench li timmodifika, ikklikkja Simula ➤ Nerġgħu.
5. Ikklikkja Simula ➤ Mexxi ➤ Mexxi -all.

ModelSim – Storja ta 'Reviżjoni ta' Quick-Start Simulazzjoni Intel FPGA Edizzjoni

Verżjoni tad-Dokument	Verżjoni Intel Quartus Prime	Bidliet
2019.12.30	19.4	• Passi u screenshots aġġornati għall-verżjoni 19.4 tal-Intel Quartus Prime Pro Edition. • Disinn aġġornat example file link u kontenut.
2018.09.25	18.0	Żbalji ta' sintassi ikkoreġuti f'mentor_example.do Script.
2018.05.07	18.0	Tneħħa pass bla bżonn minn Mexxi Simulazzjoni fil-Linja tal-Kmand proċedura.
2017.07.15	17.1	Rilaxx inizjali.

Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi.

• Ismijiet u marki oħra jistgħu jiġu mitluba bħala l-proprjetà ta 'oħrajn.

Dokumenti / Riżorsi

Intel UG-20093 ModelSim FPGA Edition Simulazzjoni [pdfGwida għall-Utent UG-20093 ModelSim FPGA Edizzjoni Simulazzjoni, UG-20093, ModelSim FPGA Edizzjoni Simulazzjoni, FPGA Edizzjoni Simulazzjoni, Edizzjoni Simulazzjoni

Referenzi

• Manwal għall-Utent