Intel UG-20093 ModelSim FPGA Edizione Simulazione

ModelSim* – Simulazione Intel® FPGA Edition Avvio rapido Intel® Quartus® Prime Pro Edition

Questo documento illustra come simulare un progetto Intel® Quartus® Prime Pro Edition nel simulatore ModelSim* – Intel FPGA Edition. La simulazione del progetto verifica il progetto prima della programmazione del dispositivo. Il software Intel Quartus Prime genera la simulazione files per i simulatori EDA supportati durante la compilazione del progetto.
Figura 1. ModelSim – Edizione Intel FPGA

La simulazione del progetto implica la generazione della simulazione files, compilazione di modelli di simulazione, esecuzione della simulazione e viewi risultati. I passaggi seguenti descrivono questo flusso:

1. Apri l'esample Design a pagina 4
2. Specificare le impostazioni dello strumento EDA a pagina 4
3. Generazione di un modello di script di configurazione del simulatore a pagina 5
4. Modificare lo script di configurazione del simulatore a pagina 6
5. Compilare e simulare il progetto a pagina 8
6. View Forme d'onda del segnale a pagina 9
7. Aggiunta di segnali alla simulazione a pagina 11
8. Rieseguire la simulazione a pagina 12
9. Modificare il banco di prova di simulazione a pagina 12

Apri l'esampil design

La PLL_RAM esampIl design include i core Intel FPGA IP per dimostrare il flusso di simulazione di base. Scarica l'esampdisegno filese apri il progetto nel software Intel Quartus Prime.
Nota: Questo Quick-Start richiede una conoscenza di base della sintassi del linguaggio di descrizione dell'hardware e del flusso di progettazione di Intel Quartus Prime, come descritto nella formazione online Intel Quartus Prime Pro Edition Foundation.

1. Scarica e decomprimi il design Quartus_Pro_PLL_RAM.zip examplui.
2. Avviare il software Intel Quartus Prime Pro Edition versione 19.4 o successiva.
3. Per aprire l'example progetto di design, clicca File ➤ Aprire Progetto, selezionare il progetto pll_ram.qpf file, quindi fare clic su OK.

Figura 2. Progetto pll_ram in Intel Quartus Prime Pro Edition

Specificare le impostazioni dello strumento EDA

Specificare le impostazioni dello strumento EDA per generare la simulazione files per i simulatori supportati.

1. Nel software Intel Quartus Prime, fare clic su Assegnazioni ➤ Impostazioni ➤ Impostazioni strumento EDA.
2. In Simulation, selezionare ModelSim-Intel FPGA come Tool name. Mantieni le impostazioni predefinite per Format for output netlist e Output directory.

Genera un modello di script di configurazione del simulatore

Gli script di configurazione del simulatore ti aiutano a simulare i core IP nel tuo progetto. Seguire questi passaggi per generare il modello di script di configurazione del simulatore specifico del fornitore per i moduli IP nell'example design. È quindi possibile personalizzare questo modello per i propri obiettivi di simulazione specifici.

1. Per compilare il progetto, fare clic su Elaborazione ➤ Avvia compilazione. La finestra Messaggi indica quando la compilazione è completa.
2. Fare clic su Strumenti ➤ Genera script di configurazione del simulatore per IP. Mantieni la directory di output predefinita e l'impostazione Usa percorsi relativi quando possibile per lo script di installazione file. Il modello dello script di installazione viene generato nella directory specificata.

Figura 3. Finestra di dialogo Genera script di configurazione del simulatore IP

Modificare lo script di installazione del simulatore

Modificare lo script di configurazione del simulatore generato per abilitare comandi specifici che simulano i core IP nel progetto.

1. In un editor di testo, apri /PLL_RAM/mentor/msim_setup.tcl file.
2. Crea un nuovo testo file con il nome mentor_example.do e salvarlo nella directory /PLL_RAM/mentor/.
3. Nel file msim_setup.tcl file, copia la sezione di codice racchiusa nei commenti TOP-LEVEL TEMPLATE – BEGIN e TOP-LEVEL TEMPLATE – END, quindi incolla questo codice nel nuovo mentor_example.do file.
4. Nel mentore_example.do file, eliminare i singoli caratteri cancelletto (#) che precedono le seguenti righe evidenziate per abilitare i comandi di compilazione:

Figura 4. Rimuovere il commento dai comandi di simulazione evidenziati nello script

1. Sostituisci le seguenti righe nel file mentor_exampscript le.do:

Tabella 1. Specificare i valori nel file mentor_example.do Script

Sostituisci questa riga	Con questa linea
impostare QSYS_SIMDIR	.. /
video blog files>	vlog -vlog01compat -work lavoro ../PLL_RAM.v vlog -vlog01compat -work lavoro ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work lavoro ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work lavoro ../ClockPLL/ClockPLL.v vlog -vlog01compat -work lavoro ../RAMhub/RAMhub.v vlog -vlog01compat -work lavoro ../testbench_1.v
imposta TOP_LEVEL_NAME	imposta TOP_LEVEL_NAME tb
corri -a	aggiungi onda * view struttura view i segnali corrono -tutto

1. Salva la /PLL_RAM/mentor/mentor_example.do file. La figura seguente mostra mentor_example.do file dopo che le revisioni sono state completate:

Figura 5. Script di configurazione della simulazione IP di primo livello completato

Compila e simula il progetto

Eseguire il mentor_ex di livello superioreample.do nel software ModelSim – Intel FPGA Edition per compilare e simulare il tuo progetto.

1. Avvia il software ModelSim – Intel FPGA Edition. La GUI di ModelSim – Intel FPGA Edition organizza gli elementi della simulazione in finestre e schede separate.
2. Dalla directory del progetto PLL_RAM, apri testbench_1.v file. Allo stesso modo, apri il file mentor/mentor_example.do file.
3. Per visualizzare la finestra Trascrizione, fare clic su View ➤ Trascrizione. È possibile immettere i comandi per ModelSim – Intel FPGA Edition direttamente nella finestra Trascrizione.
4. Digita il seguente comando nella finestra Trascrizione e quindi premi Invio: do mentor_example.do

Il progetto viene compilato e simulato, secondo le tue specifiche nel file mentor_example.no script. La figura seguente mostra il simulatore ModelSim – Intel FPGA Edition:

Figura 6. ModelSim – GUI dell'edizione Intel FPGA

View Forme d'onda del segnale

Segui questi passaggi per view segnali nella forma d'onda di simulazione testbench_1.v:

1. Fare clic sulla finestra Wave. La forma d'onda della simulazione termina a 11030 ns, come specificato dal banco di prova. La finestra Wave elenca i segnali CLOCK, WE, OFFSET, RESET_N e RD_DATA.

Figura 7. Finestra ModelSim – Intel FPGA Edition Wave

1. A view i segnali nel design pll_ram.v di primo livello, fai clic sulla scheda Sim. La finestra Sim si sincronizza con la finestra Oggetti.

Figura 8. ModelSim – Intel FPGA Edition Sim e Objects Windows

1. A view i segnali del modulo di primo livello, espandere la cartella tb nella scheda Oggetti. Analogamente, espandere la cartella Test1. La finestra Oggetti visualizza i segnali UP_module, DOWN_module, PLL_module e RAM_module.
2. Nella finestra Sim, fare clic su un modulo sotto Test1 per visualizzare i segnali del modulo nella finestra Oggetti.
3. View la libreria di simulazione files nella finestra Libreria.

Figura 9. Finestra ModelSim – Intel FPGA Edition Library

Aggiungi segnali alla simulazione

I segnali CLOCK, WE, OFFSET, RESET_N e RD_DATA vengono visualizzati automaticamente nella finestra Wave perché il design di livello superiore definisce questi I/O. Inoltre, puoi facoltativamente aggiungere segnali interni alla simulazione.

1. Nella finestra Oggetti, individuare i moduli UP_module, DOWN_module, PLL_module e RAM_module.
2. Nella finestra Oggetti, seleziona RAM_module. Gli ingressi e le uscite del modulo sono
3. display.

Figura 10. Aggiungi segnali alla finestra Wave

1. Per aggiungere i segnali interni tra il contatore alla rovescia e il modulo RAM dual-port, fare clic con il pulsante destro del mouse su rdaddress, quindi fare clic su Add Wave.
2. Per aggiungere i segnali interni tra l'up-counter e il modulo RAM dual-port, fare clic con il pulsante destro del mouse su wraddress, quindi fare clic su Add Wave. In alternativa, puoi trascinare e rilasciare questi segnali dalla finestra Oggetti alla finestra Wave.
3. Per generare le forme d'onda per i nuovi segnali aggiunti, fare clic su Simula ➤ Esegui ➤ Continua.

Riesegui la simulazione

È necessario eseguire nuovamente la simulazione se si apportano modifiche all'impostazione della simulazione, come l'aggiunta di segnali alla finestra Wave o la modifica di testbench_1.v file. Segui questi passaggi per eseguire nuovamente la simulazione:

1. Nel simulatore ModelSim – Intel FPGA Edition, fare clic su Simula ➤ Riavvia. Mantenere le opzioni predefinite e fare clic su OK. Queste opzioni cancellano le forme d'onda e riavviano il tempo di simulazione, mantenendo i segnali e le impostazioni necessari.
   Nota: In alternativa, puoi rieseguire /PLL_RAM/mentor/mentor_exampscript le.do per rieseguire la simulazione dalla riga di comando.
2. Fare clic su Simula ➤ Esegui ➤ Esegui -tutto. Il banco di prova_1.v file simula secondo le specifiche del banco di prova. Per continuare la simulazione, fare clic su Simula ➤ Esegui ➤ Continua. Questo comando continua la simulazione fino a quando non si fa clic sul pulsante Interrompi.

Modifica il banco di prova di simulazione

Il testbench_1.v esampil testbench verifica solo un insieme specifico di condizioni e casi di test. Puoi modificare manualmente il file testbench_1.v file nel simulatore ModelSim – Intel FPGA Edition per testare altri casi e condizioni:

1. Apri il banco di prova_1.v file nel simulatore ModelSim – Intel FPGA Edition.
2. Fai clic con il pulsante destro del mouse su testbench_1.v file per confermare che il file non è impostato su Sola lettura.
3. Immettere e salvare eventuali parametri testbench aggiuntivi in ​​testbench_1.v file.
4. Per generare le forme d'onda per un banco di prova modificato, fare clic su Simula ➤ Riavvia.
5. Fare clic su Simula ➤ Esegui ➤ Esegui -tutto.

ModelSim - Intel FPGA Edition Simulation Quick-Start Cronologia delle revisioni

Versione del documento	Versione Intel Quartus Prime	Cambiamenti
2019.12.30	19.4	• Passaggi e screenshot aggiornati per Intel Quartus Prime Pro Edition versione 19.4. • Design aggiornato esample file collegamento e contenuto.
2018.09.25	18.0	Errori di sintassi corretti in mentor_example.do Script.
2018.05.07	18.0	Rimosso il passaggio non necessario da Esegui la simulazione dalla riga di comando procedura.
2017.07.15	17.1	Versione iniziale.

Società Intel. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche correnti in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di informazioni, prodotti o servizi qui descritti, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi.

• Altri nomi e marchi potrebbero essere rivendicati come proprietà di terzi.

Documenti / Risorse

Intel UG-20093 ModelSim FPGA Edizione Simulazione [pdf] Guida utente UG-20093 ModelSim FPGA Edition Simulazione, UG-20093, ModelSim FPGA Edition Simulazione, FPGA Edition Simulazione, Edition Simulazione

Riferimenti

• Manuale d'uso