intel UG-20093 ModelSim FPGA väljaande simulatsioon

ModelSim* – Intel® FPGA Editioni simulatsiooni kiirkäivitus Intel® Quartus® Prime Pro Edition

See dokument näitab, kuidas simuleerida Intel® Quartus® Prime Pro Editioni disaini ModelSim* – Intel FPGA Editioni simulaatoris. Disaini simulatsioon kontrollib teie disaini enne seadme programmeerimist. Intel Quartus Prime tarkvara genereerib simulatsiooni files toetatud EDA simulaatorite jaoks disaini koostamise ajal.
Joonis 1. ModelSim – Intel FPGA Edition

Disaini simulatsioon hõlmab simulatsiooni genereerimist files, simulatsioonimudelite koostamine, simulatsiooni käitamine ja viewtulemuste üle. Seda voogu kirjeldavad järgmised sammud.

1. Avage Example Disain 4. leheküljel
2. Määrake EDA tööriista sätted lk ​​4
3. Genereerige Simulaatori häälestusskripti mall lk 5
4. Muutke Simulaatori häälestusskripti lk 6
5. Kompileerige ja simuleerige kujundus lk 8
6. View Signaali lainekujud lk 9
7. Lisage signaale simulatsioonile lk 11
8. Korda simulatsiooni lk 12
9. Muutke lk 12 simulatsioonitesti

Avage Example Kujundus

PLL_RAM example disain sisaldab Inteli FPGA IP-tuumasid, mis demonstreerivad põhilist simulatsioonivoogu. Laadige alla endineample disain files ja avage projekt tarkvaras Intel Quartus Prime.
Märkus. See kiirjuhend nõuab põhiteadmisi riistvara kirjelduskeele süntaksist ja Intel Quartus Prime'i disainivoost, nagu kirjeldab Intel Quartus Prime Pro Edition Foundationi veebikoolitus.

1. Laadige alla ja pakkige lahti Quartus_Pro_PLL_RAM.zip kujundus example.
2. Käivitage tarkvara Intel Quartus Prime Pro Edition versioon 19.4 või uuem.
3. Et avada endineample disainiprojekt, klõpsake File ➤ Avage projekt, valige projekt pll_ram.qpf fileja seejärel klõpsake nuppu OK.

Joonis 2. Pll_ram projekt Intel Quartus Prime Pro väljaandes

Määrake EDA tööriista sätted

Simulatsiooni loomiseks määrake EDA tööriista sätted files toetatud simulaatorite jaoks.

1. Tarkvaras Intel Quartus Prime klõpsake valikul Ülesanded ➤ Sätted ➤ EDA tööriista sätted.
2. Jaotises Simulatsioon valige tööriista nimeks ModelSim-Intel FPGA. Säilitage vaikesätted suvandite Format for output netlist ja Output directory jaoks.

Looge simulaatori häälestusskripti mall

Simulaatori häälestusskriptid aitavad teil oma disainis IP-tuumasid simuleerida. Järgige neid samme, et luua tarnijaspetsiifiline simulaatori häälestusskripti mall IP-moodulite jaoks example disain. Seejärel saate seda malli oma konkreetsete simulatsioonieesmärkide jaoks kohandada.

1. Kujunduse koostamiseks klõpsake nuppu Töötlemine ➤ Alusta kompileerimist. Aken Sõnumid näitab, kui kompileerimine on lõppenud.
2. Klõpsake nuppu Tööriistad ➤ Genereeri simulaatori häälestusskript IP jaoks. Säilitage vaikimisi väljundkataloog ja kasutage seadistusskripti jaoks suhtelisi teid, kui võimalik file. Seadistusskripti mall genereeritakse teie määratud kataloogis.

Joonis 3. Simulaatori häälestusskriptide loomine IP-dialoogiboks

Muutke simulaatori häälestusskripti

Muutke loodud simulaatori häälestusskripti, et lubada konkreetsed käsud, mis simuleerivad projekti IP-tuumasid.

1. Avage tekstiredaktoris fail /PLL_RAM/mentor/msim_setup.tcl file.
2. Loo uus tekst file nimega mentor_example.do ja salvestage see kataloogi /PLL_RAM/mentor/.
3. Failis msim_setup.tcl file, kopeerige kommentaarides TOP-LEVEL TEMPLATE – BEGIN ja TOP-LEVEL TEMPLATE – END lisatud koodijaotis ning kleepige see kood uude mentor_example.do file.
4. Mentor_example.do file, kustutage kompileerimiskäskude lubamiseks ühe naela (#) märgid, mis eelnevad järgmistele esiletõstetud ridadele:

Joonis 4. Tühista skriptis esiletõstetud simulatsioonikäsud

1. Asendage järgmised read jaotises mentor_example.do skript:

Tabel 1. Määrake väärtused jaotises mentor_example.do skript

Asenda see rida	Selle joonega
määra QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -töö töö ../PLL_RAM.v vlog -vlog01compat -töö töö ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -töö ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -töö töö ../ClockPLL/ClockPLL.v vlog -vlog01compat -töö töö ../RAMhub/RAMhub.v vlog -vlog01compat -töö töö ../testbench_1.v
määra TOP_LEVEL_NAME	seadke TOP_LEVEL_NAME tb
jooksma -a	lisa laine * view struktuur view signaalid jooksevad -kõik

1. Salvestage /PLL_RAM/mentor/mentor_example.do file. Järgmisel joonisel on näidatud mentor_example.do file pärast paranduste lõpetamist:

Joonis 5. Lõpetatud tipptasemel IP-simulatsiooni seadistusskript

Kompileerige ja simuleerige kujundus

Käivitage tipptasemel mentor_example.do skript tarkvaras ModelSim – Intel FPGA Edition, et kompileerida ja simuleerida teie disaini.

1. Käivitage tarkvara ModelSim – Intel FPGA Edition. ModelSim – Intel FPGA Editioni GUI korraldab teie simulatsiooni elemendid eraldi akendeks ja vahelehtedeks.
2. Avage PLL_RAM projektikataloogist testbench_1.v file. Samamoodi avage mentor/mentor_example.do file.
3. Transkriptsiooniakna kuvamiseks klõpsake nuppu View ➤ Ärakiri. ModelSim – Intel FPGA Editioni käsud saate sisestada otse transkriptsiooniaknas.
4. Tippige transkriptsiooni aknasse järgmine käsk ja vajutage sisestusklahvi: do mentor_example.do

Kujundus kompileerib ja simuleerib vastavalt teie spetsifikatsioonidele jaotises mentor_example.no skripti. Järgmine joonis näitab ModelSim – Intel FPGA Editioni simulaatorit:

Joonis 6. ModelSim – Intel FPGA Editioni GUI

View Signaali lainekujud

Järgige neid samme, et view signaalid testbench_1.v simulatsiooni lainekujul:

1. Klõpsake laine akent. Simulatsiooni lainekuju lõppeb 11030 ns juures, nagu teststend täpsustab. Wave aknas on loetletud signaalid CLOCK, WE, OFFSET, RESET_N ja RD_DATA.

Joonis 7. ModelSim – Intel FPGA Edition Wave Window

1. To view signaale tipptasemel pll_ram.v kujunduses, klõpsake vahekaarti Sim. Sim aken sünkroonitakse objektide aknaga.

Joonis 8. ModelSim – Intel FPGA Edition Sim and Objects Windows

1. To view tipptaseme mooduli signaale, laiendage vahekaardil Objektid kausta tb. Samamoodi laiendage kausta Test1. Objektide aknas kuvatakse signaalid UP_module, DOWN_module, PLL_module ja RAM_module.
2. Sim-aknas klõpsake moodulil Test1 all, et kuvada mooduli signaale aknas Objects.
3. View simulatsiooni raamatukogu files aknas Library.

Joonis 9. ModelSim – Intel FPGA Editioni raamatukogu aken

Lisage simulatsioonile signaale

Signaalid CLOCK, WE, OFFSET, RESET_N ja RD_DATA ilmuvad automaatselt Wave'i aknasse, kuna tipptasemel kujundus määrab need I/O. Lisaks saate valikuliselt lisada simulatsioonile sisemisi signaale.

1. Otsige aknas Objektid üles moodulid UP_module, DOWN_module, PLL_module ja RAM_module.
2. Objektide aknas valige RAM_moodul. Mooduli sisendid ja väljundid on
3. kuva.

Joonis 10. Signaalide lisamine laineaknasse

1. Sisemiste signaalide lisamiseks allaloenduri ja kahe pordiga RAM-mooduli vahel paremklõpsake rdaddressi ja seejärel klõpsake nuppu Add Wave.
2. Sisemiste signaalide lisamiseks üles-loenduri ja kahe pordiga RAM-mooduli vahel paremklõpsake wraddressi ja seejärel klõpsake nuppu Add Wave. Teise võimalusena saate need signaalid objektide aknast laineaknasse pukseerida.
3. Lisatavate uute signaalide jaoks lainekujude genereerimiseks klõpsake nuppu Simuleeri ➤ Käivita ➤ Jätka.

Käivita simulatsioon uuesti

Peate simulatsiooni uuesti käivitama, kui muudate simulatsiooni seadistust, näiteks lisate signaale Wave'i aknasse või muudate faili testbench_1.v file. Simulatsiooni uuesti käivitamiseks järgige neid samme.

1. ModelSim – Intel FPGA Editioni simulaatoris klõpsake Simuleeri ➤ Taaskäivita. Säilitage vaikesuvandid ja klõpsake nuppu OK. Need valikud kustutavad lainekujud ja taaskäivitavad simulatsiooniaja, säilitades samal ajal vajalikud signaalid ja sätted.
   Märkus. Teise võimalusena saate faili /PLL_RAM/mentor/mentor_ex uuesti käivitadaampskript le.do simulatsiooni uuesti käivitamiseks käsureal.
2. Klõpsake nuppu Simuleeri ➤ Käivita ➤ Käivita -kõik. Testbench_1.v file simuleerib vastavalt katsestendi spetsifikatsioonidele. Simulatsiooni jätkamiseks klõpsake Simuleeri ➤ Käivita ➤ Jätka. See käsk jätkab simulatsiooni, kuni klõpsate nuppu Stop.

Muutke simulatsiooni testbenchi

Testbench_1.v example testbench testib ainult teatud tingimuste ja testjuhtumite komplekti. Saate faili testbench_1.v käsitsi redigeerida file ModelSim – Intel FPGA Editioni simulaatoris, et testida muid juhtumeid ja tingimusi:

1. Avage testbench_1.v file ModelSim – Intel FPGA Editioni simulaatoris.
2. Paremklõpsake testbench_1.v file kinnitada, et file pole seatud kirjutuskaitstuks.
3. Sisestage ja salvestage faili testbench_1.v kõik täiendavad testbenchi parameetrid file.
4. Lainekujude genereerimiseks muudetava katsestendi jaoks klõpsake nuppu Simuleeri ➤ Taaskäivita.
5. Klõpsake nuppu Simuleeri ➤ Käivita ➤ Käivita -kõik.

ModelSim – Inteli FPGA väljaande simulatsiooni kiirkäivituse läbivaatamise ajalugu

Dokumendi versioon	Intel Quartus Prime versioon	Muudatused
2019.12.30	19.4	• Intel Quartus Prime Pro Editioni versiooni 19.4 värskendatud sammud ja ekraanipildid. • Uuendatud disain ntample file link ja sisu.
2018.09.25	18.0	Parandatud süntaksivead failis mentor_example.do skript.
2018.05.07	18.0	Eemaldatud tarbetu samm Käivitage simulatsioon käsureal menetlust.
2017.07.15	17.1	Esialgne vabastamine.

Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo ja muud Inteli kaubamärgid on Intel Corporationi või selle tütarettevõtete kaubamärgid. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist.

• Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.

Dokumendid / Ressursid

intel UG-20093 ModelSim FPGA väljaande simulatsioon [pdfKasutusjuhend UG-20093 ModelSim FPGA väljaande simulatsioon, UG-20093, ModelSim FPGA väljaande simulatsioon, FPGA väljaande simulatsioon, väljaande simulatsioon

Viited

• Kasutusjuhend